信号完整性高速互连综述

信号完整性中抖动、噪声研究和发展

信号完整性中抖动、噪声研究和发展

1 引言

随着现代电子产品的开发周期越来越短,工作频率越来越高,尺寸越来越小,产品结构越来越复杂，数字技术的发展日新月异。在20世纪90初，几十兆主

频的X86还是很新鲜的事物，而到如今，频率高达3GHZ的CPU已成为个人电脑的标准配置[1]。手机处理器在10年前ARM7主频还是20MHz，而到了现在2GHz、多核的手机处理器在移动设备上广泛的被应用。处理器遵循着摩尔定律开速的

发展，主频从数十MHz上升到现在的3GHz只用了20年的时间。而在数字产品中，随着工艺的不断改进提升，20前的制造工艺还是微米数量级，而现在已经

步入到了14纳米级工艺。

可见如今的数字电路设计中，芯片的趋势——处理速度越来越快，面积越

来越小，密度却越来越大。数字电路系统的信号速率、时钟频率和集成电路开

关速度[2]的持续增加。这在给广大用户带来更好体验，更便捷应用的同时，也给数字设计者提出了巨大的挑战[3]。信号完整性对于高速电路板和深亚微米(低于0.35微米)芯片设计都是需要考虑的问题[4]。以前在低速设计中可以应

用的方法，在高速电路设计中就编的举步维艰、寸步难行；理论上在设计方法

上应该是正确的，但在实践中却达不到理想的效果。这就涉及到了高速数字电

路设计的问题。I/O速度的提高使得链路总的可用最大抖动预算——单元区间（UI）必将相应的减小。而为了保证设计的整个链路系统有比较好的误码率，

面临的最大挑战就是降低抖动。特征尺寸减小带来的另一个严峻挑战就是功率

损耗和功率密度必须小于某一约束限度，或者说就是使用低功耗设计。

关于抖动的话题对于通信系统的合理设计变得越来越重要，如今，一个通

讯系统的时钟抖动已经成为了影响系统性能的基本限制。时钟抖动的范围与当

今高速串行总线紧密相关，并且数据连接在数字电路系统的设计中，对抖动的

严加控制是必须解决的问题。这是在这种情况下，抖动成为了高速数字通信系

统中，电路设计的一个基本指标。认识什么是抖动，如何描述抖动，成为配置

一个满足性能要求的高速数字系统必不可少的一步。

从概念上讲，抖动是实际时间沿与理想时间沿位置的偏差值[5]，在基于定时的系统中，定时抖动是时钟不理想情况下最为明显和直接的表现形式。因为

是一种噪声形态，抖动可以理解成为是一种随机过程，并用它的统计特性来描

述抖动。

如果能够测量出抖动的统计特性，那么你就可以比较它们每一个成分的规

律特性。但是，仅仅这一项是不能够让我们有效地精选和调试理想时沿

(cutting edge)的设计。只有对抖动进行完完全全地分析，才能解析出抖动的

根源，以至于能够系统性地减少它们，而不是去反复进行尝错实验(trial and error)。

过去的十多年中，针对抖动、噪声和信号完整性已经提出了许多新的理论

和算法。在抖动的理论和分析方面，确定性抖动（DJ）和随机抖动（RJ）及其

数字模型已经成为量化抖动的很好的标准；在抖动跟踪方面，广泛采用抖动传

递函数来确定输出和抖动、噪声、信号容限。基于概率密度函数（PDF）、累积分布函数（CDF）及相应卷积运算的统计信号分析方法正逐步取代传统单一的，低精度的峰-峰值和RMS方法。当前通常采用线性时不变（LTI）理论结合统计

信号分析和电路理论，来确定电路系统及其子系统的抖动、噪声和信号性能。

人们在分析抖动的研究中可以根据不同特性对不同的抖动成分进行科学建

模并对其进行研究。因为每个模型成分通常与一个或多个底层物理效应有关，

所以理解了各个抖动分量的模型就可以更容易理解通信系统中都动过高的原因。因此抖动分离具有非常大的科学意义。通过分离抖动成分，不仅能够利用分离

结果快速的估算出误码率和总抖动，更有利于人们考察抖动的成因和来源，有

助减少或者消除抖动的来源。因此，抖动研究提出了抖动分析与分离的研究方向。

2 、信号完整性中抖动、噪声的主要研究内容

信号完整性的研究对象为电子系统中信号的波形、时序完整性以及电磁干

扰影响（Electro Magnetic Interference， EMI）。信号完整性问题主要研究的对象是高数数字电路。高速电路有两方面的含义。一是一般的数字逻辑电路

的频率达到或者超过100MHz，而且工作在这个频率上的电路已经占到了整个电子系统的1/3以上就称之为高速电路；二是对高速进行了量化的定义，当设计电路的数字信号跳变很快时，数字信号的带宽BW与上升或下降时间RT的经验公式[2]为BW=0.35/RT，信号跳变越快，其频谱的高频分量越丰富。通常约定

当数字信号上升或下降时间小于信号周期的5%时，称之为高速电路[6]。

高速电路板上任意条通信链路是由过孔、芯片引脚、走线、端接电阻等多种结构，最终的信号质量是这些不同结构所带来的综合结果，任意参数的波动都会带来最终信号的波动[7,8]。

在高速串行数据通信中，抖动被认为是一个关键的问题，因为发射机数据信号上抖动过高会在接收端导致数据恢复错误。为防止误码率过高，许多标准中规定了抖动余量(Jitter budget)，以便发送电路和接收电路可以设计成在抖动预算和容限范围内工作。为保证设备在这些预算范围内工作，必需精确地测量抖动。除此之外，在评估和设计高速串行通信系统的时候，抖动的量化参数可以作为判定某个系统性能优劣的一个重要指标；对抖动进行分解研究可以获得某个系统总抖动所包含的抖动子成分，而这些抖动子成分都是由对应的不同抖动源产生的，所以抖动分解可以帮助通信设计工程师诊断系统中的抖动故障源，从而减少和控制抖动的发生。因此，基于上面的这些工程需要与应用，人们便开始对抖动这一物理现象展开了长期而大量的研究工作。

2.1应用方面的研究现状及分析

应用实现方面，特别是高速采样方面，由于多路高速信号测量的经济成本等因素，基于实时取样原理的小型、固体化、低成本瞬态波形数字仪，在一些专门实验室得到大力发展和研究。美国劳伦斯·利弗莫尔国家实验室(Lawrance Livermore National Lab。LLNL)的电子工程师利用美国皮秒脉冲实验室(Picosecond Pulse Lab，PPL)的皮秒技术，开始研制具有几十GHz带宽的计算机自动控制网络化激光参数诊断系统，以适应未来NIF激光装置的需求。皮秒实验室的产品属于美国政府高度控制和绝对禁运的设备，美国的核武器实验室——洛斯阿莫拉斯实验室(Los Alamos National Lab，LANL)、圣地亚国家实验