数字电子时钟设计报告

合集下载

数字电子时钟实习报告

一、实习目的本次实习旨在通过设计和制作数字电子时钟，加深对数字电路基本原理、电子元器件性能及电路设计方法的理解。

通过实际操作，掌握数字电子钟的设计、制作、调试和故障排除等技能，提高动手能力和创新意识。

二、实习内容1. 数字电子钟电路设计（1）电路组成：数字电子钟主要由振荡器、分频器、计数器、译码显示、报时电路和校时电路等部分组成。

（2）电路设计：采用555定时器构成振荡器产生1Hz的脉冲信号，通过分频器得到1Hz的秒脉冲信号。

计数器采用异步十进制计数器74LS90，实现秒、分、时的计数。

译码显示采用共阳极LED数码管，显示当前时间。

报时电路由门电路和蜂鸣器构成，实现整点报时功能。

校时电路由按键和计数器构成，实现手动校时功能。

2. 元器件选型（1）振荡器：选用555定时器，其频率稳定，易于调整。

（2）分频器：选用CD4060，具有分频功能，可方便地实现秒、分、时的计数。

（3）计数器：选用74LS90，具有异步计数功能，可方便地实现秒、分、时的计数。

（4）译码显示：选用共阳极LED数码管，显示清晰，功耗低。

（5）报时电路：选用门电路和蜂鸣器，实现整点报时功能。

（6）校时电路：选用按键和计数器，实现手动校时功能。

3. 电路制作与调试（1）电路制作：根据电路原理图，焊接电路板，连接元器件。

（2）电路调试：首先检查电路连接是否正确，然后逐个模块进行调试。

调试过程中，注意观察数码管显示是否正常，报时是否准确，校时是否方便。

三、实习过程1. 设计电路原理图：根据数字电子钟的功能和性能要求，设计电路原理图。

2. 选择元器件：根据电路原理图，选择合适的元器件。

3. 制作电路板：根据电路原理图，制作电路板。

4. 焊接元器件：将元器件焊接在电路板上。

5. 电路调试：逐个模块进行调试，确保电路功能正常。

6. 故障排除：在调试过程中，若出现故障，分析原因，进行修复。

四、实习结果1. 成功设计并制作了数字电子钟，实现了秒、分、时的计数，整点报时和手动校时等功能。

数字电路数字时钟课程实验报告

数字时钟设计实验报告一、设计要求：设计一个24小时制的数字时钟。

要求：计时、显示精度到秒；有校时功能。

采用中小规模集成电路设计。

发挥：增加闹钟功能。

二、设计方案：由秒时钟信号发生器、计时电路和校时电路构成电路。

秒时钟信号发生器可由振荡器和分频器构成。

计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。

校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。

三、电路框图：图一数字时钟电路框图四、电路原理图：（一）秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。

由振荡器与分频器组合产生秒脉冲信号。

振荡器: 通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲。

分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。

其电路图如下：译码器译码器译码器时计数器分计数器秒计数器校时电路秒信号发生器图二秒脉冲信号发生器（二）秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。

60进制——秒计数器秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。

当计数到59时清零并重新开始计数。

秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。

个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。

利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。

其电路图如下：图三 60进制--秒计数电路60进制——分计数电路分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。

《电子技术》课程设计报告-数字电子钟设计

《电子技术》课程设计报告-数字电子钟设计一、背景介绍数字电子钟是一个实时的计时器，它可以按照设定的时刻精确地表示时间。

它使用微处理器和时钟芯片来处理时间。

因此，它可以被视为一个微处理器系统，系统中含有存储器、计数器、报警功能等。

最新的电子时钟如石英钟使用特制石英晶片来制定时钟。

由于石英可以产生完美的电振动，因此可以更准确地检测时钟改变。

二、数字电子钟的设计原理1、时钟驱动电子时钟的操作需要一定的时间和精度，主要是依靠特殊的驱动器来实现的。

驱动器有石英、硅、力学和光学等多种。

其中石英芯片是电子时钟的核心部件并且最常用。

可以让电子时钟每秒产生32千分之一秒的精度。

2、晶振电路晶体振荡器电路是将电能转换成振荡信号和时钟信号的基础电路。

在电子时钟中，晶振电路可以将3.3V的DC电源转换成正弦波信号。

3、控制电路控制电路是接收电子时钟信号，并将其转换为可读取的数字信号的电路。

它通过检测当前的时钟值与它预设的标准值，来决定是否需要重新设定。

4、显示电路为了使时间显示准确，显示电路需要有一定的能力，它可以将控制电路经过变换后的数字转化为可视的数字或符号信号，比如LED。

我们首先使用PIC16F628A微控制器来控制数字电子钟，PIC16F628A是一款常用的单片机，在实现数字电子钟的最基本功能时天然的具有很多优势，即具有丰富的I/O口及高性能的CPU。

而在驱动这个数字电子时钟时，我们选择了普通的石英晶振，其工作电压为3.3V，频率为32.768kHz。

它的作用是将电源电压转换成正弦波信号，然后此信号可以被PIC单片机读取，从而实现全电子时钟功能。

在处理每秒钟走过的时间时，我们使用计数器根据晶振输入的时钟信号逐渐计数，而当计数器计数到一定值时，PIC单片机就知道一秒的时间已经过去，然后继续进行计算.最后，我们选用一个4位共阳极数码管来将这些数据转化为显示数字的动作，它从数据地址上读取数据，然后一次送到一位，就可以实时显示电子时钟的实时时间。

数电课程设计报告数字钟的设计

数电课程设计报告第一章设计背景与要求设计要求第二章系统概述设计思想与方案选择各功能块的组成工作原理第三章单元电路设计与分析各单元电路的选择设计及工作原理分析第四章电路的组构与调试遇到的主要问题现象记录及原因分析解决措施及效果功能的测试方法,步骤,记录的数据第五章结束语对设计题目的结论性意见及进一步改进的意向说明总结设计的收获与体会附图电路总图及各个模块详图参考文献第一章设计背景与要求一．设计背景与要求在公共场所,例如车站、码头,准确的时间显得特别重要,否则很有可能给外出办事即旅行袋来麻烦;数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确度和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用;数字钟是一种典型的数字电路,包括了组合逻辑电路和时序电路;设计一个简易数字钟,具有整点报时和校时功能;1以四位LED数码管显示时、分,时为二十四进制;2时、分显示数字之间以小数点间隔,小数点以1Hz频率、50%占空比的亮、灭规律表示秒计时;3整点报时采用蜂鸣器实现;每当整点前控制蜂鸣器以低频鸣响4次,响1s、停1s,直到整点前一秒以高频响1s,整点时结束;4才用两个按键分别控制“校时”或“校分”;按下校时键时,是显示值以0~23循环变化；按下“校分”键时,分显示值以0~59循环变化,但时显示值不能变化;二．设计要求电子技术是一门实践性很强的课程,加强工程训练,特别是技能的培养,对于培养学生的素质和能力具有十分重要的作用;在电子信息类本科教学中,课程设计是一个重要的实践环节,它包括选择课题、电子电路设计、组装、调试和编写总结报告等实践内容;通过本次简易数字钟的设计,初步掌握电子线路的设计、组装及调试方法;即根据设计要求,查阅文献资料,收集、分析类似电路的性能,并通过组装调试等实践活动,使电路达到性能要求;第二章系统概述设计思想与方案选择方案一 ,利用数字电路中学习的六十进制和二十四进制计数器和三八译码器来实现数字中的时间显示;方案二,利用AT89S51单片机和74HC573八位锁存器以及利用C语言对AT89S51进行编程来实现数字钟的时间显示;由于方案一通过数电的学习我们都比较熟悉,而方案二比较复杂,涉及到比较多我们没学过的内容,所以选择方案一来实施;简易数字钟电路主体部分是三个计数器,秒、分计数器采用六十进制计数器,而时计数器采用二十四进制计数器,其中分、时计数器的计数脉冲由校正按键控制选择秒、分计数器的溢出信号或校正10Hz计数信号;计数器的输出通过七段译码后显示,同时通过数值判断电路控制蜂鸣器报时;各功能块的组成分频模块,60进制计数器模块,24进制计数器模块,4位显示译码模块,正点报时电路模块,脉冲按键消抖动处理模块工作原理一．简易数字钟的基本工作原理是对1Hz标准频率秒脉冲进行计数;当秒脉冲个数累计满60后产生一个分计数脉冲,而分计数脉冲累计满60后产生一个时计数脉冲,电路主要由3个计数器构成,秒计数和分计数为六十进制,时计数为二十四进制;将FPGA开发装置上的基准时钟OSC作为输入信号通过设计好的分频器分成1Hz~10MHz8个10倍频脉冲信号;1Hz的脉冲作为秒计数器的输入,这样实现了一个基本的计时装置;通过4位显示译码模块,可以显示出时间;时间的显示范围为00时00分~23时59分;二．当需要调整时间时,可使用数字钟的时校正和分校正进行调整,数字钟中时、分计数器都有两个计数脉冲信号源,正常工作状态时分别为时脉冲和分脉冲；校正状态时都为5~10Hz的校正脉冲;这两种状态的切换由脉冲按键控制选择器的S 端来实现;为了更准确的设定时间,需要对脉冲按键进消抖动处理;三．电路在整点前10 秒钟内开始控制蜂鸣器报时,可采用数字比较器或逻辑门判断分、秒计数器的状态码值,以不同频率的脉冲控制蜂鸣器的鸣响;第三章单元电路设计与分析各单元电路的选择1分频模块,设计一个8级倍率为10 的分频电路,输出频率分别为1Hz 、10Hz、100 Hz、1k Hz、10k Hz、100k Hz、1 MHz、10MHz8组占空比为50%的脉冲信号;260进制计数器模块,采用两片74161级联;324进制计数器模块,采用两片74161级联;44位显示译码模块,由分频器,计数器,数据选择器,七段显示译码,3-8线译码器构成一个4位LED数码显示动态扫描控制电路;其中4位计数器用74161,数据选择器用74153,七段显示译码器部分采用AHDL硬件描述语言设计;5正点报时电路模块,该模块采用与门和数据选择器74153构成6脉冲按键消抖动处理模块,采用D触发器实现消抖动,从而能够比较精确地设定时间;设计及工作原理分析1分频模块要输出8级频率差为10倍的分频电路,可采用十进制计数器级联实现;集成十进制计数器的类型很多,比较常用的有74160、74162、74190、74192和7490等;这里采用7490来实现分频,7490是二-五-十进制加计数器,片上有一个二进制计数器和一个异步五进制计数器;QA是二进制加计数器的输出,QB、QC、QD是五进制加计数器的输出,位序从告到低依次为D,C,B;该分频器一共用到7片7490,初始信号输入到第一片7490的CLKB 端口,QD输出端连接到CLKA端,作为输入,从QA引出1MHz的output端口,并引线到第二片7490的CLKB端口,依此类推,直到第七片7490连接完成如附图所示;每片7490相当于一个五进制计数器和一个二进制计数器级联实现了十进制加计数,从而实现分频;分频模块图如图所示分频模块内部结构图如下图所示260进制计数器模块采用两片74161级联,如图,下面一片74161做成十进制的,初始脉冲从CLK输入,ENT和ＥＮＰ都接高电平,而QD与QA用作为与非门的两个输入,与非门输出分别连接到自身的LDN端与上面一片74161的CLK端；上面一片74161的QC和QA端作为与非门的两个输入通过输出连接到自身的LDN,ENT 和ENP接高电平;下面一片实现从0000到1001即0~9十个状态码的计数,当下面一片为1001状态时,自身的LDN为低电平,此时QD,QC,QB,QA的状态恢复到0000,即从0开始从新计数,而上面一片74161的CLK电平改变,上面一片74161开始计数为0001,实现从0000~到0101即0到5六个状态码的计数,当上面一片状态为0101时,LDN为低电平,此时计数器为0000;这样子通过两片74161就实现了一个六十进制计数器;下图为六十进制计数器模块的示意图由六十进制计数模块构成的秒分计数如下图,下面那块六十进制技术模块表示为妙,上面那块六十进制计数模块表示为分;当妙计数模块的状态为0101 1001时,向分计数模块进位, 即通过74153M的输入C1,此时74153M输出接到分计数模块的输入端 ,通过74153M作为选择器,实现进位控制;324进制计数器模块采用两片74161级联,如图,下面一片74161做成十进制的,初始脉冲从CLK输入,ENT和ＥＮＰ都接高电平,而QD与QA用作为与非门的两个输入分别连接到自身的LDN端与上面一片74161的CLK端；上面一片74161的QB非门的一个输入通过输出连接到自身的LDN,ENT 和ENP接高电平,并且上面74161的QB端和下面一块74161的QC端通过与非门输出接到两片74161的清零端CLRN;下面一片实现从0000到1001即0~9十个状态码的计数,当下面一片为1001状态时,自身的LDN为低电平,此时QD,QC,QB,QA的状态恢复到0000,即从0开始从新计数,而上面一片74161的CLK电平改变,上面一片74161开始计数为0001,实现从0000~到0010即0到2三个状态码的计数,当上面一片状态为0010即2时,下面一片状态为0100即4时,两块74161的CLRN为低电平,此时两块74161的状态都为0000,即实现了23时过后显示00时;这样子通过两片74161就实现了一个24进制计数器;下图为24进制计数器模块示意图由二十四进制计数模块构成的时计数模块如图,下面那块六十进制技术模块表示为分,上面那块24进制计数模块表示为时;当分计数模块的状态为0101 1001时,向时计数模块进位, 即通过74153M的输入C1,此时74153M输出接到时计数模块的输入端 ,通过74153M作为选择器,实现进位控制;二十四进制计数模块构成的时计数模块44位显示译码模块由分频器,计数器,数据选择器,七段显示译码,3-8线译码器构成一个4位LED数码显示动态扫描控制电路;4位计数器由74161构成;如下图所示74161构成的4位计数器数据选择器采用两片74153 和一片74153M两片74153实现连在一起实现对四个数字的选择,而一片74153M实现对小数点的选择;如下图所示74153M构成的数据选择器两片74153构成的数据选择器七段显示译码器部分采用AHDL硬件描述语言设计,语句如下：subdesign ymqdata_in3..0 :input;a,b,c,d,e,f,g :output;begintabledata_in3..0 =>a,b,c,d,e,f,g;b"0000" =>1,1,1,1,1,1,0;b"0001" =>0,1,1,0,0,0,0;b"0010" =>1,1,0,1,1,0,1;b"0011" =>1,1,1,1,0,0,1;b"0100" =>0,1,1,0,0,1,1;b"0101" =>1,0,1,1,0,1,1;b"0110" =>0,0,1,1,1,1,1;b"0111" =>1,1,1,0,0,0,0;b"1000" =>1,1,1,1,1,1,1;b"1001" =>1,1,1,0,0,1,1;b"1010" =>1,1,1,0,1,1,1;b"1011" =>0,0,1,1,1,1,1;b"1100" =>1,0,0,0,1,1,0;b"1101" =>0,1,1,1,1,0,1;b"1110" =>1,0,0,1,1,1,1;b"1111" =>1,0,0,0,1,1,1;end table;end;整个四位显示译码模块如图所示5正点报时电路模块该模块采用与门和数据选择器74153构成,如下图所示;7个输入端口的与门控制A,当时间在59分51s,53s,55s,57s,59s的时候,A为高电平1,当秒的个位数为9时,B为高电平1,A为1,B为0时,输出C1低频率信号,A为1,B为1时输出C3高频率信号,实现整点的不同频率的报时电路;整点报时电路模块6脉冲按键消抖动处理模块采用D触发器实现消抖动,从而能够精确地设定时间;校正状态为5HZ的校正脉冲,分频器输出的10HZ通过T触发器得到5HZ的校正脉冲;如图脉冲按键消抖动处理模块通过T触发器得到的5HZ校正脉冲第四章电路的组构与调试遇到的主要问题1在用74161做二十四进制计数器时,没有深入考虑,打算采用第一片六进制,第二片四进制级联而成,结果出现问题;2时、分调整按键没有安装消抖动装置;3在设置简易数字钟的分时,时计数器也会进;现象记录及原因分析1虽然也能够计数实现二十四进制,但是不能与七段显示译码器配合使用,不能显示直观的数值,这样给用户带来不便;2在下载调试的时候,我要进行时分调整,但是有时按一下子脉冲键会进两个数值,这样子给时分的设置带来了麻烦,原因是按键没有采用消抖动装置;3在调试的时候,打算通过按键调整分,但是发现时计数器也会进位,这就不符合要求了,原因是调整分时,各计数器都按正常状况在计数,所以会按正常情况产生进位;解决措施及效果1仍然采用两片74161,第一片可以从0~9,第二片只能从0~2,而且当第二片为2的时候,第一片到4的话就都清零复位,这样不仅实现了二十四进制计数器,而且能与七段显示译码器配合使用,直观的显示数字;2在脉冲控制按键上加上了D触发器,这样子可以达到消抖动的效果;3加上选择器,把两路信号分开,当调整分的时候,不对时计数器产生进位,这样子就不会产生十进位了,解决了这个问题;功能的测试方法、步骤,记录的数据1简易数字钟的测试,将电路图连好后,分析与综合,仿真,编译,下载到仪器上,表示秒的小数点按1Hz,占空比50%跳动,分从0~59计数,分过了59后,向时计数器进1;2整点点报时功能的测试,到了整点,即59分51s,53s,55s,57s时蜂鸣器低频率间断性鸣响,59分59秒时,蜂鸣器高频率鸣响一次;3时、分调整功能的测试,按分调整键,分按一定的频率逐次加一,但是时显示不变；按时调整键,时按一定的频率逐次加一,但是分显示不变;第五章结束语对设计题目的结论性意见及进一步改进的意向说明简易数字钟的设计中,主要运用了分频器,六十进制计数器,二十四进制计数器,动态扫描显示电路,选择器,按键消抖以及门电路等数字电路方面的知识;可以在简易数字钟的基础上加上24小时和12小时转换功能,秒表功能,闹钟功能,这样更能满足人们的使用需求;总结设计的收获与体会简易数字钟的设计及实验当中,我坚持了下来,上学期的数电我学的并不好,而且对软件应用的接受能力不强,刚开始的时候做的很慢,看到别人都做好了,心里比较着急,于是,我找出了数电课本,复习所涉及的知识点,并练习所学软件,终于有了进步,可以更上同学们的进度,但数字钟的设计一直困扰我,看到别人拓展功能都做好了,自己基本的都还没做好,心里很急;在设计的过程中,碰到了很多的困难,遇到了很多问题,不断地思考与尝试,以及向同学和老师请教,但还是没能完全设计好,以后有时间还得多去实验室尝试,争取做好一些拓展功能;通过这次设计,对上学期学习的数字电路的相关知识得到了复习和巩固,也查阅了一些相关的资料,也加深了我对数字电路应用的理解,总之这次的电子技术课程设计受益匪浅;参考文献：基于FPGA的数字电路系统设计西安电子科技大学出版社数字电子技术基础电子工业出版社数字电路与逻辑设计实验及应用人民邮电出版社附图1.分频模块分频器仿真波形下图为分频器线路图2.60进制计数器模块60进制计数器仿真波形3.24进制计数器模块24进制计数器仿真波形4. 4位显示译码模块七段显示译码器模块七段显示译码器部分采用AHDL硬件描述语言设计,语句如下：subdesign ymqdata_in3..0 :input;a,b,c,d,e,f,g :output;begintabledata_in3..0 =>a,b,c,d,e,f,g;b"0000" =>1,1,1,1,1,1,0;b"0001" =>0,1,1,0,0,0,0;b"0010" =>1,1,0,1,1,0,1;b"0011" =>1,1,1,1,0,0,1;b"0100" =>0,1,1,0,0,1,1;b"0101" =>1,0,1,1,0,1,1;b"0110" =>0,0,1,1,1,1,1;b"0111" =>1,1,1,0,0,0,0;b"1000" =>1,1,1,1,1,1,1;b"1001" =>1,1,1,0,0,1,1;b"1010" =>1,1,1,0,1,1,1;b"1011" =>0,0,1,1,1,1,1;b"1100" =>1,0,0,0,1,1,0;b"1101" =>0,1,1,1,1,0,1;b"1110" =>1,0,0,1,1,1,1;b"1111" =>1,0,0,0,1,1,1;end table;end;整个4位显示译码模块四位显示译码模块。

电子设计自动化(EDA)_数字时钟程序模块(LED数码管显示)_实验报告

电子设计自动化(EDA)—数字时钟LED数码管显示二、实验内容和实验目的1. 6个数码管动态扫描显示驱动2. 按键模式选择(时\分\秒)与闹钟(时\分)调整控制,3. 用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、闹钟模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。

要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。

实验目的: 1）学会看硬件原理图, 2）掌握FPGA硬件开发的基本技能3）培养EDA综合分析、综合设计的能力三、实验步骤、实现方法(或设计思想)及实验结果主要设备: 1）PC机, 2）硬件实验箱, 3）Quartus II软件开发平台。

1．打开Quartus II , 连接实验箱上的相关硬件资源, 如下图1所示。

2．建立新文件, 选择文本类型或原理图类型。

3. 编写程序。

4．编译5. 仿真, 加载程序到芯片, 观察硬件输出结果(数码管显示)6．结果正确则完成。

若结果不正确, 则修改程序, 再编译, 直到正确。

模24计数器模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY count24 ISPORT(clk,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END count24;ARCHITECTURE arc OF count24 ISSIGNAL a,b:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(clk,en)BEGINhh<=a;hl<=b;IF(clk'EVENT AND clk='1') THENIF(en='1') THENIF(a="0010" AND b="0011") THENa<="0000";b<="0000";ELSE IF(b="1001") THENa<=a+'1';b<="0000";ELSE b<=b+'1';END IF;END IF;IF(a="0010" AND b="0010") THENcout<='1';ELSE cout<='0';END IF;END IF;END IF;END PROCESS;END arc;模60计数器模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY count60 ISPORT(clk,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END count60;ARCHITECTURE arc OF count60 ISSIGNAL a,b:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL sout:STD_LOGIC;BEGINPROCESS(clk)BEGINhh<=a; hl<=b;IF(clk'EVENT AND clk='1') THENIF(en='1') THENIF(a="0101" AND b="1001") THENa<="0000";b<="0000";ELSE IF(b="1001") THENa<=a+'1';b<="0000";ELSE b<=b+'1';END IF;END IF;END IF;END IF;END PROCESS;sout<='1' WHEN a="0101" AND b="1001" ELSE '0';cout<=sout AND en;END arc;4-7显示译码模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY segment4to7 ISPORT(s:IN STD_LOGIC_VECTOR(3 DOWNTO 0);a,b,c,d,e,f,g:OUT STD_LOGIC);END segment4to7;ARCHITECTURE arc OF segment4to7 IS SIGNAL y:STD_LOGIC_VECTOR(6 DOWNTO 0); BEGINa<= y(6);b<= y(5);c<= y(4);d<= y(3);e<= y(2); f<= y(1);g<= y(0);PROCESS(s)BEGINCASE s ISWHEN "0000"=>y<="1111110"; WHEN "0001"=>y<="0110000"; WHEN "0010"=>y<="1101101"; WHEN "0011"=>y<="1111001"; WHEN "0100"=>y<="0110011"; WHEN "0101"=>y<="1011011"; WHEN "0110"=>y<="1011111"; WHEN "0111"=>y<="1110000"; WHEN "1000"=>y<="1111111"; WHEN "1001"=>y<="1111011"; WHEN OTHERS=>y<="0000000"; END CASE;END PROCESS;END arc;带闹钟控制模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mode_adjust_with_alarm ISPORT (adjust,mode,clk1hz: IN STD_LOGIC;clkh,enh,clkm,enm,clks,enha: OUT STD_LOGIC;clkh_a,clkm_a:OUT STD_LOGIC;mode_ss: OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END mode_adjust_with_alarm;ARCHITECTURE arc OF mode_adjust_with_alarm ISTYPE mystate IS (s0,s1,s2,s3,s4,s5);SIGNAL c_state,next_state: mystate;BEGINPROCESS (c_state)BEGINCASE c_state ISWHEN s0=> next_state <= s1; clkh<=clk1hz; clkm<=clk1hz; clks<=clk1hz;enh<='0'; enm<='0'; enha<='0'; clkh_a<= '0'; clkm_a<= '0'; mode_ss <="000";WHEN s1=> next_state <= s2; clkh<=adjust; clkm<= '0'; clks<='0';enh<='1'; enm<='0';enha<='0'; clkh_a<= '0';clkm_a<= '0'; mode_ss <="001";WHEN s2=> next_state <= s3; clkh<= '0'; clkm<=adjust; clks <= '0';enh<='0';enm<='1';enha<='0'; clkh_a<= '0'; clkm_a<= '0'; mode_ss <="010";WHEN s3=> next_state <= s4; clkh<= '0'; clkm<= '0'; clks<=adjust;enh<='0'; enm<='0';enha<='0'; clkh_a<= '0'; clkm_a<= '0'; mode_ss <="011";WHEN s4=> next_state <= s5; clkh<= clk1hz; clkm<= clk1hz; clks<=clk1hz;enh<='0';enm<='0';enha<='1'; clkh_a<=adjust; clkm_a<= '0'; mode_ss <="100";WHEN s5=> next_state <= s0; clkh<= clk1hz; clkm<= clk1hz; clks<=clk1hz;enh<='0'; enm<='0'; enha<='0'; clkh_a<= '0'; clkm_a<=adjust; mode_ss <="101";END CASE;END PROCESS;PROCESS (mode)BEGINIF (mode'EVENT AND mode='1') THENc_state<=next_state ;END IF;END PROCESS;END arc;扫描模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY scan ISPORT(clk256hz:IN STD_LOGIC;ss:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END scan;ARCHITECTURE arc OF scan ISTYPE mystate IS (s0, s1,s2,s3,s4,s5);SIGNAL c_state,next_state: mystate;BEGINPROCESS ( c_state )BEGINCASE c_state ISWHEN s0=> next_state <=s1; ss<="010";WHEN s1=> next_state <=s2; ss<="011";WHEN s2=> next_state <=s3; ss<="100";WHEN s3=> next_state <=s4; ss<="101";WHEN s4=> next_state <=s5; ss<="110";WHEN s5=> next_state <=s0; ss<="111";END CASE;END PROCESS;PROCESS (clk256hz)BEGINIF (clk256hz'EVENT AND clk256hz='1') THENc_state<=next_state ;END IF;END PROCESS;END arc;复用模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mux ISPORT(hh,hl,mh,ml,sh,sl,hha,hla,mha,mla:IN STD_LOGIC_VECTOR(3 DOWNTO 0);ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);y:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);alarm:OUT STD_LOGIC);END mux;ARCHITECTURE arc OF mux ISSIGNAL a,hhtmp,hltmp,mhtmp,mltmp,shtmp,sltmp:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(mode_ss)BEGINCASE mode_ss ISWHEN "000"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "001"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "010"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "011"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "100"=> hhtmp<=hha; hltmp<=hla; mhtmp<=mha; mltmp<=mla; shtmp<=sh; sltmp<=sl;WHEN "101"=> hhtmp<=hha; hltmp<=hla; mhtmp<=mha; mltmp<=mla; shtmp<=sh; sltmp<=sl;WHEN OTHERS=>hhtmp<="0000";hltmp<="0000";mhtmp<="0000";mltmp<="0000";shtmp<="0000";sltmp<="0000"; END CASE;END PROCESS;PROCESS(ss)BEGINCASE ss ISWHEN "010"=> a <=hhtmp;WHEN "011"=> a <=hltmp;WHEN "100"=> a <=mhtmp;WHEN "101"=> a <=mltmp;WHEN "110"=> a <=shtmp;WHEN "111"=> a <=sltmp;WHEN OTHERS => a <="0000";END CASE;y<=a;END PROCESS;alarm<='1' WHEN ((hh=hha)AND(hl=hla)AND(mh=mha)AND(ml=mla)) ELSE '0';END arc;闪烁模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY blink_control ISPORT(ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);blink_en:OUT STD_LOGIC);END blink_control;ARCHITECTURE arc OF blink_control ISBEGINPROCESS (ss,mode_ss)BEGINIF(ss="010" AND mode_ss="001") THEN blink_en<='1';ELSIF(ss="011" AND mode_ss="001") THEN blink_en<='1';ELSIF(ss="100" AND mode_ss="010") THEN blink_en<='1';ELSIF(ss="101" AND mode_ss="010") THEN blink_en<='1';ELSIF(ss="110" AND mode_ss="011") THEN blink_en<='1';ELSIF(ss="111" AND mode_ss="011") THEN blink_en<='1';ELSIF(ss="010" AND mode_ss="100") THEN blink_en<='1';ELSIF(ss="011" AND mode_ss="100") THEN blink_en<='1';ELSIF(ss="100" AND mode_ss="101") THEN blink_en<='1';ELSIF(ss="101" AND mode_ss="101") THEN blink_en<='1';ELSE blink_en<='0';END IF;END PROCESS;END arc;Top文件LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY design3 ISPORT (mode,adjust,clk1hz,clk2hz,clk256hz,clk1khz:IN STD_LOGIC;alarm,a,b,c,d,e,f,g:OUT STD_LOGIC;ss:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END design3;ARCHITECTURE arc OF design3 ISCOMPONENT mode_adjust_with_alarm PORT (adjust,mode,clk1hz: IN STD_LOGIC;clkh,enh,clkm,enm,clks,enha: OUT STD_LOGIC;clkh_a,clkm_a:OUT STD_LOGIC;mode_ss: OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END COMPONENT;COMPONENT scan PORT (clk256hz:IN STD_LOGIC;ss:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END COMPONENT;COMPONENT segment4to7 PORT (s: IN STD_LOGIC_VECTOR(3 DOWNTO 0);a,b,c,d,e,f,g: OUT STD_LOGIC);END COMPONENT;COMPONENT mux PORT(hh,hl,mh,ml,sh,sl,hha,hla,mha,mla:IN STD_LOGIC_VECTOR(3 DOWNTO 0);ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);y:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);alarm:OUT STD_LOGIC);END COMPONENT;COMPONENT blink_control PORT(ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);blink_en:OUT STD_LOGIC);END COMPONENT;COMPONENT count24 PORT (clk,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END COMPONENT;COMPONENT count60 PORT (clk ,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END COMPONENT;SIGNALclkh,enh,clkm,enm,clks,clkh_a,clkm_a,coutm,couts,coutm_en,couts_en,cout,vcc,coutma_en,coutma,alarm1,bli nk_en,blink_tmp,enha: STD_LOGIC;SIGNAL mode_ss,ss1:STD_LOGIC_VECTOR(2 DOWNTO 0);SIGNAL hh,hl,mh,ml,sh,sl,hha,hla,mha,mla,y,i:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINvcc<='1';coutm_en <= enh OR coutm;couts_en <= enm OR couts;coutma_en<= enha OR coutma;blink_tmp<=blink_en and clk2hz;i(3)<=y(3) OR blink_tmp;i(2)<=y(2) OR blink_tmp;i(1)<=y(1) OR blink_tmp;i(0)<=y(0) OR blink_tmp;ss<=ss1;alarm<=alarm1 AND clk1khz;u1:mode_adjust_with_alarmPORT MAP( adjust,mode,clk1hz,clkh,enh,clkm,enm,clks,enha,clkh_a,clkm_a,mode_ss);u2:count24 PORT MAP(clkh,coutm_en,cout,hh,hl);u3:count60 PORT MAP(clkm,couts_en,coutm,mh,ml);u4:count60 PORT MAP(clks,vcc,couts,sh,sl);u5:count24 PORT MAP(clkh_a,coutma_en,cout,hha,hla);u6:count60 PORT MAP(clkm_a,vcc,coutma,mha,mla);u7:mux PORT MAP(hh,hl,mh,ml,sh,sl,hha,hla,mha,mla,ss1,mode_ss,y,alarm1);u8:scan PORT MAP(clk256hz,ss1);u9:blink_control PORT MAP(ss1,mode_ss,blink_en);u10:segment4to7 PORT MAP(i,a,b,c,d,e,f,g);END arc;实验结果:数字钟包括正常的时分秒计时, 实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒。

数电课程设计数字电子钟报告

数字电子技术课程设计报告题目：数字钟的设计与制作时间：09-10学年第二学期18-19周院校：武汉纺织大学班级：测控081组员：夏亦冰李艳飞田传雪吴哲伦数字电子技术课程设计报告一．设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二．实现功能1．要求内容1）时以24为周期2）分和秒以60为周期3）能显示时、分、秒4）具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间2. 发挥内容1）星期的显示2）计时过程具有报时功能三．元器件1．洞洞板2块2．0.47uF电容1个3．100nF电容1个4．共阴八段数码管7个5．网络线10米6．CD4511集成块7块7．CD4060集成块1块8．74HC390集成块4块9．74HC51集成块1块10．74HC00集成块4块11．74HC30集成块1块12．10MΩ电阻5个13．74HC00集成块4块14．L7805三端稳压管1个15．30pF瓷片电容2个16．9V电池1块17．单刀双掷开关2个18．单刀单置开关1个19．74HC10集成块1块各个芯片引脚图1．CD74HC3902．L7805稳压管3．CD4060 4．CD4511 5．74HC10 6．74HC307．74HC518．74HC00四、原理框图1．数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ 时间信号必须做到准确稳定。

数字电子时钟课程设计报告-1

目录一、概述 (1)数字钟简介设计目的设计要求二、主要实验器材 (2)三、设计原理及方框图 (3)四、各部分的电路及实现 (5)振荡器电路计数器的设计六十进制电路整点报时电路校时电路五、总体电路图设计 (10)六、安装与调试 (12)七、收获与体会 (12)一、概述1.1数字钟简介20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。

数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。

由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，，因此在许多电子设备中被广泛使用。

电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。

多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。

具有时间显示、走时准确、显示直观、精度、稳定等优点。

电路装置十分小巧,安装使用也方便。

同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱设计目的（1）.让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；（2）. 进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；（3）. 提高电路布局﹑布线及检查和排除故障的能力；（4）.培养书写综合实验报告的能力设计要求（1）设计一个有“时”、“分”、“秒”（12小时59分59秒）显示，且有校时功能的电子钟。

EDA设计(II)实验报告数字电子钟

EDA设计（II）实验报告-数字电子钟实验报告：数字电子钟一、实验目的本实验旨在通过使用EDA设计软件，设计并实现一个具有时、分、秒功能的数字电子钟。

通过学习使用EDA工具，掌握数字电路设计的基本步骤和技巧，培养实践能力和创新思维。

二、实验原理数字电子钟是一种以数字形式显示时间的装置，它利用了时、分、秒的计时原理。

核心部分包括一个时钟发生器，用于产生标准时间信号，以及一个计数器，用于对时间进行计数并显示。

此外，还需要一些控制逻辑来控制时、分、秒的进位和显示。

三、实验步骤1.设计准备：在开始设计之前，首先明确设计要求和功能。

考虑到实验的复杂性和可实现性，我们采用最简单的电路结构，即基于计数器和译码器的数字电子钟。

2.绘制电路图：使用EDA设计软件（如Quartus II）绘制电路图。

首先创建新项目，然后添加必要的元件（如74LS192计数器、74LS248译码器等），并根据设计要求连接元件。

3.编写程序：使用硬件描述语言（如VHDL或Verilog）编写计数器和译码器的程序。

确保程序能够实现所需的功能，并进行仿真测试。

4.编译和下载：将程序编译成可下载的配置文件，然后下载到FPGA开发板上。

5.硬件测试：连接开发板到PC，启动程序，观察数字电子钟的显示情况。

检查时间是否准确，各部分功能是否正常。

6.性能评估：对数字电子钟的性能进行评估，包括计时精度、稳定性等指标。

根据评估结果对设计进行优化。

四、实验结果与分析1.设计结果：经过上述步骤，我们成功地设计并实现了一个基于FPGA的数字电子钟。

通过EDA软件和硬件描述语言，我们实现了计数器和译码器的功能，并完成了程序的编写和下载。

2.性能分析：经过测试，我们的数字电子钟具有较高的计时精度和稳定性。

时间显示准确，各部分功能正常。

这表明我们的设计是成功的。

3.优化方向：虽然我们的数字电子钟已经具有较好的性能，但仍有一些方面可以优化。

例如，可以考虑添加更多的功能，如闹钟、温度显示等；也可以进一步优化电路结构，降低成本和提高性能。

多功能数字钟的设计报告

多功能数字钟的设计报告
一、简介
本项目为一款多功能数字钟，考虑到时代的发展，利用计算机技术和
电子工艺，设计出一款全新的数字钟，它可以满足日常生活中的不同需求。

二、功能
1、设置时间和日期的功能。

2、支持闹钟功能，可以设置多个闹钟，每天自动响铃提醒。

3、支持倒计时功能，用户可以设置倒计时的时间，可以实现计时功能。

4、支持自定义界面功能，用户可以根据自己的喜好来设置数字钟的
界面和背景图案。

5、钟表外观强大，具有耐用、耐磨、耐高温等特点，能够满足不同
应用环境的要求。

三、硬件系统
本项目采用先进的微控制芯片技术，设计制造的多功能数字钟由主控
单元、传感器、触摸控制板、显示屏、外壳等组成。

1、主控单元：采用先进的微控制器进行控制，并结合定时器、中断
处理模块进行时间控制，主控单元负责接收传感器信号，控制显示屏信息，实现时钟的功能。

2、传感器：采用光电传感器、按键传感器等，可以有效地接收外部
信号，实现对外部信号的检测。

3、触控板：采用触摸传感技术，可以有效地实现用户对时钟的操作，例如调节时间、设置闹钟等。

数字钟课程设计报告

数字钟课程设计报告前言：随着科技的不断进步，数字化已经成为了各个领域的主流趋势。

数字技术也在教育领域得到广泛应用。

数字化教育为学生提供了更好的学习方式和体验，同时也给教育工作者带来了更多的创新空间。

本文将围绕数字化教育，探讨数字钟课程设计报告。

数字钟的设计：数字钟是一个数字化的学习工具，在各学科的教学中都得到了广泛应用。

数字钟的设计可以遵循以下步骤：1.确定教学目标：数字钟的设计必须遵循教学目标，以便为教师和学生提供最佳的学习体验，使教学更加生动有趣。

2.选择数字钟的类型：根据教学目标和特点，可以选择不同类型的数字钟，例如计时器、倒计时器、时间轴等。

3.选择数字钟的功能：数字钟的功能会影响到教学效果，因此需要根据教学目标和教学特性选择数字钟的功能。

4.美化数字钟的界面：美化数字钟的界面能够增加学生的学习兴趣，提高教学效果，从而实现教学目标。

数字钟的应用：数字钟是一种数字化教学工具，可以在各个学科的教学中得到广泛应用。

下面以数学为例，详细说明数字钟在数学教学中的应用。

数字钟可以用于教学观念的讲解。

在数学教学中，学习时间的观念非常重要。

使用数字钟可以帮助学生了解时间的本质，为学生认识到时间的重要性打下基础。

数字钟也可以用于学习数学运算。

例如，教师可以设置数字钟来进行加减乘除的计算，帮助学生提高计算速度和精确度。

数字钟还可以用于检查作业。

教师可以在数字钟上设置一个时间限制，让学生在规定时间内完成作业。

如果学生没有完成作业，数字钟将会提醒他们完成。

数字钟的优势：数字化教育工具的吸引力取决于它们的功能和灵活性。

数字钟虽然看起来简单，但它的实际用途非常重要。

它能够帮助教师更好地了解学生的学习情况，同时也能够更好地帮助学生提升学习效果。

数字钟优势如下：1、灵活性：数字钟可以根据教学需要进行设计和选择，可以在不同的学科中得到广泛应用。

2、互动性：数字钟可以与学生互动式地使用。

通过使用数字钟可以促进学生互动，提高学生的学习效果，帮助学生主动掌握学习内容。

数字电子钟设计实训报告

数字电子钟的设计【摘要】本系统由晶体振荡器、分频器、计数器、译码器、七段译码显示器和校准、报时电路组成，采用了CMOS或TTL系列(双列直插式)中小规模集成芯片。

总体方案设计由主体电路和扩展电路两大部分组成。

其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能，进行了各单元电路设计，总体安装、制作及调试。

数字钟是一种计时装置，不仅能替代指针式钟表，还可以运用到定时控制、自动计时及时间程序控制等方面，应用广泛。

【关键词】石英晶振、分频器、计数器、译码器、七段译码显示器、校准、整点报时。

第一章数字电子钟总体方案1.1数字电子钟总体方案的确定数字电子钟组成一般由振荡器、分频器、计数器、译码器及显示器等几部分组成。

石英振荡器产生的时标信号送到分频器，分频电路将时标信号分成秒脉冲，秒脉冲送入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。

“秒”的显示由两级计数器和译码器组成的六十进制计数器电路实现，“分“的显示电路与“秒”相同。

“时”的显示由两极计数器和译码器组成的二十四进制计数器电路实现。

秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。

将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用24进制计时器，可实现对一天24小时的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态0进行七段显示译码器译码，通过六位七段译码显示器显示出来。

整点报时电路根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。

校时电路时用来对“时”、“分”显示数字进行校对调整的。

数字电子钟总体方案框图图1.1.1 数字电子钟组成框图1.2数字电子钟电路组成数字电子钟组成一般由振荡器、分频器、计数器、译码器及七段译码显示器等几部分组成（如图1.2.1所示）。

电子技术数字时钟报告电路原理图

电子技术课程设计报告设计题目：数字电子时钟班级：学生姓名：学号：指导老师：完成时间：一.设计题目：数字电子时钟二.设计目的：1.熟悉集成电路的引脚安排和各芯片的逻辑功能及使用方法;2.了解数字电子钟的组成及工作原理 ;3.熟悉数字电子钟的设计与制作;三、设计任务及要求用常用的数字芯片设计一个数字电子钟,具体要求如下：1、以24小时为一个计时周期；2、具有“时”、“分”、“秒”数字显示；3、数码管显示电路；4、具有校时功能；5、整点前10秒,数字钟会自动报时,以示提醒；6、用PROTEUS画出电路原理图并仿真验证；四、设计步骤：电路图可分解为：1.脉冲产生电路；2.计时电路；3.显示电路；4校时电路；5整点报时电路;1.脉冲电路是由一个555定时器构成的一秒脉冲,即频率为1HZ；电路图如下：2.计时电路即是计数电路,通过计数器集成芯片如：74LS192 、74LS161、74LS163等完成对秒脉冲的计数,考虑到计数的进制,本设计采用的是74LS192;秒钟个位计到9进10时,秒钟个位回0,秒钟十位进1,秒钟计到59,进60时,秒钟回00,分钟进1；分钟个位计到9进10时,分钟个位回0,分钟十位进1,分钟计到59,进60时,分钟回00,时钟进1；时钟个位记到9进10时,时钟个位回0,时钟十位进1,当时钟计数到23进24时,时钟回00.电路图如下：3.显示电路是完成各个计数器的计数结果的显示,由显示译码器和数码管组成,译码器选用的是4511七段显示译码器,LED数码管选用的是共阴极七段数码管,数码管要加限流电阻,本设计采用的是400欧姆的电阻;电路图如下：4.校时电路通过RS触发器及与非门和与门对时和分进行校准,电路图如下：5.整点报时电路即在时间出现整点的前几秒,数值时钟会自动提醒,本设计采用连续蜂鸣声；根据要求,电路应在整点前10秒开始整点报时,也就是每个小时的59分50秒开始报时,元器件有两个三输入一输出的与门,一个两输入一输出的与门,发生器件选择蜂鸣器;具体电路图如下：六.设计用到的元器件有：与非门74LS00,与门74LS08,74LS11,7段共阴极数码管,计数器芯片74LS192,555定时器,4511译码器,电阻,电容,二极管在电路开始工作时,对计数电路进行清零时会使用到,单刀双掷开关;设计电路图如报告夹纸;七.仿真测试：1.电路计时仿真电路开始计数时：计数从1秒到10秒的进位,从59秒到一分钟的进位,从1分到10分的进位,从59分到一小时的进位,从1小时到10小时的进位,从23小时到24小时的进位,然后重新开始由此循环,便完成了24小时循环计时功能,仿真结果如下：1. 7.2.8.3. 9.4. 10.5. 11.6. 12.13.2.电路报时仿真由电路图可知,U18：A和U18：B的6个输入引脚都为高电平时,蜂鸣器才会通电并发声,当计数器计数到59分50秒是,要求开始报时,而59分59秒时,还在报时,也就是说只需要检测分钟数和秒计数的十位,5的BCD码是4和1,9的BCD码是8和1,一共需要6个测端口,也就是上述的6个输入端口,开始报时时,报时电路状态如图：3.校时电路仿真正常计时校时U15：D和u15:C是一个选通电路,12角接的是秒的进位信号,9角接的是秒的脉冲信号,当SW1接到下引脚时,U15：D接通,u15:C关闭,进位信号通过,计数器的分技术正常计时；当SW1接到上引脚时,U15：D关闭,u15:C接通,校时的秒脉冲通过,便实现了分钟校时,时钟的校时与分钟校时大致相同;八.心得体会以及故障解决设计过程中遇到了一个问题,就是在校时电路开始工作时,校时的选择电路会给分钟和时钟的个位一个进位信号,也就是仿真开始时电路的分钟和时钟个位会有一个1;为了解决这个问题,我采用的是在电路开始工作时,同时给分钟和时钟的个位一个高电平的清零信号来解决,由于时钟的个位和十位的清零端是连在一起的,再加上分钟的个位,在校时小时的时候且当小时跳完24小时时,会给分钟的个位一个清零信号,这时在电路中加一个单向导通的二极管变解决了,具体加在那儿,请参考电路图;在设计过称中,我们也许遇到的问题不止一个两个,而我们要做的是通过努力去解决它；首先我们要具备丰富的基础知识,这是要在学习和实际生活中积累而成的；其次,我们还有身边的朋友同学老师可以请教,俗话说：三人行,必有我师；最后,我们还有网络,当今是个信息时代,网络承载信息的传递,而且信息量非常大,所以我们也可以适当的利用网络资源;通过这次对数字钟的设计与制作,让我了解了设计电路的步骤,也让我了解了关于数字钟的原理与设计理念,要设计一个电路总要先用仿真,仿真成功之后才实际接线;但是仿真是在一个比较好的状态下工作,而电路在实际工作中需要考虑到一些驱动和限流电阻等等,因为,再实际接线中有着各种各样的条件制约和干扰;而且,在仿真中无法成功的电路接法,在实际中因为芯片本身的特性而能够成功;所以,在设计时应考虑两者的差异,从中找出最适合的设计方法;这次学习让我对各种电路都有了大概的了解,所以说,坐而言不如立而行,对于这些电路还是应该自己动手实际操作才会有深刻理解,才能在实际生活和工作中应用起来;。

[数字电子时钟课程设计报告范文剖析]电子技术课程设计报告范文

[数字电子时钟课程设计报告范文剖析]电子技术课程设计报告范文目录一、设计任务和要求二、设计的方案的选择与论证三、电路设计计算与分析四、总结及心得五、附录六、参考文献1一、设计任务和要求〔一〕设计任务〔1〕时钟显示功能，能够以十进制显示“时”、“分”、“秒”。

〔2〕具有校准“时”、“分”的功能。

〔二〕设计要求〔1〕用Multiim画出整个系统电路图，并列出所需器件清单。

〔2〕调试振荡电路，用Multiim提供的示波器观察其输出波形是否复合要求。

〔3〕实现整个数字电子钟电路各项任务的正常工作。

二、设计的方案的选择与论证本次所要设计的数字电子表可以满足使用者的一些特殊要求，输出方式灵活，如可以随意设置时、分、秒的输出，定点报时。

由于集成电路技术的开展，特别是MOS集成电路技术的开展，使数字电子钟具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。

此次设计的数字时钟电子电路分为以下6个局部：〔1〕振荡电路〔2〕时间计数电路〔3〕显示电路〔4〕校时电路数字时钟实际上是一个对标准频率〔1HZ〕进行计数的计数电路，因此，时间计数电路是一个由计数器组成的时序逻辑电路。

用555定时器构成的多谐振荡器作为秒脉冲信号源，控制秒个位的信号输入，整点报时信号输入和闹钟报时信号输入，是整个电路唯一的脉冲信号源。

将计数器与显示器相连接，可以将输入的二进制数翻译成可以直读的十进制数字并显示出来，显示管与计数器之间由译码器相接，作为译码驱动。

由于计数的起始时间不可2能与标准时间〔如北京时间〕完全一致，异或计数过程中可能出现误差，固需要在电路中添加校时电路，以保证可以随时对时间进行校正。

电路设计计算与分析〔1〕振荡电路多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。

“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。

多谐振荡器没有稳态，只有两个暂稳态。

在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。

数字电子钟设计报告(显示、调整、报时、万年历、闹钟、秒表)

目录一、引言 (2)二、方案论证选择 (3)2.1设计要求 (3)1.基本要求 (3)2.发挥部分 (3)2.2系统框图 (3)分钟+调整 (3)秒钟 (3)时钟+调整 (3)秒表 (3)闹钟功能 (3)定时报闹 (3)万年历功能 (3)三、电路仿真与设计 (4)3.1核心芯片及芯片管脚图 (4)3.2时、分计数电路模块设计 (4)3.3切换电路模块设计 (5)3.4调整电路模块设计 (6)（1）方案一：利用74125的三态。

(6)（2）方案二：利用74162的置数端（LOAD），置数调整。

(7)3.5整点报时电路模块设计 (8)3.6秒表电路模块设计 (9)3.6定时报闹电路模块设计 (11)3.7万年历电路模块设计 (12)四、遇到的问题.......................................................................... 错误！未定义书签。

五、心得体会.............................................................................. 错误！未定义书签。

一、引言电子钟亦称数显钟（数字显示钟），是一种用数字电路技术实现时、分、秒计时的装置，与机械时钟相比，直观性为其主要显著特点，且因非机械驱动，具有更长的使用寿命，相较石英钟的石英机芯驱动，更具准确性。

电子钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧院、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大地方便。

相对于其他时钟类型，它的特点可归结为“两强一弱”：比机械钟强在观时显著，比石英钟强在走时准确，但是它的弱点为显时较为单调。

数字钟的核心即数字电子技术课程中有关时序逻辑电路、组合逻辑电路的内容。

这些也是我们学电子的学生应该掌握的最基本知识。

通过这次试验，不仅可以加深我对数字电子技术课程的理解，也可以提高自己的动手能力以及实际问题中解决问题的能力，培养对数字电子技术的兴趣。

数字电子钟设计电子设计课程设计报告

数字电子钟设计电子设计课程设计报告电子技术课程设计报告——数字电子钟设计学院:课程：小组成员：姓名：学号：指导老师：日期:一、选择课题数字电子钟二、选题意义和技术指标及设计要求1、数字电子钟设计的意义：数字电子时钟早已成为人们生活中不可缺少的必需品，广泛用于个人家庭及车站、码头、剧院和办公室等公共场所，给人们的生活、工作、学习以及娱乐带来了极大的方便。

由于数字集成电路技术的发展使数字钟具有走时准确、性能稳定、携带方便等优点。

而且它还用于计时、自动报时及自动控制等各个领域。

数字电子时钟是采用数字电路实现对时、分、秒数字显示的计时装置，数字钟的精度、稳定度远远的超过老式的机械钟表，并且与机械时钟相比具有更高的准确性和直观性，因此具有更广泛的应用。

2、数字电子钟的设计要求1）数字电子钟的最基本计时功能要保证正常计时；2）数字电子钟需要有校时部分以防止走时不准，能做到快速调整时间；3）数字电子钟需要有整点报时功能以提醒整点时间的到来；4）尽量设计电路时要做到简洁人性化，尽量避免复杂的操作。

3、数字电子钟设计的目的1）熟练掌握我们半年来所学习的数字电子技术基础知识；2）通过设计电路，提高对各种集成电路芯片的认识与理解程度；3）熟悉逻辑电路的特点；4）学会熟练使用电路仿真软件如Multisim的使用；5）提高查找电路故障的能力，培养科学严谨的学习习惯。

4、数字电子钟的技术指标1）设计信号发生器并产生1HZ频率的时钟脉冲信号；2）使用7段数码管实现精准的“时”、“分”、“秒”显示计时；3）以24小时为一个循环计数周期；4）具有手动校时功能，可以随时调整时间防止时间走时不准。

三、电路设计原理分析1、整体设计方案数字电子钟是一种时许组合逻辑电路。

原理图如下：该系统由信号发生器、计数器、译码器、显示数码管等几部分组成。

该系统的工作过程是：信号发生器产生稳定的脉冲信号，输出的信号频率为1HZ，作为数字电子钟的基准信号。

数字电子钟实验报告

课题一数字电子钟电子钟是一种高精度的计时工具，它采用了集成电路和石英技术，因此走时精度高，稳定性能好，使用方便，且不需要经常调校。

电子钟根据显示方式不同，分为指针式电子钟和数字式电子钟。

指针式电子钟采用机械传动带动指针显示；而数字式电子钟则是采用译码电路驱动数码显示器件，以数字形式显示。

这些译码显示器件，利用集成技术可以做的非常小巧，也可以另加一定的驱动电路，推动霓红灯或白炽灯显示系统，制做成大型电子钟表。

因此，数字式电子钟用途非常广泛。

一、课程设计(综合实验)的目的与要求设计一个具有如下功能的数字电子钟：1．基本功能（1）能直接显示时、分、秒；（2）能正确计时，小时采用二十四进制，分和秒采用60进制；（3）有校时功能，手动调整时、分；2．扩展功能（1）能进行24小时整点报时，要求从59分50秒开始，每2秒钟响一声，共响5次；每响一次声音持续0.5秒。

（2）要求只在6--22点之间每整点报时，23--5点之间整点不报时；（3）具有任意几点几分均可响铃的闹钟控制电路。

响铃1分钟，可人为通过开关使响铃提前终止；二、设计（实验）正文数字电子钟实际上是一个对标准频率（1HZ）进行计数并通过数码管显示的计数电路，由于计数的起始时间与标准时间（如北京时间）不一致，故需要在电路上加一个校时电路。

标准的1HZ时间信号必须准确稳定，可以使用555定时器设计1HZ的振荡电路。

时间计数电路由秒计数器（个位，十位）、分计数器（个位，十位）电路构成，秒个位和秒十位计数器、分个位和分十位计数器均为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。

1．系统原理框图如下：2.1 分、秒计时器分、秒计时器均为60进制计数器，当秒计时器接受到一个秒脉冲时，秒计数器个位开始从1计数到9，同时在个位计数产生进位时将进位接秒计数器的十位计数器CLK，此时秒显示器将显示00、01、02、...、59、00；每当秒计数器数到00时，就会产生一个脉冲输出送至分计时器，此时分计数器数值在原有基础上加1，其显示器将显示00、01、02、...、59、00，当分计数器产生进位时，将会在进位端产生高电平，进而触发电路，驱动蜂鸣器，起到整点报时的功能。

数电课程设计报告-数字电子钟东北大学

数电课程设计报告-数字电子钟东北大学第一篇：数电课程设计报告-数字电子钟东北大学课程设计报告设计题目：数字电子钟设计与实现班级：学号：姓名：指导教师：设计时间：摘要数字时钟已成为人们日常生活中必不可少的必需品，广泛于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来了极大的方便。

由于数字集成电路技术的发展采用了先进的三石英技术，使数字时钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。

尽管目前市场上已有现成的数字时钟电路芯片出售，价格便宜、使用也方便，但鉴于数字时钟电路的基本组成包含了数字电路的组成部分，因此进行数定时钟的设计是必要的。

在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来增养我们的综合分析和设计电路的能力。

本次设计以数字时钟为主，实现对时、分、秒数字显示的计数器计时装置，周期为24小时，显示满为23时59分59秒并具４有校时功能的数电子时钟。

电路主要采用中规模的集成电路，本电路主要脉冲产生模块、校时模块、两个六十进制模块（分、秒）、一个二十四进制模块（时）和一个报时逻辑电路组成。

时、分、秒再通过BCD-7段译码显示屏显示出来。

关键词：计数器译码器校时目录概述2 课程设计任务及要求2.1 设计任务2.2 设计要求3 理论设计3.1方案论证3.2 系统设计3.2.1 结构框图及说明3.2.2 系统原理图及工作原理3.3 单元电路设计3.3.1秒脉冲电路设计3.3.2时、分、秒计数器电路3.3.3校时电路3.3.4译码显示电路3.3.5定时电路设计4.软件仿真4.1 仿真电路图4.2 仿真过程4.2 仿真结果5.结论6.使用仪器设备清单7.参考文献。

8.收获、体会和建议。

5 5 8 10 11 13 15 16181919202.课程设计及要求2.1设计任务数字电子时钟是一种用数字电路技术实现“时”、“分”、“秒”计时的装置。

数字电子课程设计报告

数字电子课程设计报告——多功能电子钟一、设计题目多功能数字电子钟的设计二、设计要求1.有“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能。

（设计秒脉冲发生器）；2、有整点报时功能。

（选: 上下午、日期、闹钟等）3.用中规模、小规模集成电路及模拟器件实现。

4.供电方式: 5V直流电源三、设计任务1.画出数字电子钟的电路图。

2.用EWB进行功能仿真。

3.撰写课程设计说明书四、设计总体框图和总电路图图1 多功能数字电子钟系统框图图2 总电路图五、设计方案及论证主电路是由TTL集成电路功能部件和单元电路构成。

本方案主要功能特点:1.实现“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能；2.自行设计的用555定时器组成的多谐振荡器和分频器组合的秒脉冲发生器, 可以代替1Hz方波信号源是电路正常运作；3、有星期的显示功能, 以及时钟12/24进制的转换, 并能同步正常进位；4.实现整点报时功能。

1.振荡器的设计振荡器是数字电子钟的核心部件。

有以下两种方案:方案一: 选用石英晶体构成的振荡器电路石英晶体振荡器的精度较高, 由于振荡器的稳定度及频率的精确度决定了数字钟的及时的准确程度, 而且, 通常情况下, 震荡器的频率越高, 计数精度越高, 所以多数都采用石英晶体振荡器, 如：电子手表中的晶体振荡器电路。

方案二: 555定时器构成的振荡器555定时器构成的晶体振荡器的精度不比石英晶体振荡器, 不过考虑到555定时器在数字电子中有广泛的应用, 而且本设计中不要求很高的精度, 所以这里采用555定时器构成多谐振荡器, 设置振荡频率为1kHz 。

电路图如下：图3 555定时器接成的秒脉冲发生器555定时器频率计算公式:添加公式2ln )2(121C R R f += 周期 T=1/f 根据公式, 设置R1=R2=4.77M Ohm , C=0.1uf 则f 1Hz,T 1s2.分频器设计分频器的设计目的: 产生等间距的频率稳定的标准秒脉冲信号。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

课程设计报告院（系）：自动化系专业：自动化班级：自动化2班学生姓名：包良进学号： 2013090110207 指导教师：黄书童桂林航天工业学院课程设计报告系（部）：自动化系专业班级：自动化2班学生姓名：包良进学号：2013090110207设计题目：数字电子钟完成日期 2015年7月3日指导教师评语：_____________________________________ ______________________________________________________________________________________________________________成绩（五级记分制）：指导教师（签字）：_____________________桂林航天工业学院课程设计任务书设计题目：系（部）分管领导：教研室主任：指导教师：年月日2015年 7月3日摘要电子万年历是一种应用非常广泛日常计时工具，对现代社会越来越重要。

此电子万年历在硬件方面主要采用STC89C52单片机作为主控核心，由DS1302时钟芯片提供时钟、1602LCD液晶显示屏显示。

STC89C52单片机是由Atmel公司推出的，功耗小，电压可选用4～6V电压供电；DS1302时钟芯片是美国DALLAS公司推出的低功耗实时时钟芯片，它可以对年、月、日、星期、时、分、秒进行计时，还具有闰年补偿等多种功能，而且DS1302的使用寿命长，误差小；对于数字电子万年历采用直观的数字显示，数字显示是采用的1602LED液晶显示屏来显示，可以同时显示年、月、日、星期、时、分、秒等信息。

此外，该电子万年历还具有时间校准等功能。

在软件方面，主要包括日历程序、时间调整程序，显示程序等。

所有程序编写完成后，在Keil软件中进行调试，确定没有问题后，烧写到单片机上进行测试。

此设计主要由时钟芯片DS1302和温度传感器DS18B20采集数据到单片机进行处理再通过LCD1602显示出来，本论文主要研究了液晶显示器LCD及时钟芯片DS1302，温度传感器DS18B20与单片机之间的硬件互联及通信，对数种硬件连接方案进行了详尽的比较，在软件方面对日历算法也进行了论述。

关键词：单片机；DS1302；LCD1602AbstractElectronic calendar is a widely used tool for the daily time, more and more important in modern society. The electronic calendar in terms of hardware as the main control mainly STC89C52 microcontroller core, provided by the DS1302 clock chip clock, 1602LCD LCD display. STC89C52 microcontroller by Atmel introduced, the power consumption, voltage can be selected 4 ~ 6V voltage power supply; DS1302 clock chip introduced in the United States DALLAS low-power real time clock chip, which can be year, month, day, week, hours, minutes and seconds time, but also has leap-year compensation, and other functions, and the DS1302's long life, small error; for digital electronic calendar using an intuitive digital display, digital display is used 1602LED LCD screen to display, you can also shows year, month, day, week, hours, minutes, seconds and other information. In addition, the electronic calendar is also a time calibration and other functions. In terms of software, including calendar, time to adjust procedures, display procedures. All programming is completed, the Keil software debugging, make sure that no problem, programmed into the microcontroller for testing.This design mainly by the clock chip DS1302 temperature sensor to the microcontroller DS18B20 collect data for processing and then through the LCD1602 display, this thesis, the liquid crystal display LCD and clock chip DS1302, temperature sensor and microcontrollerDS18B20 interconnection and communication between the hardware on Several hardware connection scheme for a detailed comparison of algorithms in software on the calendar have also been discussed.Key words: SCM; DS1302; DS18B20; LCD1602目录摘要 (I)Abstract (II)第 1 章绪论 (1)1.1课题背景 (1)1.2 课题意义 (1)1.3国内外现状及水平 (1)第2章基于单片机万年历的方案研究 (2)2.1 系统基本方案选择和论证 (2)2.1.1 单片机芯片的选择 (2)2.1.2 显示模块选择方案和论证 (3)2.1.3 时钟芯片的选择方案和论证 (3)2.2 电路设计最终方案决定 (4)2.3 DS1302和LCD1602的原理及说明 (4)2.3.1 LCD1602工作原理及说明 (4)2.3.2 DS1302原理及说明 (5)第3章系统的硬件设计与实现 (7)3.1电路设计框图 (7)3.2系统硬件概述 (8)3.3 主要模块电路的设计 (8)3.3.1 STC89C52单片机主控制模块的设计 (8)3.3.2时钟电路模块的设计 (10)3.3.4 显示模块的设计 (12)3.4各模块电路原理图 (12)3.4.1电源电路 (12)3.4.2复位电路 (12)3.4.3振荡电路 (13)3.4.4温度采集电路 (13)3.4.5通信电路 (14)3.4.6显示电路 (15)3.4.7键盘电路 (15)第4章系统的软件设计 (16)4.1 程序流程框图： (16)第5章系统测试 (18)5.1 硬件测试 (18)5.2 软件测试 (18)结束语 (19)致谢 (19)参考文献 (20)附录1：程序 (22)第 1 章绪论1.1课题背景在当代繁忙的工作与生活中，时间与我们每一个人都有非常密切的关系，每个人都受到时间的影响，随着社会、科技的发展，人类得知时间，从观太阳、摆钟到现在电子钟，不断研究、创新。

为了在观测时间的同时，能够了解其它与人类密切相关的信息，比如温度、星期、日期等，电子万年历诞生了，它集时间、日期、星期功能于一身，具有读取方便、显示直观、功能多样、电路简洁等诸多优点，符合电子仪器仪表的发展趋势。

伴随着电子技术的迅速发展，特别是随大规模集成电路出现，给人类生活带来了根本性的改变。

由其是单片机技术的应用产品已经走进了千家万户。

电子万年历的出现给人们的生活带来的诸多方便，作为一种附加功能，现在越来越广泛的被应用于各种电子产品中，具有广阔的市场前景。

1.2 课题意义电子万年历作为电子类小产品不仅是市场上的宠儿，也是是单片机设计培训中一个很实用的题目。

因为这个课题有很好的开放性和可发挥性，对制作者的要求比较高，不仅考察了对单片机的掌握能力更加强调了对单片机扩展的应用。

而且要求设计的电子万年历在操作上力求简洁，功能上尽量齐全，显示界面也要出色。

所以，电子万年历制作无论从实用目的，还是从培养能力的角度来看都是很有价值的毕业设计课题。

本电子万年历的设计在硬件方面主要采用STC89C52单片机作为主控核心，由DS1302时钟芯片提供时钟、1602LCD液晶显示屏显示。

STC89C52单片机是由Atmel公司推出的，功耗小，电压可选用4～6V电压供电；DS1302时钟芯片是美国DALLAS公司推出的低功耗实时时钟芯片，它可以对年、月、日、星期、时、分、秒进行计时，而且DS1302的使用寿命长，误差小；数字显示是采用的LED液晶显示屏来显示，可以同时显示年、月、日、星期、时、分、秒等信息。