第11章 组合逻辑电路

第11章 组合逻辑电路
11.1 数制与编码
11.2 基本逻辑运算 11.3 集成逻辑门电路 11.4 组合逻辑电路
11.5 编码器
11.6 译码器和数字显示
主页面
！
重点：
二进制、十进制、十六进制转换
及8421BCD编码
基本逻辑运算 集成逻辑门电路及应用 组合逻辑电路分析、设计 编码器、译码器功能及应用
=0.9UDD；UOL的理论值为0V，UOL（max）=0.01UDD。所以
CMOS门电路的逻辑摆幅（即高低电平之差）较大，
进制即可。
（4）十六进制转换成二进制
将每一位变成4位二进制数，按位的高低依次排列即可。
(6E.3A5)H＝(110 1110．0011 1010 0101)B
（5）十六进制转换成十进制 由“按权相加”法将十六进制数转换为十进制数。 (7A.58)H＝7×161＋10×160＋5×16-1＋8×16-2 ＝112＋10＋0.3125＋0.03125＝(122.34375)D
（3）二进制转换成十六进制 用“ 4 位分组”法将二进制数化为十六进制数。 从二进制的小数点开始，分别向左、右按4位分 组，最后不满 4 位的，用 0 补。将每组用对应的十六
进制数代替，就是等值的十六进制数。
（1001101.100111)B＝（0100 1101.1001 1100)B＝（4D.9C)H 若将二进制数转换为八进制数 ，可将二进制数 分为3位一组，再将每组的3位二进制数转换成一位8
11.1.3 二—十进制码
把若干个0和1按一定规律编排在一起，组成不同的
代码，并赋与每一个代码固定的含义，这叫做编码。 编制代码所遵循的规则叫码制。 BCD码：用二进制代码来表示十进制的0～9十个数。 常见的有8421码、5421码、2421码、余3码、 格雷码等。
十进制数 0 1 2 3 4 5 6 7 8 9 位权
VO=VCES3≈0.3V，这时VE2=VB3=0.7V，而VCE2=0.3V，故 有VC2=VE2+ VCE2=1V。1V的电压作用于VT4的基极，使
VT4和二极管D都截止。
（2）输入有低电平0.3V时。VT1的基极电位被钳位 到VB1=1V。VT2、VT3都截止。由于VT2截止，流过RC2 的电流仅为VT4的基极电流，这个电流较小，在RC2上 产生的压降也较小，可以忽略，所以VB4≈UCC=5V ，
1.6kΩ RB1 RC2 4kΩ VC2 VT2 VE2 1kΩ VT3 130Ω RC4 VT4 VD A B C VT1 Uo
＋UCC
（5V）
输入级
中间级
输出级
（1）输入全为高电平3.6V时。VT2 、VT3导通，
VB1=0.7×3=2.1V，从而使VT1的发射结因反偏而截止。
此时VT1的发射结反偏，而集电结正偏，称为倒臵工 作状态。由于VT3饱和导通，输出电压为：
输入短路电流 当输入电压为零时，流经这个输入端的电流称
为输入短路电流。输入短路电流的典型值为－ 1.5m
A。 扇出系数N 以同一型号的与非门作为负载时，一个与门能 驱动同类与非门的最大数目，通常N≥8。
3.TTL门电路的其他类型
TTL 集电极开路门（OC门） 在工程实践中，常常需要将输出端并联使用实
电路
A
V B L
A
B
灯 不亮 不亮 不亮 亮
不闭合 不闭合
闭合 闭合
不闭合 闭合
不闭合 闭合
A 0 0 1 1
B 0 1 0 1
L 0 0 0 1
如果用二值逻辑0和1来表
示，并设1表示开关闭合或
灯亮；0表示开关不闭合或 灯不亮，得到的表格，称
为逻辑真值表。
逻辑函数表达式
A
L A B
＆ B L
余三码 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 无权
返回
11.2 基本逻辑运算
逻辑关系：是指某事物的条件（或原因）与结果之间
的关系。
12.1.1基本逻辑运算
1.与运算 只有当决定一件事情的条件全部具备之后，这件 事情才会发生。我们把这种因果关系称为与逻辑。
其小数部分再乘2，所得结果的整数部分为次高位，依
次类推，直至小数部分为0或达到要求精度。
例 将（0.562）D转换成误差ε不大于2－6的二进制数。
0.562×2＝1.124 …… 1 ……b-1
0.124×2＝0.248 …… 0 ……b-2
0.248×2＝0.496 …… 0 ……b-3 0.496×2＝0.992 …… 0 ……b-4 0.992×2＝1.984 …… 1 ……b-5 (0.562)D＝(0.100011)B
7×16－2
2.不同数制之间的相互转换 （1）二进制转换为十进制 将二进制数按权展开，将各乘积项的积算出来，
再将各项积相加，就得到等值的十进制数。
(10011.101)B＝1×24＋0×23＋0×22＋1×21＋1×20
＋1×2－1＋0×2－2＋1×2－3＝（19.625）D
（2）十进制转换为二进制 十进制整数转换为二进制整数用“除2取余”法。 将十进制数逐次除以 2，并依次记录余数，直到除到 商为零为止，然后将余数从下往上排列，即得从高 位到低位的二进制数。
使VT4和D导通，则有：VO≈UCC-VBE4-VD=5-0.70.7=3.6V
2.主要参数
输出高电平UOH 输出低电平 UOL 一般产品规定UOH≥2.4V，UOL≤0.4V。 输入的最高低电平ULmax (关门电平UOFF) 保证输出电压为额定高电平（2.7V）时，允许输入 低电平的最大值，称为关门电压UOFF，一般UOFF≥0.8V。 输入的最低高电平UIHmin（开门电平UON） 保证输出电平达到额定低电平（0.3V）时，允许输入 最高电平的最小值，称为开门电平UON，一般UOL≤1.8V。
（5V）
1.6kΩ RB1 4kΩ RC2
A B
VT1
VT2 VT3 1kΩ
L
A
&
L
B
OC门主要有以下几方面的应用
①实现线与
A
B C ＆
＋UCC
RP L
＆
D
L L1 L2 AB CD AB CD
②实现电平转换
＋10V
A B
＆ Uo
③用做驱动器
＋5V
A B
＆
三态输出门 三态门除具有输出高、低电平两种状态外，还 能输出高阻状态。
ND
i
D 10
i

i
Di—第i位上的 数码，即0～9 中的任一个数
10—进位 基数
10i—第i位 的权
二进制：二进制数的每一位数码只有0或者1两种， 计数规则是“逢二进一”。
NB
i
K 2
i

i
Ki—第i位上的 数码，即0、1 中的任一个数
2—进位 基数
2i—第i位 的权
现与逻辑功能，称为线与。
前面介绍的TTL与非门的输出端是不能直接并联 使用的。因为当一些门输出高电平时，则输出电流 是流出门电路的，而若有一个门输出低电平，其VT4 饱和，必然会造成有一个很大的电流从输出高电平
门电路流向输出低电平门的VT4，当超过其集电极最
大电流时,造成VT4损坏。
集电极开路门的电路及其逻辑符号 ＋UCC
八进制：每一位数码由0～7中的任一个数表示，按 “逢八进一”的规则计数，即基数是8，第i位的权
是 8 i。
NO
i
K 8
i

i
十六进制：每一位数码由0～9和A、B、C、D、E、F 中的任一个数码表示。“按逢十六进一”的规则计
数，其基数是16，第i位的权是16i，任一个十六进
制数可表示为
11.1
11.1.1数字信号
数制与编码
模拟信号——时间连续、数值也连续的信号。
数字信号——时间上和数值上均是离散的信号。
正逻辑：高电平为逻辑1，低电平为逻辑0。
负逻辑：低电平为逻辑1，高电平为逻辑0。
11.1.2数制
1.几种常用的计数体制
十进制：十进制数的每一位是由0～9十个数码中
的一个表示。计数规律是“逢十进一”。
高速的CMOS——HC（HCT）系列 具有功耗低、噪声容限大、扇出系数大等优点，已
先进的CMOS——AC（ACT）系列 得到普遍使用。缺点是工作速度较低，平均传输延 工作频率得到了进一步的提高，同时保持了 迟时间为几十ns，最高工作频率小于5MHz。CMOS
超低功耗的特点。
2.CMOS逻辑门电路的主要参数 输出高电平UOH与输出低电平UOL CMOS门电路UOH的理论值为电源电压UDD，UOH（min）
电路
逻辑函数表达式
A 0 0 1 L 1
B
L
L A B
符号A Βιβλιοθήκη ≥101 00
1 1 1
1
或运算规则为：输入有1，输出为1； 输入全0，输出为0。 在数字电路中能实现或运算的电路称为或门电路。
3.非运算 某事情发生与否，仅取决于一个条件，而且是
对该条件的否定。即条件具备时事情不发生；条件不
8421码 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 8421 b3b2b1b0
2421码 0000 0001 0010 0011 0100 1011 1100 1101 1110 1111 2421 b3b2b1b0
5421码 0000 0001 0010 0011 0100 1000 1001 1010 1011 1100 54 2 1 b3b2b1b0
NH