数电-组合逻辑电路(一)
数电知识点总结 (1)
目录第一章数制与编码 (3)一、二进制 (3)二、二进制数与十进制数的相互转换 (3)三、十六进制 (3)四、二进制编码 (3)五、二-十进制编码 (3)六、字符编码 (3)第二章逻辑代数基础 (4)一、概述 (4)二、逻辑代数中的三种基本运算 (4)三、逻辑代数的基本公式和常用公式 (4)四、逻辑代数的基本定理 (4)五、逻辑函数及其表示方法 (4)六、逻辑函数的化简方法 (5)七、具有无关项的逻辑函数及其化简 (6)第三章门电路 (7)一、概述 (7)二、数字逻辑信号 (7)三、CMOS门电路 (7)四、74HC系列门电路的电特性 (8)五、TTL电路 (9)第四章组合逻辑电路 (10)一、组合逻辑电路的分析 (10)二、组合逻辑电路的设计 (10)三、组合逻辑电路中的竞争冒险 (10)四、若干典型的组合逻辑集成电路 (11)第五章触发器 (12)一、触发器的必备特点 (12)二、触发器的电路结构与动作特点 (12)第六章时序逻辑电路 (13)一、时序逻辑电路的基本概念 (13)二、时序电路逻辑功能的表示方法 (13)三、时序逻辑电路的分析方法 (14)四、若干经典的时序逻辑集成电路 (14)第七章脉冲波形的变换与产生 (16)一、555定时器的电路结构与工作原理 (16)二、用555定时器构成的施密特触发器 (16)三、集成施密特触发器 (17)四、用555定时器构成的多谐振荡器 (17)五、占空比可调的多谐振荡器电路 (19)六、石英晶体多谐振荡器 (19)第八章数模与模数转换器 (22)一、数模转换器的概念 (22)二、数模转换原理 (22)三、数模转换器的构成及不同类型数模转换器的特点 (22)四、DAC的转换精度与转换速度 (22)五、模数转换器的基本原理 (23)六、模数转换器的主要技术指标 (24)第一章数制与编码一、二进制二进制指用2个数码0、1计数的方式。
其特点是：逢二进一、借一为二；整数部分的位权为2n-1，小数部分的位权为2-m，n为整数的位数，m为小数的位数。
数电 第3章 组合逻辑电路
0111 0010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000 0011 0110 0011 0100
3.2 组合逻辑电路的分析与设计
3.2.1 组合逻辑电路的分析 1．组合逻辑电路分析的任务 最终得到组合逻辑电路的逻辑功能
2．SSI组合逻辑电路分析方法
逻辑图
化简
函数式 真值表
（（11））由由逻逻辑辑电电路路图图逐逐级级写写出出逻逻辑辑表表达达式式，，最最终终写写出出各各输输出出 的的逻逻辑辑表表达达式式。。
3.1 概述
数字电路按逻辑功能可分为两大类：
1.组合逻辑电路 2.时序逻辑电路
Y=((AB)' (AC)' (BC)')'
图3-1 组合逻辑电路
在组合逻辑电路(Combinatory logic circuit)中，任意 时刻的输出只取决于该时刻的输入，与电路原来的状态无关。
图3-2 非组合逻辑电路
第3章 组合逻辑电路 0011 0001 0011 0110 0100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001
0110 1110 0111 0010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000 0011 0110
函数式、逻辑图或真值表等均能描述，以函数式为例：
图3-3 组合逻辑电路框图
Y1 f1( X1, X2 , , X n ) Y2 f2 ( X1, X2 , , X n ) Ym fm ( X1, X2 , , Xn )
【数电】组合逻辑电路习题(含答案)
《组合逻辑电路》练习题及答案[3.1]分析图P3.1电路的逻辑功能，写出Y1、、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
[解]、Z=0A、1时A3.3所示。
P3.4所示。
M S单独工点时M L和要求电路真值表中的C A 、C B A 、C B A 、C AB 为约束项，利用卡诺图图A3.4(a)化简后得到：C B A M S +=， B M L =（M S 、M L的1状态表示工作，0状态表示停止）。
逻辑图如图A3.4(b)。
[3.5] 设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。
可以采用各种逻辑功能的门电路来实现。
[解] 题3.5的真值表如表A3.5所示。
D 4、D 3与足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。
74LS148的逻辑图如图P3.7所示，其功能表如表P3.7所示。
表 P3.7 74LS148的功能表A 、B 、C 、L 1、0为0000～2）工作，P3.10输 入21O 123用外加与非门实现之，如图A3.10所示。
[3.11] 画出用4线-16线译码器74LS154（参见题3.9）和门电路产生如下多输出逻辑函数的逻辑图。
[解]电路图如图A3.11所示。
[3.12] 用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。
输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。
[解] 设a i 为被减数，b i 为减数，c i-1为来自低位的借位，首先列出全减器真值表，然后将Di ，Ci 表达式写成非-与非形式。
最后外加与非门[3.13] 74LS153[解] [3.14]如表P3.14 [解][3.15][解] [3.16] [解] 与4选1[3.17][解] 则 D =41507632 如图A3.17所示。
[3.18] 用8选1数据选择器CC4512（参见题3.14）产生逻辑函数[解] 将Y 变换成最小项之和形式。
数电实验-组合逻辑电路设计
数字逻辑电路实验实验报告学号：班级：姓名：实验3：组合逻辑电路(3)——组合逻辑电路设计一实验内容利用Quartus II实现0到9的Hamming码编码和解码电路，并在芯片中下载实现。
要求：实现对从0000到1001输入的编码和解码，并可发现并纠正传输中的单错，对双错不做要求。
在芯片中下载电路并在实验板上验证。
二实验原理2.1电路需求分析Hamming码是一套可定位码字传输中单错并纠正单错的编码体系，以4位二进制为例，其编解码和纠错原理如下：将7位二进制数的各位由低到高依次编号为1B、10B、11B、100B、……、111B。
其中为2的整数次幂的位（即1B、10B、100B）位校验位，其他四位作为数据位。
编码时，三个校验位分别与编号特定位为1的位上数字做奇偶校验（即编号位1B、11B、101B、111B的校验结果为1B位的值，10B、10B、100B、110B的校验结果为10B的值，100B、101B、110B和111B的校验结果为100B的值）。
偶校验在电路实现中更直接容易。
译码时，在仅考虑无错或单错的情形下，若三个校验位的校验结果均正确，则结果是四个数据位本身；若某位或某几位校验结果有错，可据此综合定位错误的位置：若仅1位校验结果有错，则错误出于该校验位本身；若2位校验结果有错，则该2位校验位所共同参与校验且不参与另一位校验的数据位结果有错；若三维结果均有错，则必然为111B位有错。
分析可知，编码电路可根据上述原理使用异或门实现，也可根据编码真值表由与门实现；译码电路中可使用3×4次异或运算生成校验结果，再由校验结果定位错误位后对相应位取反实现。
2.2Quartus软件从管脚分配到下载验证的过程Quartus中，在设计好电路的输入输出并选择合适的芯片型号后，可使用Pin Planner工具进行管脚分配：窗口下方有当前设计电路中所有的输入和输出节点，在Location中可选择对应节点对应的管脚。
【数电】组合逻辑电路习题(含答案)
《组合逻辑电路》练习题及答案[3.1] 分析图P3.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
[解]BCAC AB Y BC AC AB C B A ABC Y ++=+++++=21)(B 、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。
3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++=（2）COMP=0、Z=0时，Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。
COMP =0、Z=0的真值表从略。
[题3.3] 用与非门设计四变量的多数表决电路。
当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。
[解] 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。
ABCD D ABC D C AB CD B A BCD A Y ++++=BCD ACD ABC ABC +++=B C D A C D A B D A B C ⋅⋅⋅=[3.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。
水箱中设置了3个水位检测元件A 、B 、C 。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。
试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。
[解] 题3.4的真值表如表A3.4所示。
数电实验__组合逻辑电路
组合逻辑电路一、实验目的1、掌握组合逻辑电路的功能测试。
2、验证半加器与全加器的逻辑功能。
3、学习二进制数的运算规律。
二、实验仪器及材料1、数字万用表2、器件：74LS00 二输入端四“与非”门3片74LS54 3-2-2-3输入“与或非”门1片74LS86 二输入端四“异或”门1片四、实验内容1、组合逻辑电路功能测试⑴、用2片74LS00组成图2.1所示逻辑电路。
为便于接线和检查，在图中应注明芯片编号及各引脚对应的引脚编号。
⑵、图中A、B、C接电平开关，Y1、Y2接电平显示发光二极管。
⑶、按表2.1要求，改变A、B、C的状态填表并写出Y1、Y2逻辑表达式。
2、测试半加器的逻辑功能根据半加器的逻辑表达式可知，半加器相加的和Y 是A 、B 的异或，而进位Z 是A 、B 相与。
故半加器可用一个集成“异或”门和二个“与非”门组成，如图2.2所示。
⑴、在实验箱上用“异或”门和“与非”门接成以上电路。
A 、B 接电平开关，Y 、Z 接电平显示发光二极管。
4、测试全加器的逻辑功能全加器可以用两个半加器和两个“与”门、一个“或”门组成，在实验中，常用一块双“异或”门、一个“与或非”门和一个“与非”门实现。
⑴、 画出用“异或”门、“与或非”门和“与非”门实现全加器的逻辑电路图，写出逻辑表达式。
⑵、找出“异或”门、“与或非”门和“与非”门器件，按自已画出的图接线。
接线时注意把“与或非”门中不用的与门输入端接地。
实验小结： 本次实验，加深了我对组合逻辑电路的了解，对组合逻辑电路的功能测试也有了一定的掌握，对半加器和全加器的逻辑功能以及设计都有了加强。
同时因为有了前两次的实验基础，本次试验中动手能力有了明显的加强，不像第一次试验那么生疏了，同时由于理论与实验的结合，让我对数字电路有了更深的理解！。
数电实验组合逻辑电路
实验二组合逻辑电路一、实验目的1.掌握组合逻辑电路的分析方法2.掌握组合逻辑电路的设计方法二、实验仪器数字电路实验台、数字万用表、74ls00,74ls20三、实验原理1.组合逻辑电路的分析方法组合逻辑电路时最常见的逻辑电路，可以用一些常用的门电路组合成具有其他功能的门电路。
其分析方法是根据所给的逻辑电路，写出其输入和输出之间的逻辑函数表达式或真值表，从而确定该电路的逻辑功能。
2.组合逻辑电路的设计方法组合逻辑电路是使用中、小规模集成电路来设计组合电路是最常见的逻辑电路，其分析方法是根据所给的组合逻辑电路，写出其输入与输出之间的逻辑函数表达式或者真值表，从而确定该电路的逻辑功能。
组合电路设计的一般步骤如图所示：根据设计任务的要求建立输入、输出变量，并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。
最后，用实验来验证设计的正确性。
2、组合逻辑电路设计举例用“与非”门设计一个表决电路。
当四个输入端中有三个或四个为“1”时，输出端才为“1”。
(1)设计步骤：根据题意列出真值表如表所示，再填入卡诺图表中。
(2)根据真值表，画卡诺图(3)由卡诺图得出逻辑表达式，并演化成“与非”的形式Z ＝ABC ＋BCD ＋ACD ＋ABD ＝ABC ACD BCD ABC ⋅⋅⋅根据逻辑表达式画出用“与非门”构成的逻辑电路如图所示。
多数表决电路 74LS20引脚图3.用实验验证逻辑功能在实验装置适当位置选定三个14P 插座，按照集成块定位标记插好集成块。
按图接线，输入端A 、B 、C 、D 接至逻辑开关输出插口，输出端Z 接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与其进行比较，验证所设计的逻辑电路是否符合要求。
三、实验内容1.设计两个2位二进制码比较器，试用最少的与非门实现改功能，要求A=B 时输出为1。
数电入门组合逻辑电路
加法器（Adder）*
• 上次我们自己搭了一个“半加器”，而实 际应用的都是全加器，但多位连接方式不 同：
• “串行加法器”：结构简单，延时严重；
• “超前进位加法器”：结构复杂，运算速 度快，常用的有一款74LS283。
• 组合逻辑电路概述 • 数据选择器和数据分配器* • 加法器* • 编码器和译码器 • 结识七段数码管 • 小实验：编码-译码-显示
结识七段数码管
• 数码管大家应该不陌生，它的原理也很简 单，仅仅是由七段长条形的发光二极管拼 成“8”字形，外加上小数点，可以显示数字 和个别字母。
• 二极管公共端为负极：“共阴”数码管， 输入为正逻辑；反之为“共阳”数码管， 负逻辑。
g f GNDa b a
a
b
c
f
Hale Waihona Puke bgde
c
e
d ·dp
f g
编码器（Encoder）
• 普通编码器：任何时刻只允许输入一个编 码信号，否则输出将发生混乱。
• 优先编码器：允许同时输入两个以上的编 码信号，在设计的优先编码器的时候已经 将所有的输入信号按优先顺序排了队，当 几个输入信号同时出现时，只对其中优先 权最高的一个进行编码。例：74LS148。
74LS14 8
• 验证74LS48的功能：D--A接到8个逻辑电平 开关上，输出与共阴极数码管的a--g相连。 观察不同输入时数码管的显示。另外，验证 各附加控制端的功能。
• 也可以自己想办法让数码管显示其他字符！
• 将74LS148和74LS48通过非门相连，构成编 码—译码—显示电路。其中，非门可选用 74LS00。
小实验：编码-译码-显示
• 每人拿到74148、7448、7400、数码管各 一……一会自己有好点子可以多要几 片……
数电实验-组合逻辑电路
实验六组合逻辑电路一、实验目的1、掌握组合逻辑电路的分析、设计方法与测试方法2、了解组合电路的冒险现象及其消除方法二、实验原理1、组合电路是最常见的逻辑电路，用一些门电路可以实现具有一定功能的组合逻辑电路。
2、可以用一些常用的门电路来组合成具有其它功能的门电路。
例如，根据与门的逻辑表达式==⋅Z⋅BAAB由上式可知，可以用两个与非门组合成一个与门。
采用不同的种类、不同数量的门电路还可以组合成更复杂的逻辑关系。
3、组合电路的分析是根据所给的逻辑电路，写出其输入与输出之间的逻辑函数表达式或真值表，从而确定该电路的逻辑功能。
4、组合电路的设计是根据所要求的逻辑功能，确定输入与输出之间的逻辑关系，写出逻辑函数冲，即电路存在静态0型险象。
A，存在有静态1型险象。
同理，如6-2所示电路，Z＝AA5、0-1指示器6、CC4011×3 CC4030×1 CC4071×1四、实验内容1、分析、测试用与非门CC4011 组成的半加器的逻辑功能(1)写出图6-3的逻辑表达式图6-3是由与非门组成的半加器电路图6-3由与非门组成的半加器电路（2）根据表达式列出真值表，添出表6-1中的Z1、Z2、Z3、S、C。
并画出卡诺图判断能否简化。
S= C=（3）根据6-3，在实验板上选定两个14P 插座，插好两片CC4011，并接好连线，A 、B 两输入接至逻辑开关的输出插口。
S 、C 分别接至逻辑电平显示输入插口。
按表6-2的要求进行逻辑状态的测试，并将结果填入表中，同时与上面真值表进行比较，看两者是否一致。
表6-22、分析、测试用异或门CC4030和与非门CC4011组成的半加器逻辑电路根据半加器的逻辑表达式可知，半加的和S 是A 、B 的异或，而进位C 是A 、B 的相与，故半加S i = C i =(2) 列出真值表，填入表6-3中 表（3）根据真值表画出逻辑函数S i 、C i 的卡诺图 BCSi=B iC i-1Ci=（4）按图6-5要求，选择与非门并接线，进行测试，将测试结果填入表6-4中，并与上面真值表6-3进行比较，看逻辑功能是否一致。
实验一-组合逻辑电路
东南大学电工电子实验中心实验报告课程名称：计算机结构与逻辑设计实验第一次实验实验名称：组合逻辑电路院（系）：专业：姓名：学号：实验室: 实验组别：同组人员：实验时间：2015年10月29 日评定成绩：审阅教师：一、实验目的①认识数字集成电路，能识别各种类型的数字器件和封装②掌握小规模组合逻辑和逻辑函数的工程设计方法③掌握常用中规模组合逻辑器件的功能和使用方法④学习查找器件资料，通过器件手册了解器件⑤了解面包板的基本结构、掌握面包板连接电路的基本方法和要求⑥了解实验箱的基本结构，掌握实验箱电源、逻辑开关和LED点平指示的用法⑦学习基本的数字电路的故障检查和排除方法⑧学Mulitisim逻辑化简操作和使用方法⑨学习ISE软件操作和使用方法二、实验原理1.组合逻辑电路：组合逻辑电路又称为门网络，它由若干门电路级联（无反馈）而成，其特点是（忽略门电路的延时）:电路某一时刻的输出仅由当时的输入变量取值的组合决定，而与过去的输入取值无关。
其一般手工设计的过程为：①分析其逻辑功能②列出真值表③写出逻辑表达式，并进行化简④画出电路的逻辑图2.使用的器件：1）74HC00（四2输入与非门）：芯片内部有四个二输入一输出的与非门。
2）74HC20（双4输入与非门）：芯片内部有两个四输入一输出的与非门。
注意，四输入不能有输入端悬空。
3）74HC04（六反相器）：芯片内部有六个非门，可以将输入信号反相。
当然，也可以通过2输入与非门来实现，方法是将其一个输入端信号加高电平。
4）74HC151（数据选择器）：其功能犹如一个受编码控制的单刀多掷开关，可用在数据采集系统中，选择所需的信号。
它有8个与门，各受信号A2、A1、A0的一组组合控制，再将这8个与门的输出端经一个或门输出，是一个与—或电路。
5）74HC138（3线-8线译码器）：其有三个使能端E1、E2、E3，可将地址段（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。
第3章 组合逻辑电路(数电)
第3章 组合逻辑电路
I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 1 1 1 1 1 1 1 1 1 & & & & Y3 Y2 Y1 Y0
图3.7 二-十进制编码器
第3章 组合逻辑电路 由图3.7可以写出各输出逻辑函数式为:
Y3 I 9 I 8 Y2 I 7 I 6 I 5 I 4 Y1 I 7 I 6 I 5 I 4 Y0 I 9 I 7 I 5 I 3 I1
3.1.1 组合逻辑电路的分析方法 组合逻辑电路的特点： （１） 输出、输入之间没有反馈延迟通路。 （２） 电路中不含记忆元件。 图3.1是利用74LS148编码器监控8个房间的防盗报 警编码电路 。
第3章 组合逻辑电路
低电平有效的传感器 1 2 3 4 5 6 7 8 89C51 10 11 12 13 1 2 3 4 5 I0 I1 I2 I3 I4 I5 I6 I7 S 74LS148 9 A B 7 C 6 YEX 14 P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 空 微控制器 INT 0 反相驱动器 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 74LS240 D0 D1 D2 D3 D4 D5 D6 D7 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 LED显示器 a b c d e f g dp
第3章 组合逻辑电路 例 1 分析如图3.2所示组合逻辑电路的功能。 解
（1） 写出逻辑表达式：
Y1 A B Y2 A B Y3 AB C Y A B AB C
第3章 组合逻辑电路 （2） 化简：
Y A B AB C AB ABC AB AC BC
习题答案(数电)
西安工程大学
数字电子技术基础
Q 23. 已知 D 触发器各输入端的波形如图所示，试画出 Q 、 触发器各输入端的波形如图所示， 端的波形。 端的波形。
答案： 答案：
西示为边沿 触发器构成的电路图，设触发器的初状态 如图所示为边沿D触发器构成的电路图 触发器构成的电路图， Q1Q0=00，确定 0 及Q1在时钟脉冲作用下的波形。 在时钟脉冲作用下的波形。 ，确定Q 答案： 答案： 因为 D0 = Q1
17. 试用 试用74161构成九进制计数器。（可采用异步清零法或 构成九进制计数器。（ 构成九进制计数器。（可采用异步清零法或 同步预置数法） 同步预置数法） 异步清零法 同步预置数法
答案： 答案：
西安工程大学
数字电子技术基础 17.由或非门组成的触发器和输入端信号如图所示，设触发器 由或非门组成的触发器和输入端信号如图所示， 由或非门组成的触发器和输入端信号如图所示 的初始状态为1，画出输出端Q的波形 的波形。 的初始状态为 ，画出输出端 的波形。 答案： 答案：
西安工程大学
数字电子技术基础 列状态转换表 画状态转换图和时序波形图
由状态图可以看出， 由状态图可以看出， 当输入X 当输入 ＝0时，状态变化为： 00→01→10→11→00→… 时 状态变化为： 当X＝1时，状态变化为： 00→11→10→01→00→… ＝ 时 状态变化为： 可见，该电路既具有递增计数功能，又具有递减计数功能， 可见，该电路既具有递增计数功能，又具有递减计数功能， 是一个2位二进制同步可逆计数器 位二进制同步可逆计数器。 是一个 位二进制同步可逆计数器。 西安工程大学
数字电子技术基础 令A2=E A1=F A0=G 则
′ ′ Y0′ ~ Y7′ → m0 ~ m7
电子教案数字电子技术第三章组合逻辑电路XX1
3rew
演讲完毕，谢谢听讲!
再见，see you again
2020/11/28
电子教案数字电子技术第三章组合逻 辑电路XX1
•解：（1）列出真值表：
（2）由真值表写出各输出的逻辑表达式为：
电子教案数字电子技术第三章组合逻 辑电路XX1
• 重新整理 得：
• （3）由表达式 画
• 出逻辑图：
电子教案数字电子技术第三章组合逻 辑电路XX1
• （4）增加控制使能标志GS ：
• 当按下S0～ S9
• 任意一个键 时，
• GS=1，表示 有
例4.3.1 试用8选1数据选择器74151实现逻辑函数：
解：将逻辑函数转换成 最小项表达式：
=m3+m5+m6+m7 画出连线图。
电子教案数字子技术第三章组合逻 辑电路XX1
（2）当逻辑函数的变量个数大于数据选择器的地址输入变 量个数时。 例4.3.2 试用4选1数据选择器实现逻辑函数： 解：将A、B接到地址输入端，C加到适当的数据输入端。 作出逻辑函数L的真值表，根据真值表画出连线图。
按内部连接方式不同，七段数字显示器分为共阴极和共阳极两 种。
2．七段显示译码器7448 七段显示译码器7448是一种 与共阴极数字显示器配合 使用的集成译码器。
电子教案数字电子技术第三章组合逻 辑电路XX1
电子教案数字电子技术第三章组合逻 辑电路XX1
•7448的逻辑功能： （1）正常译码显示。LT=1，BI/RBO=1时，对输入为十
如果想用与非门组成半加器，则将上式用代数法变换 成与非形式：
由此画出用与非门组成的半加器。
电子教案数字电子技术第三章组合逻 辑电路XX1
数字电子技术基础组合逻辑电路ppt课件
通常数据分配器有一根输入线，n根地址控制线，2n根数据输出线，因此根据输出线的个数也称为2n路数据分配器
用74LS138译码器实现的数据分配器
译码器的三个输入端A2 、A1 、A0作为选择通道用的地址信号输入，八个输出端作为数据输出通道，三个控制端接法如下：
74HC4511引脚图
74HC4511是常用的CMOS七段显示译码器， A3、A2、 A1、A0为输入端，输入8421BCD码，a～g为七段输出，输出高电平有效，可用来驱动共阴极LED数码管。
为测试输入端，低电平有效，当
时a～g输出全为1，用于检查译码器和LED
数码管是否能正常工作。
数据时，可强制将不需要显示的位消去。如四位数码管，某时刻只需显示最低的两位数据，则可以让最高两位数据的
例2
用74LS138实现逻辑函数
。
解：
将函数表达式写成最小项之和
将输入变量A、B、C分别接入输入端，注意高位和低位的接法，使能端接有效电平，由于74LS138输出为反码输出，需要再将F变换一下：
逻辑电路图
注意：使用中规模集成译码器实现逻辑函数时，译码器的输入端个数要和逻辑函数变量的个数相同，并且需要将逻辑函数化成最小项表达式。
3.2.2 组合逻辑电路的设计方法
根据给定的逻辑功能要求，设计出能实现这 个功能要求的逻辑电路。
实现的电路要最简，即所用器件品种最少、数量最少、连线最少。
要求：
（1）根据设计要求确定输入输出变量并逻辑赋 写出真值表。
（2）由真值表写出逻辑函数表达式并化简或转换。
（3）选用合适的器件画出逻辑图。
2．二-十进制译码器
常用的有8421BCD码集成译码器74HC42，
数电实验_组合逻辑电路
实验报告课程名称：__________数电实验____________指导老师：____ _____成绩：__________________实验名称：________组合逻辑电路设计______实验类型：________________同组学生姓名：__________ 一、实验目的和要求（必填） 二、实验内容和原理（必填） 三、主要仪器设备（必填） 四、操作方法和实验步骤 五、实验数据记录和处理 六、实验结果与分析（必填） 七、讨论、心得 一、实验目的和要求1. 加深理解典型组合逻辑电路的工作原理2. 熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。
3. 掌握组合集成电路元件的功能检查方法。
4. 掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。
二、实验内容和原理1.组合逻辑电路的设计方法分析设计要求，确定实现该逻辑功能的输入变量和输出变量； 根据逻辑功能，列出真值表；采用卡诺图进行化简，求出逻辑函数表达式；若指定逻辑门电路，还需将输出逻辑表达式转换为逻辑门能实现的形式； 用Multisim 软件的组合电路进行仿真，验证其功能。
2. 实验电路框图全加器 全加器实现1位二进制数相加，输入为被加数Ai 、加数Bi 和来自相邻低位的进位C(i-1)，输出为和Si 与向高位的进位Ci ，框图及函数表达式如下：专业：____ ______ 姓名：____ _____学号：_____ 日期：_____ 地点：____ ___奇偶位判断电路奇偶校检电路用来判断一组代码中1的位数是奇数还是偶数，框图及函数表达式如下：3.电路设计过程全加器：对于全加器，Si即为A、B、C的异或，可认为是先A与B异或，在与C异或。
而异或操作无法直接用上述2个逻辑门完成，所以想到异或也是同或的非，而同或就是先“与”再“或”，最后“非”的形式，其中A’B’可直接接入，A’B’则可通过先经过与非门变成自身的非，因为自身与自身的与非就是自身的非。
《数字电子技术》第3章 组合逻辑电路
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
数电组合逻辑电路
L2 I0I1I2
4、 根据输出逻辑表达式画出逻辑图。
L0 I0
L1 I0I1
I0
1
I1
1 I2
&1 &1
L2 I0I1I2
L
0
L1
&1 L
2
例2 试设计一个码转换电路，将4位格雷码转换为自然二进 制码。可以采用任何逻辑门电路来实现。
解：(1) 明确逻辑功能，列出真值表。 设输入变量为G3、G2、G1、G0为格雷码， 输出变量B3、B2、B1和B0为自然二进制码。 当输入格雷码按照从0到15递增排序时， 可列出逻辑电路真值表
序 关于组合逻辑电路
组合逻辑电路的一般框图
A1 A2
Lm
Li = f (A1, A2 , …, An ) (i=1, 2, …, m)
结构特征: 1、输出、输入之间没有反馈延迟通路， 2、不含记忆单元
组合逻辑电路工作特点: 在任何时刻，电路的输出状态只取决于同一时刻的输入状 态而与电路原来的状态无关。
例1 某火车站有特快、直快和慢车三种类型的客运列车进出， 试用两输入与非门和反相器设计一个指示列车等待进站的逻 辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。 列车的优先级别依次为特快、直快和慢车，要求当特快列车 请求进站时，无论其它两种列车是否请求进站，一号灯亮。 当特快没有请求，直快请求进站时，无论慢车是否请求，二 号灯亮。当特快和直快均没有请求，而慢车有请求时，三号 灯亮。
C 解：1.根据逻辑图写出输出的逻辑表达式
=1 L
LZC (AB)C
A B C ZAB L(A B C)
000
0
0
A B C
001
0
数电组合逻辑电路门电路设计
数电组合逻辑电路门电路设计
数电组合逻辑电路的设计包括确定逻辑功能和选择适当的门电路进行实现。
首先，确定所需的逻辑功能。
这可能是一个布尔代数的表达式，如与、或、非等。
例如，如果需要实现一个逻辑与门，可以使用以下布尔代数表达式：Y = A * B。
然后，选择适当的门电路进行实现。
常见的门电路有与门、或门、非门等。
与门用于实现逻辑与功能，或门用于实现逻辑或功能，非门用于实现逻辑非功能。
对于上面的例子，可以选择一个与门电路进行实现。
与门电路有两个输入端和一个输出端。
根据布尔表达式，将输入A和
B连接到与门的两个输入端，将输出Y连接到与门的输出端。
最后，根据具体的设计需求，选择合适的门电路芯片进行设计。
常见的门电路芯片有与门芯片、或门芯片、非门芯片等。
可以根据需要的输入输出端口数目和电压要求选择合适的芯片。
综上所述，数电组合逻辑电路门电路设计包括确定逻辑功能、选择适当的门电路和门电路芯片进行实现。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4.3 若干常用的组合逻辑电路
其逻辑电路如图所示
Y2 I4 I5 I6 I7 Y1 I2 I3 I6 I7 Y0 I1 I3 I5 I7
4.3 若干常用的组合 逻辑电路
二 、优先编码器
普通编码器每次只能输入一 个信号。而优先编码器 可以同时输入几个信号 ，但在设计时已经将各 输入信号的优先顺序排 好。当几个信号同时输 入时，优先权最高的信 号优先编码。
4.2 组合逻辑电路的分析方法和设计方法
三、 选定器件的类型
根据对电路的具体要求和实际器件的资源情况而定。
四、将逻辑函数化简或变换成适当地形式
如与非－与非式，或非－或非式等。
五、根据化简或变换后的逻辑函数式，画出逻辑电路的连接图。
六、工艺设计
逻辑 问题
逻辑 真值表
逻辑 函数式
用门电路 (SSI)
将函数 式化简
c、选定器件类型为小规模集成门电路； d、化简逻辑函数式
e、画出逻辑电路图
4.3 若干常用的组合逻辑电路
4.3.1 编码器
编码：为了区分一系列不同的事ห้องสมุดไป่ตู้，将其中的每个事物用 二值代 码表示。
编码器：由于在二值逻辑电路中，信号是以高低电平给出 的，故编码器就是把输入的每一个高低电平信号变成 一个对应的二进制代码。
I5
I
' 4
I
' 3
I
2
I
' 4
I5'
)
S
]'
Y0'
[(I7
I6' I5
I
3
I
' 4
I
' 6
I1
I
2
I
' 4
I 6'
)
S
]'
其中S为选通输入端，当S＝0时，S ＝1时所有输出端均被锁定在高电平， 即 I 7～ I 0＝11。当S＝1时，S ＝0，编码器正常工作。
4.3 若干常用的组合逻辑电路
选定器
件类型
将函数
用MSI组合 式变换
电路或PLD
逻辑 电路图
逻辑 电路图
4.2 组合逻辑电路的分析方法和设计方法
例4.2.2 设计一个监视交通信号灯工作状态的逻辑电路
解：a、逻辑抽象 输入输出定义、逻辑表示等
4.2 组合逻辑电路的分析方法和设计方法
b、写出逻辑函数式
4.2 组合逻辑电路的分析方法和设计方法
4.1 概述
1.组合逻辑电路的特点
A
任意时刻的输出仅仅取决于
Y1
该时的输入，与电路原
来的状态无关。
B
例如对于右图所示电路:
Y2
表4.1
A B Y1 Y2
00 0 0 01 0 1 10 0 1 11 1 0
组合逻辑电路
图3.2.5YY二12 极AABB管或AB门 电路
此电路为半加器。
4.2 组合逻辑电路的分 析方法和设计方法
例4.2.1 试分析右图 所示逻辑电路的逻辑功能， 指出该电路用途。 解：a.由图列写逻辑表达 式并化简：
b.列写真值表； c.由真值表可以看出：本逻辑电路可以用来判断输入的二
进制数的数值范围。
4.2 组合逻辑电路的分析方法和设计方法
4.2.2 组合逻辑电路的设计方法
以8线－3线优先编码器 74HC148为例，其内 部电路如右图所示。
4.3 若干常用的组合逻辑电路
由图可知，如果不考虑输出扩展端，8线-3线优先编码器 （设I7优先权最高，…，I0优先权最低）其输出端的 逻辑式为
Y2' [(I7 I6 I5 I4 )S]'
Y1'
[(I7
I6
电路的基本组成单元是逻辑门电路，不含记忆元件。
4.2 组合逻辑电路的分析方法和设计方法
4.2.1 组合逻辑电路的分析方法 所谓分析一个给定的逻辑电路，就是要通过分
析找出电路的逻辑功能。 分析的步骤为：
由所给电路写出输出端的逻辑式； 将所得的逻辑式进行化简； 必要时可由化简后的逻辑式写出输出输入的真值表； 分析电路的逻辑功能，即是做什么用的。
y1 组合逻辑电路 y2
an
ym
组合逻辑电路的框图
其输出输入的逻辑关系可表述为:
y1 f1(a1、a2 、an ) y2 f2 (a1、a2 、an ) ym fm (a1、a2 、an )
Y F( A)
在电路结构上信号的流向是单向性的，没有从输出端 到输入端的反馈；
输入
输出
S I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 YS YEX
1 ×××××××× 1 1 1 1 1
01111111111101
0 ××××××× 0 0 0 0 1 0
0 ×××××× 0 1 0 0 1 1 0
0 ×××× ×0 1 1 0 1 0 1 0
YS'
(
I
' 7
I6'
I
' 5
I
' 4
I3'
I
' 2
I1' I
' 0
S
)'
YE' X
[(I7'
I
' 6
I5'
I
' 4
I3'
I
' 2
I1'
I0'
S
)'
S]'
[(I7 I6 I5 I4 I3 I2 I1 I0 )S]'
4.3 若干常用的组合逻辑电路
74HC148的真值表如下表
4.1 概述
2. 逻辑功能的描述
逻辑功能的描述可以用逻辑函数、逻辑图及真值表来实现 。由于逻辑图不够直观，一般需要将其转换成逻辑函 数或真值表的形式。
对于任何一个多输入、多输出的组合逻辑电路来讲，都可 以用下面所示框图来表示。
aa21
y1
组合逻辑电路
y2
an
ym
组合逻辑电路的框图
4.1 概述
aa21
课程回顾与小结
3.1 概述 定义、二值逻辑与表示、特点与分类 3.2 半导体二极管门电路 原理 3.3 CMOS门电路 原理与典型电路分析 3.5 TTL门电路 原理与典型电路分析
习题讲解：P154-3.13
第四章 组合逻辑电路
内容提要： 本章重点介绍组合逻辑电路的特点、分析与
设计。在此基础上，介绍常用的集成组合逻辑电 路,包括如编码器、译码器、数据选择器等，了解 其电路的逻辑功能、输出输入的逻辑关系、利用它 们实现逻辑功能。最后介绍组合逻辑电路上存在地 竞争－冒险现象，产生的原因及消除的方法。
本章主要内容
4.1 概述 4.2 组合逻辑电路的分析和设计 4.3 若干常用的组合逻辑电路 4.4 组合逻辑电路中的竞争－冒险现象
X X X X1 0 0 0 1 0 0
XXX10 0 0 0 0 1 1
XX1 00 0 0 0 0 1 0
X1 0 00 0 0 0 0 0 1
1 0 0 00 0 0 0 0 0 0
4.3 若干常用的组合逻辑电路
为了扩展电路的功能74HC148中附加 了选通输出端Y S和扩展端Y EX，和使用的 灵活性，在8线－3线优先编码器且由图 4.3.3可知
0 ×××× 0 1 1 1 0 1 1 1 0
0 ××× 0 1 1 1 1 1 0 0 1 0
0 ×× 0 1 1 1 1 1 1 0 1 1 0
0×0 1 1 1 1 1 1 1 1 0 1 0
0 0 1 1 1 1 1 1 1 1 11 10
YS YEX
状态
1 1 不工作
0 1 工作，但 无输入
组合逻辑电路的设计就是根据给出的实际逻辑问题， 求出实现这一逻辑功能的最简单逻辑电路。
组合逻辑电路的设计步骤: 一、 进行逻辑抽象 1.分析事件的逻辑因果关系，确定输入变量和输出变量； 2.定义逻辑状态的含义，即逻辑状态的赋值； 3.根据给定的逻辑因果关系列出逻辑真值表。 二 、写出逻辑函数式 由得到的真值表写出输出变量的逻辑函数式。
1 0 工作，且 有输入
0 0 不可能出 现
预习
4.3.2译码器
译码器就是将每个输入的二进制代码译成对应的输出高、 低电平信号，和编码器逆过程。常用的译码器分为二 进制译码器、二－十进制译码器和显示译码器。
4.3.3 数据选择器
数据选择其就是在数字信号的传输过程中，从一组数据中 选出某一个来送到输出端，也叫多路开关
00010000011
00001000100
00000100101
00000010110
00000001111
特点：任何时刻只允许输入一个编码信号。
无关项。
I0
8
I1
线
Y2
I2
I3
3
线
Y1
I4
编
I5
码
器
I6
Y0
I7
图4.3.1 位二进制编码器的框图
Y2 I4 I5 I6 I7 Y1 I2 I3 I6 I7 Y0 I1 I3 I5 I7
习题
4.3、4.5、4.6、4.7
编码器分为普通编码器和优先权编码器。根据进制可分为 二进制编码器和二－十进制编码器
4.3 若干常用的组合逻
I0 I1
辑电路
I2