QuartusII简明教程(完整版)
Quartus II 6.0 简明教程
Quartus 简明教程以设计一个简单的LED7段译码器为例介绍使用Quartus设计的全过程。
Step1 ：打开quartus，显示窗口如图1所示：ProjectNavigatorMessage Widow图1 quarts启动后的显示界面Step2: 新建工程：Quartus设计都是以工程为单位的，也就是说每一个设计必须包含在某一个工程中。
（1）点击File菜单”New Project Wizard…”菜单项（图2），启动项目向导(图3)。
图2 New Project 选项图3 项目向导第一个窗口在图3中点击Next，出现图4所示的窗口，要求设置项目路径、顶层设计文件的名称。
设计中最好保持project 的名字和顶层文件名相一致，这里我们在project name（第二个编辑框）中输入需要设计的bin27seg（图5）。
点击Next，出现图6所示窗口，在这里可以添加我们已经设计好的文件。
假设我们现在还没有.vhd设计文件，掠过此步，直接点击Next。
项目路径项目名称顶层设计实体名图4 项目基本信息设置图5 项目名称填写图6 添加已有文件图7 第三方eda工具选择Array注意题目图8图9图10图11图12图13 图14图15在bin27seg.vhd 文件中输入代码(代码附后)图16图18图19Bin27seg的rtl级电路图20图21图22 编译全过程图23图设计的另一部分就是验证自己的设计功能是否正确。
这里我们采用激励的方式，给定输入波形，观察输出是否正确。
（注这步也非必须，如果对自己的设计有充足的信心：）不过建议大家稍微大些的设计一定要做仿真）选择File 菜单->new…，在other files 表签页，选择vector waveform file （波形文件），点OK ，如图25所示，将其保存，如图26,注意文件名和要仿真的实体名保持一致波形文件图25图26图27现在要作的是把设计中的输入和输出管脚引进波形文件。
QuartusII软件操作教程
时单击next按钮，进入到最后的汇总窗口，单击finish返回
主界面。
Quartus II 软件操作
2. 使用电路图绘制工具产生设计输入
常用的设计输入方法包括使用电路图绘制工具 和使用VHDL代码。这里先说明使用电路图绘制工 具的输入方法。该工具称为模块编辑器(Block Editor)。
示例:对于逻辑函数
Quartus II 软件操作
第三步 对设计的电路进行仿真 Quartus II包含仿真工具，它 们用于仿真已设计电路的行为功能。 在电路仿真之前，必须先创建输入 波形文件。 1） 使用波形编辑器。 选择File/New命令，在弹出的对 话框中选择Vector Waveform File 选项，单击OK按钮。将文件 命名为example_schematic.vwf并保 存。
Quartus II 软件操作
一. 简介 Altera公司的Quartus II软件提供了可编程片上 系统（SOPC）设计的一个综合开发环境，是进 行SOPC设计的基础，Quartus II集成环境包括 1．系统级设计 2．嵌入式软件开发 3．可编程逻辑器件（PLD）设计 4．综合 5．布局和布线 6．验证和仿真
Quartus II 软件操作
使用Waveform Editing(波形编辑)工具，该工具位于竖 直工具栏内,其形状类似于分别指向左侧和右侧的箭头,也可 以改变输入波形。选择该工具的时候，如果原始波形对应的 值等于0，那么拖过后波形对应的值变为1，如果原始波形对 应的值等于1，那么拖过后波形对应的值变为0。
画出相应的电路图。
f x1 x2 x2 x3
Quartus II 软件操作
第一步 画电路图 在Quartus II 界面中，选择File/new命令，在弹出的窗 口中，选择Design Files中的Block Diagram/Schematic File选项并单击ok按钮。此操作打开了模块编辑器窗口。在 该窗口中画出电路图，可以产生设计中需要的模块图文件。 1）导入逻辑门符号。 双击模块编辑器的空白区域，或者选择Edit/insert symbol,或者在工具栏中单击与门符号，在左面的libraries 方框内，列出了Quartus II 提供的若干库。单击 c:\quartus\libraries旁边的“+”号，然后单击primitives 旁边的“+”号，最后单击logic旁边的“+”号，选中and2， 放置到模块编辑器窗口。用同样的方法再放置一个两输入与 门，一个非门，一个两输入或门。
Quartus_II使用教程-完整实例
Quartus 【1 】Ⅱ入门教程（一个Verilog 程序的编译和功效仿真）Quartus Ⅱ是Altera 公司推出的专业EDA 对象,支撑道理图输入.硬件描写说话的输入等多种输入方法.硬件描写说话的输入方法是应用相似高等程序的设计办法来设计出数字体系.接下来我们对这种智能的EDA 对象进行初步的进修.使大家今后的数字体系设计加倍轻易上手.第一步：打开软件●快捷对象栏：供给设置（setting ）,编译（compile ）等快捷方法,便应用户应用,用户也可以在菜单栏的下拉菜单找到响应的选项.● 菜单栏：软件所有功效的掌握选项都可以在其下拉菜单中找到.●信息栏：编译或者分解全部进程的具体信息显示窗口,包含编译经由过程信息和报错信息.第二步：新建工程（file>new Project Wizard ）快捷对象栏信息栏菜单栏所建工程的保管路径工作区资本治理窗口义务治理窗口1工程名称：2添加已有文件（没有已有文件的直接跳过next ）工程名称顶层模块名（芯片级设计为实体名）,请求与工程名称雷同假如有已经消失的文件就在该进程中添加,软件将直接将用户所添加的文件添加到工程中.3选择芯片型号（我们选择MAX3000A 系列下的EPM3256AQC208-10芯片） (注：假如不下载到开辟板长进行测试,这一步可以不必设置)4选择仿真,分解对象（第一次试验全体应用quartus 做,三项都选None,然后next ）所选的芯片的系列型号快速搜刮所需的芯片选择芯片5工程树立完成（点finish）选择第三方分解对象,假如应用Quartus内部分解对象则选择none选择第三方仿真对象,假如应用Quartus内部仿真对象则选择none选择时序剖析仪工程树立完成,该窗口显示所树立工程所有的芯片,其他第三方EDA对象选择情形,以及模块名等等信息.第三步：添加文件（file>new>VHDL file）,新建完成之后要先保管.我们选择Verilog HDL File设计文件格局既选择Verilog文本输入情势第四步：编写程序以实现一个与门和或门为例,Verilog描写源文件如下：module test(a,b,out1,out2);input a,b;Output out1,out2;assignout1=a&b;assign out2=a | b;endmodule然后保管源文件;第五步：检讨语法（点击对象栏的这个按钮（start Analysis & synthesis））点击肯定完成语法检讨第六步：（锁定引脚,点击对象栏的（pin planner））(注：假如不下载到开辟板长进行测试,引脚可以不必分派)该窗口显示了语法检讨后的具体信息,包含所应用的io口资本的若干等内容,响应的英文名大家可以本身查阅语法检讨成功,没有error级别以上的错误各个端口的输入输出顶层某块的输入输出口与物理的芯片端口想对应双击location 为您的输入输出设置装备摆设引脚.第七步：整体编译（对象栏的按钮（start Complilation））该窗口给出分解子女码的资本应用情形既芯片型号等等信息.选择为应用端口选项卡第八步：功效仿真（直接应用quratus进行功效仿真）1将仿真类型设置为功效仿真（Assignments>setting>Simulator Settings>下拉>Function）2树立一个波形文件：（new>Vector Waveform File）Functional暗示功效仿真,既不包含时序信息,timinng暗示时序仿真.参加线及存放器的延时信息然后导入引脚（双击Name 下面空白区域>Node Finder>list>点击）：添加波形文件作为旌旗灯号输出文件,以便不雅察旌旗灯号的输出情形双击弹出右边的对话框点击如下图添加旌旗灯号点击产生端口列表接下来设置鼓励旌旗灯号（单击>选择>Timing>Multipliedby 1）设置仿真的开端及停止时光设置输入旌旗灯号我们自界说的输入旌旗灯号设置b旌旗灯号源的时刻类同设置a旌旗灯号源,最后一步改为Multiplied by2然后要师长教师成仿真须要的网表（对象栏processing>Generate FunctionalSimulation Netlist）接下来开端仿真（仿真前要将波形文件保管,点击对象栏开端仿真）：由a,b 两个旌旗灯号经由我们设计的模块产生的成不雅察波形,刚好相符我们的逻辑.功效仿真经由过程.第九步：下载（点击（Programmer）,再点击Hardware Setup设置装备摆设下载电缆,单击弹出窗口的“Add Hardware”按钮,选择并口下载ByteBlasterMV or ByteBlasterMVⅡ,单击“Close”按钮完成设置.CPLD器件生成的下载文件后缀名为.pof,点击下图所示方框,选中下载文件,然后直接点击start按钮开端下载）完！下载是该选项必须打勾下载进度条点击该按钮开端下载。
QuartusII简明教程(完整版)
目录 :Quartus II 的使用 (1)1 工程建立 (1)2 原理图的输入 (4)3 文本编辑（verilog） (14)4 波形仿真 (16)Quartus II 的使用在这里，首先用最简单的实例向读者展示使用Quartus II软件的全过程。
进入WINDOWS XP后，双击Quartus II图标，屏幕如图1.1所示。
图 1.1 Quartus II 管理器1.1 工程建立使用 New Project Wizard，可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。
还可以指定要在工程中使用的设计文件、其它源文件、用户库和 EDA 工具，以及目标器件系列和器件（也可以让Quartus II 软件自动选择器件）。
建立工程的步骤如下：（1） 选择File菜单下New Project Wizard ，如图1.2所示。
图 1.2 建立项目的屏幕（2） 输入工作目录和项目名称，如图1.3所示。
可以直接选择Finish，以下的设置过程可以在设计过程中完成。
图 1.3 项目目录和名称（3） 加入已有的设计文件到项目，可以直接选择Next，设计文件可以在设计过程中加入，如图1.4所示。
图 1.4 加入设计文件（4） 选择设计器件，如图1.5所示。
图 1.5 选择器件（5） 选择第三方EDA综合、仿真和时序分析工具，如图1.6所示。
图 1.6 选择EDA 工具（6） 建立项目完成，显示项目概要，如图1.7所示。
图 1.7 项目概要1.2 原理图的输入原理图输入的操作步骤如下：（1） 选择File 菜单下New ，新建图表/原理图文件，如图1.8 所示。
图 1.8 新建原理图文件（2） 在图1.9的空白处双击，屏幕如图1.10所示：（3） 在图1.10的Symbol Name 输入编辑框中键入dff后，单击ok按钮。
此时可看到光标上粘着被选的符号，将其移到合适的位置（参考图 1.11）单击鼠标左键，使其固定；（4） 重复（2）、（3）步骤，给图中放一个input、not、output 符号，如图1.11所示；在图1.11中，将光标移到右侧input 右侧待连线处单击鼠标左键后，再移动到D触发器的左侧单击鼠标左键，即可看到在input和D触发器之间有一条线生成；图1.9 空白的图形编辑器图1.10 选择元件符号的屏幕图1.11 放置所有元件符号的屏幕（5） 重复（4）的方法将DFF和output连起来，完成所有的连线电路如图1.12所示；（6） 在图1.12中，双击input_name使其衬低变黑后，再键入clk，及命名该输入信号为clk，用相同的方法将输出信号定义成Q；如图1.13所示。
QUARTUSII操作
：为选定的信号赋予高电平；
：为选定的信号不进行赋值；
：为选定的信号赋原值的相反值；
：专门设置时钟信号；
：把选定的信号用一个时钟信号或是周期性信号来 代替； ：为总线信号赋值； ：为选定的信号随机赋值；
保存好文件, 默认文件名
单击“assignments”菜单下的“settings”令，在弹 出的“settings”对话框中进行设置。如上图，单击左侧 标题栏中的“simulator settings”选项后，在右侧的 “simulator mode”下拉菜单中 选择“functional”选 项即可，单击“ok” 按钮后完成设置。
在上页的界面中，你可以添加已经写好的程 序模块，实现模块共享，如果需要添加直接点 击“Add”按 选择 芯片 钮就可以 了，如果不 需要直接点 击 “next”， 出现这个 界面：
点击进入下 一界面
点击完成
选择VHDL FILE
点击进 入编辑 界面
输入文 本文件
保存文件,注意保存 的文件名要和文本 的实体名一致
启动编译
编译成功
建立仿真文件
设置仿真时间区域，并进行波 形文件存盘（选择File中的Save as）
设置仿真结束时间为100US
设置仿真 结束时间
在空白处双击 鼠标左键
选 择”NODE FINDER”
点击”LIST”
选择需要 的信号
接下来分别对各输入端口进行设置，完成之 后，单击保存文件按钮进行保存。
：在波形文件中添加注释； ：修改信号的波形值，设定选定区域的波形； ：放大，缩小波形； ：全屏显示波形文件；
：在波形文件信号栏中查找信号名，可以快 捷地找到待观察信号； ：将信号栏中的名称用另一个名称代替； ：为选定的信号赋予未初始化状态； ：为选定的信号赋予不定状态；
quartusii教程
Q u a r t u s I I教程本页仅作为文档封面，使用时可以删除This document is for reference only-rar21year.March第3章 Altera Quartus II软件开发向导基于Altera Quartus II软件的设计方法有模块编辑法、文本编辑法、宏模块编辑法和包含前三种方法的混合编辑法。
宏模块设计法放在第6章讲述，本章通过实例简单介绍使用Quartus II软件的模块原理图编辑法、文本编辑法和包含前两种方法的混合编辑法。
模块编辑及设计流程Quartus II软件的模块编辑器以原理图的形式和图标模块的形式来编辑输入文件。
每个模块文件包含设计中代表逻辑的框图和符号。
模块编辑器可以将框图、原理图或符号集中起来，用信号线、总线或管道连接起来形成设计，并在此基础上生成模块符号文件（.bdf）、AHDL Include文件（.inc）和HDL文件。
3.1.1 原理图输入文件的建立在这里我们设计非常简单一个二输入的或门电路。
它只包含一个或门、两个输入引脚和一个输出引脚。
首先创建一个原理图形式的输入文件。
步骤如下：（1）打开模块编辑器单击【File】|【New】，弹出新建文件对话框，如图所示。
图新建文件对话框选择文件类型【Block Diagram/Schematic File】，打开模块编辑器，如图所示。
使用该编辑器可以编辑图标模块，也可以编辑原理图。
图模块编辑器Quartus II提供了大量的常用的基本单元和宏功能模块，在模块编辑器中可以直接调用它们。
在模块编辑器要插入元件的地方单击鼠标左键，会出现小黑点，称为插入点。
然后鼠标左键，弹出【Symbol 】对话框，如图所示。
或者在工具栏中单击图标，也可打开该对话框。
图 Symbol对话框在Symbol对话框左边的元件库【Libraries】中包含了Quartus II提供的元件。
它们存放在\altera\quartus60\libraries\的子目录下，分为primitives、others、megafunctions三个大类。
Quartus II使用指南(非常详细)
图 22
Quartus II 的 FPGA 设计手册--------王兴权（030320122）2007 年 4 月 桂林电子科技大学计算机与控制学院(自动化专业)-------- 用喜悦振奋精神，用成绩增添信心！
第7页
安装向导。在 Choose Destination Location 对话框上，点击 Next 按钮，安装到 默认路径；
第5页
图 17 14、在 Custom Iformation 对话框上输入客户信息，User Name：欣欣工作室， Company Name：/，点击 Next 按钮，进入下一步；
图 18 15、在 Choose Destination Location 对话框上，输入安装路径，也可以使用默认 路径，点击直 Next 按钮，进入下一步；
页 第12 12页
图 48:Edit 菜单
图 29
图 32
Quartus II 的 FPGA 设计手册王兴权（030320122）2007 年 4 月 桂林电子科技大学计算机与控制学院(自动化专业)-------- 用喜悦振奋精神，用成绩增添信心！
第9页
图 33 图 35：将你改好的 Licenst.dat 文 件 导入 进 来 哦 ！ ！ ！
图 30
图 27 2、把 sys_cpt.dll 复制到你所安装的目录中，我的目录是 D:\QuartusII 5_0\bin\ 下覆盖同名文件；
图 31 4. 启动 QuartusII 6.0，遇到如下对话框时选择 Specify valid license file 选 项，点击 OK 按钮；
图 28
图8 8、在 Setup Type 对话框上选中 Complete 选项（表示完全安装） ，点击 Next 按 钮，进入下一步；
QuartusII教学教程(完全版)
Quartus II 的使用 (1)1 工程建立 (1)2 原理图的输入 (5)3 文本编辑（verilog） (15)4 波形仿真 (18)Quartus II 的使用在这里，首先用最简单的实例向读者展示使用Quartus II软件的全过程。
进入WINDOWS XP后，双击Quartus II图标，屏幕如图1.1所示。
图1.1 Quartus II 管理器1.1 工程建立使用New Project Wizard，可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。
还可以指定要在工程中使用的设计文件、其它源文件、用户库和EDA 工具，以及目标器件系列和器件（也可以让Quartus II 软件自动选择器件）。
建立工程的步骤如下：（1）选择File菜单下New Project Wizard ，如图1.2所示。
图1.2 建立项目的屏幕（2）输入工作目录和项目名称，如图1.3所示。
可以直接选择Finish，以下的设置过程可以在设计过程中完成。
图1.3 项目目录和名称（3）加入已有的设计文件到项目，可以直接选择Next，设计文件可以在设计过程中加入，如图1.4所示。
图1.4 加入设计文件（4）选择设计器件，如图1.5所示。
图1.5 选择器件（5）选择第三方EDA综合、仿真和时序分析工具，如图1.6所示。
图1.6 选择EDA 工具（6）建立项目完成，显示项目概要，如图1.7所示。
图1.7 项目概要1.2 原理图的输入原理图输入的操作步骤如下：（1）选择File 菜单下New ，新建图表/原理图文件，如图1.8 所示。
图1.8 新建原理图文件（2）在图1.9的空白处双击，屏幕如图1.10所示：（3）在图1.10的Symbol Name 输入编辑框中键入dff后，单击ok按钮。
此时可看到光标上粘着被选的符号，将其移到合适的位置（参考图1.11）单击鼠标左键，使其固定；（4）重复（2）、（3）步骤，给图中放一个input、not、output 符号，如图1.11所示；在图1.11中，将光标移到右侧input右侧待连线处单击鼠标左键后，再移动到D触发器的左侧单击鼠标左键，即可看到在input和D触发器之间有一条线生成；图1.9 空白的图形编辑器图1.10 选择元件符号的屏幕图1.11 放置所有元件符号的屏幕（5）重复（4）的方法将DFF和output连起来，完成所有的连线电路如图1.12所示；（6）在图1.12中，双击input_name使其衬低变黑后，再键入clk，及命名该输入信号为clk，用相同的方法将输出信号定义成Q；如图1.13所示。
Quartus-II使用教程-完整实例2(精编文档).doc
【最新整理，下载后即可编辑】Quartus Ⅱ入门教程（一个Verilog 程序的编译和功能仿真）Quartus Ⅱ 是Altera 公司推出的专业EDA 工具，支持原理图输入、硬件描述语言的输入等多种输入方式。
硬件描述语言的输入方式是利用类似高级程序的设计方法来设计出数字系统。
接下来我们对这种智能的EDA 工具进行初步的学习。
使大家以后的数字系统设计更加容易上手。
第一步：打开软件● 快捷工具栏：提供设置（setting ），编译（compile ）等快捷方式，方便用户使用，用户也可以在菜单栏的下拉菜单找到相应的选项。
● 菜单栏：软件所有功能的控制选项都可以在其下拉菜单中找到。
● 信息栏：编译或者综合整个过程的详细信息显示窗口，包括编译通过信息和报错信息。
快捷工具栏菜单栏工作区资源管理窗口任务管理窗口第二步：新建工程（file>new Project Wizard ）1 工程名称：2添加已有文件（没有已有文件的直接跳过next ）所建工程的保存路径 工程名称顶层模块名（芯片级设计为实体名），要求与工程名称相同如果有已经存在的文件就在该过程中添加，软件将直接将用户所添加的文件添加到工程中。
3 选择芯片型号（我们选择cylone II系列下的EP2C70F896C6芯片）(注：如果不下载到开发板上进行测试，这一步可以不用设置)所选的芯片的系列型号快速搜索所需的芯片选择芯片4 选择仿真，综合工具（第一次实验全部利用quartus做，三项都选None，然后next）5 工程建立完成（点finish）选择第三方综合工具，如果使用Quartus内部综合工具则选择none选择第三方仿真工具，如果使用Quartus内部仿真工具则选择none选择时序分析仪工程建立完成，该窗口显示所建立工程所有的芯片，其他第三方EDA工具选择情况，以及模块名等等信息。
第三步：添加文件（file>new> VHDL file），新建完成之后要先保存。
QuartusII操作简略入门
5. 将设计项目设置成工程和时序仿真
f_adder.bdf工程设置窗
5
5. 将设计项目设置成工程和时序仿真
加入本工程所有文件
6
5. 将设计项目设置成工程和时序仿真
全加器工程f_adder的仿真波形
7
步骤6：引脚锁定
8
4.4 设计实例
第5步：给输入、输出引脚分配引脚号码，编程下载
（1）对顶层图形文件counter_7seg.bdf 进行引脚锁定；
键2则对应 10K10的第 6脚，可输 入ain，依 次 类推。
13
根据电路结构模式NO.5 查上表，EPF10K10器件对应：
加数 ain : PIO1 -> 键2 \D10对应引脚 -> 6 被加数 binB : PIO0 -> 键1 \D9对应引脚 -> 5
和 sum : PIO8 -> D1对应引脚 -> 17 低位进位 cin : PIO2 -> 键3 \D11对应引脚 -> 7 高位溢出位 cout : PIO9 -> D2 对应引脚 -> 18
键1定义 为：bin
11
显示cout 这里插上的是 10K10目标板
显示电路 模式NO.5
显示sum
按此键选择 电路模式
输入cin
输入ain 输入bin12
对于10K10器件 选此列
对于电路 模式5，键 1对应于 10K10的第 5脚，可输 入bin
19
引脚锁定（实验1）
模式：NO.1
加数a[7..0] : 键4，键3 : PIO15 ~ PIO8 (25,24,23,22,21,19,18,17) ——显示于数码管4，3
QuartusII中文完整教程
Quartus II 的使用 (2)1 工程建立 (2)2 原理图的输入 (5)3 文本编辑（verilog） (15)4 波形仿真 (16)Quartus II 的使用在这里，首先用最简单的实例向读者展示使用Quartus II软件的全过程。
进入WINDOWS XP后，双击Quartus II图标，屏幕如图1.1所示。
图 1.1 Quartus II 管理器1.1 工程建立使用 New Project Wizard，可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。
还可以指定要在工程中使用的设计文件、其它源文件、用户库和 EDA 工具，以及目标器件系列和器件（也可以让Quartus II 软件自动选择器件）。
建立工程的步骤如下：（1）选择File菜单下New Project Wizard ，如图1.2所示。
图 1.2 建立项目的屏幕（2）输入工作目录和项目名称，如图1.3所示。
可以直接选择Finish，以下的设置过程可以在设计过程中完成。
图 1.3 项目目录和名称（3）加入已有的设计文件到项目，可以直接选择Next，设计文件可以在设计过程中加入，如图1.4所示。
图 1.4 加入设计文件（4）选择设计器件：选择仿真器和综合器类型（默认“None”为选择QuartusII自带的），选择目标芯片（开发板上的芯片类型），如图1.5所示。
图 1.5 选择器件（5）选择第三方EDA综合、仿真和时序分析工具（若都不选择，则使用QuartusII自带的所有设计工具）如图1.6所示。
图 1.6 选择EDA 工具（6）建立项目完成，显示项目概要，如图1.7所示。
图 1.7 项目概要工程建立后，若需要新增设计文件，可以通过 Project/Add_Remove……在工程中添加新建立的设计文件，也可以删除不需要的设计文件。
编译时将按此选项卡中显示文件处理。
注意：通过工程向导做作的设置都是可以在Assignments/settings下再进行修改的。
QuartusII中文完整教程
Quartus II 的使用 (1)1 工程建立 (1)2 原理图的输入 (5)3 文本编辑（verilog） (13)4 波形仿真 (15)Quartus II 的使用在这里，首先用最简单的实例向读者展示使用Quartus II软件的全过程。
进入WINDOWS XP后，双击Quartus II图标，屏幕如图1.1所示。
图 1.1 Quartus II 管理器1.1 工程建立使用New Project Wizard，可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。
还可以指定要在工程中使用的设计文件、其它源文件、用户库和EDA 工具，以及目标器件系列和器件（也可以让Quartus II 软件自动选择器件）。
建立工程的步骤如下：（1）选择File菜单下New Project Wizard ，如图1.2所示。
图 1.2 建立项目的屏幕（2）输入工作目录和项目名称，如图1.3所示。
可以直接选择Finish，以下的设置过程可以在设计过程中完成。
图 1.3 项目目录和名称（3）加入已有的设计文件到项目，可以直接选择Next，设计文件可以在设计过程中加入，如图1.4所示。
图 1.4 加入设计文件（4）选择设计器件：选择仿真器和综合器类型（默认“None”为选择QuartusII自带的），选择目标芯片（开发板上的芯片类型），如图1.5所示。
图 1.5 选择器件（5）选择第三方EDA综合、仿真和时序分析工具（若都不选择，则使用QuartusII自带的所有设计工具）如图1.6所示。
图 1.6 选择EDA 工具（6）建立项目完成，显示项目概要，如图1.7所示。
图 1.7 项目概要工程建立后，若需要新增设计文件，可以通过 Project/Add_Remove……在工程中添加新建立的设计文件，也可以删除不需要的设计文件。
编译时将按此选项卡中显示文件处理。
注意：通过工程向导做作的设置都是可以在Assignments/settings下再进行修改的。
Quartus II 简明操作指南
Quartus II简明操作指南在前面的实验里，我们所有的实验都是基于这样一个观点，即将一个数字系统划分成合适利用已有的中小规模数字集成电路的功能的模块，然后将这些集成电路通过外部引线连接起来。
现在开始我们将研究用可编程逻辑器件(PLD/FPGA)来进行数字系统设计。
可编程逻辑器件是一种大规模的集成电路，其内部预置了大量易于实现各种逻辑函数的结构，同时还有一些用来保持信息或控制连接的特殊结构，这些保持的信息或连接确定了器件实现的实际逻辑功能，当改变这些信息或连接时器件的功能也将随之改变。
可编程逻辑器件的设计过程和传统的中小规模数字电路设计也不一样，可编程数字系统，无论是CPLD 还是FPGA器件都需要利用软件工具来进行设计。
可编程数字系统设计总体上一般可以分为设计输入、项目处理、设计校验和器件编程这四个主要过程。
下面我们将一个简单的模60BCD计数器为例，说明可编程数字系统设计的基本流程、概念和方法，掌握Quartus II 软件的基本功能和操作，了解原理图输入方式的设计全过程。
一、设计项目输入设计输入是设计者对系统要实现的逻辑功能进行描述的过程。
设计输入有多种表达方式，本次我们主要学习图形输入法。
1.1 建立工程项目1.打开Quartus II，在File菜单中选择New Project Wizard项，将出现工程项目建立向导对话框。
2.点击“Next”，进入到相应的对话框，在最上面的文本输入框中输入项目所在的目录名（注意：不能用中文名，下同），在中间的文本输入框中输入项目名称，在最下面的文本输入框中输入最顶层模块的名称。
3.点击“Next”,进入到设计文件选择对话框，由于在本例中还没有任何设计文件，所以不选择任何文件。
4.点击“Next”，进入到器件选择对话框，在“Family”下拉菜单中选择“Cyclone”,在“AvailableDevices”列表栏中选择“EP1C3T144C8”。
5.点击“Next”进入到第三方EDA工具选择对话框，在这个界面我们可以选择第三方的综合工具、仿真工具和时延分析工具。
Quartus II 简明操作指南
Quartus II简明操作指南在前面的实验里，我们所有的实验都是基于这样一个观点，即将一个数字系统划分成合适利用已有的中小规模数字集成电路的功能的模块，然后将这些集成电路通过外部引线连接起来。
现在开始我们将研究用可编程逻辑器件(PLD/FPGA)来进行数字系统设计。
可编程逻辑器件是一种大规模的集成电路，其内部预置了大量易于实现各种逻辑函数的结构，同时还有一些用来保持信息或控制连接的特殊结构，这些保持的信息或连接确定了器件实现的实际逻辑功能，当改变这些信息或连接时器件的功能也将随之改变。
可编程逻辑器件的设计过程和传统的中小规模数字电路设计也不一样，可编程数字系统，无论是CPLD 还是FPGA器件都需要利用软件工具来进行设计。
可编程数字系统设计总体上一般可以分为设计输入、项目处理、设计校验和器件编程这四个主要过程。
下面我们将一个简单的模60BCD计数器为例，说明可编程数字系统设计的基本流程、概念和方法，掌握Quartus II 软件的基本功能和操作，了解原理图输入方式的设计全过程。
一、设计项目输入设计输入是设计者对系统要实现的逻辑功能进行描述的过程。
设计输入有多种表达方式，本次我们主要学习图形输入法。
1.1 建立工程项目1.打开Quartus II，在File菜单中选择New Project Wizard项，将出现工程项目建立向导对话框。
2.点击“Next”，进入到相应的对话框，在最上面的文本输入框中输入项目所在的目录名（注意：不能用中文名，下同），在中间的文本输入框中输入项目名称，在最下面的文本输入框中输入最顶层模块的名称。
3.点击“Next”,进入到设计文件选择对话框，由于在本例中还没有任何设计文件，所以不选择任何文件。
4.点击“Next”，进入到器件选择对话框，在“Family”下拉菜单中选择“Cyclone”,在“AvailableDevices”列表栏中选择“EP1C3T144C8”。
5.点击“Next”进入到第三方EDA工具选择对话框，在这个界面我们可以选择第三方的综合工具、仿真工具和时延分析工具。
Quartus II 简明教程
Quartus II简明教程一：软件概述Quartus II 是Altera的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL(Altera Hardware Description Language)等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
二：实现一个简单的LED程序1，File->New Project Wizard->弹出如下界面：2，点击Next，弹出如下图所示对话框：上图：EP3C16本例程不需添加任何文件，直接点击Next ，如上图：根据使用的芯片设置好系列、参数，然后选择正确的的芯片型号。
本例程选择3， 点击Next ，进入EDA Tool Settings 对话框，如下图：点击Next，进入Summary界面，如图：此界面是关于新建立的工程详细信息报表，单击Finish完成。
4，File->New，选择Design Files下拉列表下的Verilog HDL Files选项，点击OK，界面如下：5，输入要编写的程序，注意：顶层实体名要和工程名一致。
如下图：6，点击保存按钮，保存到工程目录下。
7，Processing->start->Analysis&Synthesis（分析综合），如下图：8，分配管脚及一些其它设置（这里只介绍常用设置，有兴趣的同学可以查阅Altera相关文档）Assignments->device，弹出如图所示对话框：点击Device and Pin Options，弹出如图对话框：按照图示进行设置。
注意：本开发板按3.3V-LVTTL电平进行设计9，Start->Compilation进行编译，如下图：12，完成后可进行下载或仿真。
以下为本例程代码：module led_prj(input nrst,input clk,output [3:0] led);reg [24:0] counter;reg clk2;reg [3:0] led_reg;assign led = ~led_reg;always@(posedge clk or negedge nrst) begin if(!nrst) begincounter <= 0;clk2 <= 0;endelse if (counter == 25000000) begincounter <= 0;clk2< = ~clk2;endelsecounter <= counter + 25'd1;endalways@(posedge clk2 or negedge nrst) begin if(!nrst)led_reg <= 4'd0;elseled_reg <= led_reg +4'd1;endendmodule。
Quartus II软件使用简明教程
3.4
3.5
习
题
3.6 基于 基于Quartus II，用74194（4位双向移位寄存器）设 位双向移位寄存器） ， （ 位双向移位寄存器 计一个“ 序列产生器电路， 计一个“00011101”序列产生器电路，进行编译和仿真， 序列产生器电路 进行编译和仿真， 查看仿真结果。 查看仿真结果。 3.7 基于 基于Quartus II软件，用D触发器和适当的门电路实现 软件， 软件 触发器和适当的门电路实现 一个输出长度为15的 序列产生器 进行编译和仿真， 序列产生器， 一个输出长度为 的m序列产生器，进行编译和仿真，查看 仿真结果。 仿真结果。
全加器工程f_adder的仿真波形 的仿真波形 全加器工程
3.2 Quartus II的优化设置 的优化设置
1. Setting设置 设置 在Quartus II软件菜单栏中选择 软件菜单栏中选择 中的“ “Assignments”中的“Setting…”就可打开 中的 就可打开 一个设置控制对话框。可以使用Setting对话框 一个设置控制对话框。可以使用 对话框 对工程、文件、参数等进行修改， 对工程、文件、参数等进行修改，还可设置编 译器、仿真器、时序分析、功耗分析等等。 译器、仿真器、时序分析、功耗分析等等。
第 3章
Quartus II集成开发工具 II集成开发工具
基于Quartus II进行 进行EDA设计开发的流程 基于 进行 设计开发的流程
3.1 Quartus II原理图设计 原理图设计
1. 为本项工程设计建立文件夹 2. 输入设计项目和存盘
元件输入对 话框
3. 将设计项目设置成可调用的元件
3.4.3 计数器模块
计数器输出端口宽度和计数方向设置
计数器模和控制端口设置
QuartusII中文完整教程
Quartus II 的使用 (1)1 工程建立 (1)2 原理图的输入 (5)3 文本编辑〔verilog〕 (14)4 波形仿真 (16)Quartus II 的使用在这里，首先用最简单的实例向读者展示使用Quartus II软件的全过程。
进入WINDOWS XP后，双击Quartus II图标，屏幕如图1.1所示。
图Quartus II 管理器工程建立使用New Project Wizard，可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。
还可以指定要在工程中使用的设计文件、其它源文件、用户库和EDA 工具，以及目标器件系列和器件〔也可以让Quartus II 软件自动选择器件〕。
建立工程的步骤如下：（1）选择File菜单下New Project Wizard ，如图1.2所示。
图 1.2 建立工程的屏幕（2）输入工作目录和工程名称，如图1.3所示。
可以直接选择Finish，以下的设置过程可以在设计过程中完成。
图 1.3 工程目录和名称（3）参加已有的设计文件到工程，可以直接选择Next，设计文件可以在设计过程中参加，如图1.4所示。
图 1.4 参加设计文件（4）选择设计器件：选择仿真器和综合器类型〔默认“None〞为选择QuartusII自带的〕，选择目标芯片〔开发板上的芯片类型〕，如图1.5所示。
图 1.5 选择器件（5）选择第三方EDA综合、仿真和时序分析工具〔假设都不选择，那么使用QuartusII自带的所有设计工具〕如图1.6所示。
图 1.6 选择EDA 工具（6）建立工程完成，显示工程概要，如图1.7所示。
图 1.7 工程概要工程建立后，假设需要新增设计文件，可以通过 Project/Add_Remove……在工程中添加新建立的设计文件，也可以删除不需要的设计文件。
编译时将按此选项卡中显示文件处理。
注意：通过工程向导做作的设置都是可以在Assignments/settings下再进行修改的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录 :
Quartus II 的使用 (1)
1 工程建立 (1)
2 原理图的输入 (4)
3 文本编辑（verilog） (14)
4 波形仿真 (16)
Quartus II 的使用
在这里，首先用最简单的实例向读者展示使用Quartus II软件的全过程。
进入WINDOWS XP后，双击Quartus II图标，屏幕如图1.1所示。
图 1.1 Quartus II 管理器
1.1 工程建立
使用New Project Wizard，可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。
还可以指定要在工程中使用的设计文件、其它源文件、用户库和EDA 工具，以及目标器件系列和器件（也可以让Quartus II 软件自动选择器件）。
建立工程的步骤如下：
（1）选择File菜单下New Project Wizard ，如图1.2所示。
图 1.2 建立项目的屏幕
（2）输入工作目录和项目名称，如图1.3所示。
可以直接选择Finish，以下的设置过程可以在设计过程中完成。
图 1.3 项目目录和名称
（3）加入已有的设计文件到项目，可以直接选择Next，设计文件可以在设计过程中加入，如图1.4所示。
图 1.4 加入设计文件
（4）选择设计器件，如图1.5所示。
图 1.5 选择器件
（5）选择第三方EDA综合、仿真和时序分析工具，如图1.6所示。
图 1.6 选择EDA 工具
（6）建立项目完成，显示项目概要，如图1.7所示。
图 1.7 项目概要
1.2 原理图的输入
原理图输入的操作步骤如下：
（1）选择File 菜单下New ，新建图表/原理图文件，如图1.8 所示。
图 1.8 新建原理图文件
（2）在图1.9的空白处双击，屏幕如图1.10所示：
（3）在图1.10的Symbol Name 输入编辑框中键入dff后，单击ok按钮。
此时可看到光标上粘着被选的符号，将其移到合适的位置（参考图 1.11）单击鼠标左键，使其固定；（4）重复（2）、（3）步骤，给图中放一个input、not、output 符号，如图1.11所示；在图1.11中，将光标移到右侧input 右侧待连线处单击鼠标左键后，再移动到D触发器的左侧单击鼠标左键，即可看到在input和D触发器之间有一条线生成；
图1.9 空白的图形编辑器
图1.10 选择元件符号的屏幕图1.11 放置所有元件符号的屏幕
（5）重复（4）的方法将DFF和output连起来，完成所有的连线电路如图1.12所示；
（6）在图1.12中，双击input_name使其衬低变黑后，再键入clk，及命名该输入信号为clk，用相同的方法将输出信号定
义成Q；如图1.13所示。
（7）在图1.13中单击保存按钮，以默认的try1 文件名保存，文件后缀为bdf。
图1.12 完成连线后的屏幕
图1.13 完成全部连接线的屏幕
（8）在图1.8中，单击编译器快捷方式按钮，完成编译后，弹出菜单报告错误和警告数目，并生成编译报告如图1.14所示；
图1.14 完成编译的屏幕
（9）若需指定器件，选择Assignments菜单下Device选项，屏幕如图1.15所示；
图1.15 器件设置
（10）完成如图1.15所示的选择后，单击OK按钮回到工作环境；
（11）根据硬件接口设计，对芯片管脚进行绑定。
选择
Assignments菜单下Pins选项；
（12）双击对应管脚后Location空白框，出现下拉菜单中选择要绑定的管脚，如图1.16所示；
图1.16 管脚指定
（13）在图1.16中完成所有管脚的分配，并把没有用到的引脚设置为As input tri-stated,
Assignments—Device—Device and Pin Options
–Unused Pins，然后重新编译项目；
（14）对目标版适配下载，（此处认为实验板已安装妥当，有关安装方法见实验板详细说明）单击按钮，屏幕显示
如图1.17所示；
图1.18 适配下载界面
（15）选择Hardware Setup ，如图1.19所示；
图1.19 下载硬件设置
（16）在图1.19中选择添加硬件ByteBlasteMV or ByteBlaster II，如图1.20所示；
图1.20 添加下载硬件
（17）可以根据需要添加多种硬件于硬件列表中，双击可选列表中需要的一种，使其出现在当前选择硬件栏中（本实验板采用ByteBlaster II 下载硬件），如图1.21所示；
图1.21 选择当前下载硬件
（18）选择下载模式，本实验板可采用两种配置方式，AS模式对配置芯片下载，可以掉电保持，而JTGA模式对FPGA下载，
掉电后FPGA信息丢失，每次上电都需要重新配置，如图1.22所示；
图1.22 选择下载模式
（19）选择下载文件和器件，JTAG 模式使用后缀为sof 的文件，AS模式使用后缀为pof的文件，选择需要进行的操
作，分别如图1.23，图1.24所示；使用AS模式时，还
要设置Assignments 菜单下Device，如图1.25，选择图
1.25中Device & Pin Options，如图1.26，选择使用的配
置芯片，编译；
图1.23 JTAG下载模式
图1.24 AS下载模式图1.25 器件选项图1.25 配置芯片选择
（20）点击Start按键，开始下载。
1.3 文本编辑（verilog）
这一节中将向读者简单介绍如何使用Quartus II软件进行文本编辑。
文本编辑（verilog）的操作如下：
（1）建立我们的project2项目如下图：
图1.26 建立项目project2
（2）在软件主窗口单击File菜单后，单击New选项，选择Verilog HDL File选项，如图1.27所示：
图1.27 新建Verilog HDL文件
（3）单击OK进入空白的文本编辑区，进行文本编辑，本节列举一个D触发器的例子，其完成后的屏幕如图1.28所示；
图1.28 完成编辑后的屏幕
（4）V文件名必须与模块面相同，将dff1.v文件设置为顶层文件，Project—Set as Top-level Entity
（5）完成编辑后的步骤与完成原理图编辑的步骤相同，请参考
1.1节有关内容。
（6）利用v文件生成原理图模块。
在v文件编辑界面中，File—Creat/Update—Creat Symbol Files for Curent File.
1.4 波形仿真
下面以1.2节中project2为例，介绍使用Quartus II 软件自带的仿真器进行波形仿真的步骤。
（1）打开project2 项目，新建波形仿真文件，如图1.29；
图1.29 新建矢量波形文件
（2）在建立的波形文件左侧一栏中，点击鼠标右键，在弹出菜单中选择Insert Node or Bus，如图1.30所示；
图1.29 矢量波形文件节点加入
（3）在出现的图1.30中，选择Node Finder，将打开Node Finder 对话框，本试验对输入输出的管脚信号进行仿真，所以在Filter 中选择Pins：all，点击List 按钮，如图1.31所示；
图1.30 节点加入工具框
图1.31 Node Finder 对话框
（4）在图1.31左栏中选择需要进行仿真的端口通过中间的按钮加入到右栏中，点击OK，端口加入到波形文件中，如图
1.32；
图1.32 加入仿真节点后的波形图
（5）在图1.32中，选择一段波形，通过左边的设置工具条，给
出需要的值，设置完成激励波形，保存后如图1.33所示；
图1.33 设置好激励波形的波形文件
（6）设置为功能仿真：Assignment—Timing Analysis Settings-- Simulator Settings—Simulation mode 选择Functional,
生成网络表Processing—Generate Functional Simulation
Netlist；
（7）点击快捷按钮，开始仿真，完成后得到波形如图1.34所示，根据分析，功能符合设计要求。
图1.33 波形仿真结果。