简易存储示波器的设计与实现
简易数字存储示波器实验报告
目录一．数字存储示波器简介及设计思路 (3)2．实验设计原理 (5)三、系统各模块的简单说明 (5)四．最终实现功能说明 (8)五．实验设计实现功能模块具体分析 (9)六、实验硬件分配及总体仿真波形 (15)一、数字存储示波器简介及设计思路数字存储示波器是20世纪７０年代初发展起来的一种新型示波器。
这种类型的示波器可以方便地实现对模拟信号波形进行长期存储并能利用机内微处理器系统对存储的信号做进一步的处理，例如对被测波形的频率、幅值、前后沿时间、平均值等参数的自动测量以及多种复杂的处理。
而我们此次要设计的便是一种简易的数字存储示波器。
数字存储示波器可实现以下功能。
通过对来自信号源的信号进行采集（可分为实时取样和等效时间取样），将获得的值存储在内置RAM内，后期操作有对波形的显示、波形的测量（如测量频率、幅值、上升下降时延等）和波形处理（如双踪两波形的相加、相减、X-Y显示等等）。
其工作示意图如下所示：而我们设计的简易数字存储示波器实现的功能有对单一信道信号进行采样存储显示（分实时显示和存储后期调用显示）、对信号进行频率测量并显示数值、对波形进行上移、下移、扩展、收缩操作、示例波形演示（包括正弦波、锯齿波、方波）。
我们所用的硬件有实验箱上的高速的模数转换器TLC5510、FPGA芯片、单片机、LCD显示屏、FPGA内置RAM、外围扩展的RAM和键盘。
以下框图为实验箱硬件使用说明图：下移、扩展、收缩和测频的处理。
二、实验设计原理设计总体逻辑思路如下：系统开始工作时，通过按键选择是否开始检测波形，若是，则首先由频率检测器检测频率，然后根据测得的频率选择适当的采样频率。
信号源产生的信号通过A/D采样，采样结果保存在FPGA内置的存储器中。
待存储完一帧数据时进行输出到LCD上显示。
待显示100ms后暂停100ms以消除视觉暂留效应，然后准备下一帧数据的存储和显示。
如若需要存储波形，则在当前显示的同时，将采样得到的数据送往片外的SDRAM存储，直至存储结束或者存储容量达到上限。
简易数字存储示波器设计
简易数字存储示波器设计摘要本文介绍了一种简易的数字存储示波器的设计。
示波器是一种广泛使用的电子测试仪器，用于显示电压随时间变化的波形。
数字存储示波器通过将波形样本存储在内存中，然后再进行显示，具有更高的分辨率和更多的功能。
本设计基于嵌入式系统，并通过一块液晶显示屏显示波形。
引言示波器是电子工程师和电子爱好者常用的测试设备之一。
然而，传统的示波器通常比较昂贵，且功能复杂。
为了满足一些简单的测试需求，我们设计了一款简易的数字存储示波器。
数字存储示波器具有存储和显示波形的功能，并且可以通过嵌入式系统实现。
本设计的核心部分是使用嵌入式开发板、模数转换器和液晶显示屏构建的简易数字存储示波器。
设计方案硬件设计嵌入式开发板本设计使用一块嵌入式开发板作为主要的处理器和控制单元。
开发板上应具备足够的计算能力和接口，以支持模数转换器、存储器和显示屏的连接。
模数转换器模数转换器（ADC）负责将输入的模拟信号转换为数字信号。
常见的ADC芯片有多种型号可选，选择合适的芯片以满足高精度和合适的采样率要求。
存储器用于存储模拟信号的样本数据。
根据要求，可以选择适当的存储器类型，如SRAM或SD卡。
显示屏显示屏用于显示存储器中的波形样本。
一块液晶显示屏是一个常见的选择，因为它可以提供高清晰度的图像和良好的视觉效果。
软件设计数据采集软件的第一步是通过ADC采集模拟信号，并将其转换为数字信号。
通过选择适当的采样率和转换精度，可以确保捕捉到所需的信号信息。
数据存储采集到的模拟信号样本将存储在嵌入式开发板的存储器中。
可以根据需要选择适当的存储器类型，以满足手头的需求。
从存储器中读取波形样本，然后将其显示在液晶显示屏上。
通过适当的算法和图形库，可以实现波形的平滑显示和良好的视觉效果。
操作流程本设计的操作流程如下：1.将待测试的电路连接到示波器的输入端口。
2.启动示波器，并设置合适的采样率和采样时间。
3.通过液晶显示屏查看波形样本。
4.根据需要对波形进行测量或分析。
简易数字存储示波器设计报告[]
![简易数字存储示波器设计报告[]](https://img.taocdn.com/s3/m/149a33a32b160b4e777fcfb1.png)
简易数字存储示波器设计报告摘要本设计分为四个模块,分别是:信号前向调整模块，数据采集模块，数据输出模块和控制模块。
信号前向调整模块采用高速低噪音模拟开关(MAX4545）和宽带运算放大器（MAX817)构成可编程运算放大器，对幅度不等的输入信号分别进行不同等级的放大处理.数据采集模块采用可编程器件（EPM7128SLC84—15）控制高速Ａ／Ｄ（TLC5510)对不同频率的输入信号分别以相应的采样速度予以采样，并将采样数据存在双口ＲＡＭ（IDT7132）中.数据输出模块采用另一片可编程器件（EPM7128SLC84—15）控制两片Ｄ／Ａ（DAC0800）分别输出采样信号和锯齿波，在示波器上以Ｘ－Ｙ的方式显示波形.控制模块以AT89C52单片机为控制核心，协调两片可编程器件的工作,并完成其它的测量,计算及控制功能.一．总体方案设计与论证:方案一：数字示波器采用数字电路，将输入信号先经过Ａ／Ｄ变换器，把模拟波形变换成数字信息,暂存于存储器中。
显示时通过Ｄ／Ａ变换器将存储器中的数字信息变换成模拟波形显示在模拟示波器的示波管上。
对于存储器的地址计数及数据存取可通过数字电路对时钟脉冲计数产生地址，并选通存储器来实现；对输入信号何时触发采集可通过模拟比较器及其它简单的模拟电路实现。
但是，这种方法的硬件电路过于复杂,调试起来也不方便，不利于系统的其它功能扩展，因而不可采取。
方案二：采用AT89C52单片机。
单片机软件编程灵活，自由度大。
可通过软件编程实现对模拟信号的采集,存储数据的输出以及各种测量，逻辑控制等功能。
但是，系统要求的频带上限为５０ＫＨＺ，根据采样定理，采样速度的下限为１００ＫＨＺ，需要用高速Ａ／Ｄ进行采样.假设单片机系统用12M的晶体振荡器作为系统时钟，那麽一条指令就需要1us或2us,根本无法控制Ａ／Ｄ高速工作.因此，单纯用软件是不可能实现该系统的。
方案三：采用AT89C52单片机作为控制核心，采用可编程器件(ALTERA公司的EPM7128SLC84—15）来实现对数字系统的控制。
简易数字存储示波器设计
简易数字存储示波器设计数字存储示波器是一款用于测量电信号的仪器，它可以将收集到的信号进行数字化处理，并将结果显示在屏幕上。
本文将介绍一个简易的数字存储示波器的设计。
1. 设计目标设计一个简易的数字存储示波器，使其能够接收并显示电信号的波形，并具备一定的存储功能。
该示波器需要具备以下功能：能够调节触发电平、可以调节扫描速度、能够通过按钮进行保存和回放存储的波形。
设计需要保证简易、易于操作、能够满足基本的测量需求。
2. 硬件设计（1）电路板设计：设计一个电路板用于信号的采集和存储。
该电路板包括模拟前端电路用于信号的采集，数字转换电路将模拟信号转换为数字信号，以及存储器用于存储采集到的数据。
（2）显示屏和按键：电路板上需要配备一个液晶显示屏，用于显示采集到的波形图像。
同时，设计按键用于调节触发电平、扫描速度以及保存和回放。
3. 软件设计（1）数据采集：通过模拟前端电路采集信号，并使用数字转换电路将模拟信号转换为数字信号。
采用适当的采样率，将数据进行采样，并存储到存储器中。
（2）数据显示：通过显示屏将存储器中的数据显示为波形图像。
根据采样率和扫描速度，将存储器中的数字信号转换为波形，并在屏幕上显示。
（3）触发控制：通过按键调节触发电平，设置触发条件，使得波形显示能够达到最佳效果。
设计合适的触发电路用于触发信号。
（4）数据存储和回放：设计按键和存储器用于保存和回放采集到的波形。
按下保存键后，将当前的波形数据保存到存储器中，按下回放键后，将存储器中的波形数据重新显示在屏幕上。
4. 使用方法使用该简易数字存储示波器，首先将信号源连接到示波器的输入端，然后通过按键进行触发电平的调节和扫描速度的设置。
在适当的触发条件下，示波器将开始采集并显示信号的波形。
当波形满足要求后，可以通过按键将波形数据保存到存储器中。
保存后的波形可以通过按键进行回放，重新显示在屏幕上。
5. 总结通过以上的设计和实现，可以得到一个简易的数字存储示波器。
简易数字存储示波器报告
号的的光迹要重叠。 3.4 控制器的设计
控制器的作用：控制、数据处理； 控制器的组成：控制器自身、人机接口。 1） 键盘 性质：矩阵扫描非编码键盘 组成：（8 个键）
对键盘的解释： （1）按下的键状态为“0”； （2）s/div 和 V/div 为+1 键 编码关系见表 6.1； （3）默认的仪器工作状态：0.2ms/div 、0.1V/div； （4）扩展移动键每按一次+5； （5）底层控制器（CPLD）扫描键盘，有键按下时向顶底层控制器 申请中断； （6）仪器的复位键（RESET）不属于键盘管理。
1
（2）总的不可调误差： ADC0808 为± 2 LSB,ADC 0809 为±1LSB。 （3）转换时间： 取决于芯片时钟频率，如 CLK=500kHz 时，TCONV=128 μs。 （4）单一电源： +5V。 （5）模拟输入电压范围： 单极性 0～5V；双极性±5V,±10V(需外 加一定电路)。 （6）具有可控三态输出缓存器。
INPUT3
R1
13k
+18v
C2
100pF
U1:A
8
R2
3
13k
1 2
4
C1
100pF
R4
50k
LF353
R3
50k
-18V
OUTPUT3
4）电平移位电路
为了适应 A／D 的要求，在进行模数转换之前必须将双极性信号 通过电平移位为单极性的，设计中将其移位为正极性信号。电路图及 仿真图如下：
-18V
3.1
前
向
通
道
作用：对被测信号进行调理、量化，并将量化结果写入存储器，
以备显示之用，它是核心部分。（初步构思）下图为前向通道的系统
基于单片机的简易数字存储示波器设计
基于单片机的简易数字存储示波器设计目录1. 内容概览 (2)1.1 设计背景 (2)1.2 设计目的 (3)1.3 设计内容 (4)2. 系统硬件设计 (4)2.1 单片机选择与配置 (6)2.2 存储示波器模块设计 (6)2.2.1 存储器模块选型 (7)2.2.2 存储器模块连接方式 (8)2.2.3 存储器模块驱动程序设计 (9)2.3 示波器模块设计 (11)2.3.1 示波器模块选型 (12)2.3.2 示波器模块连接方式 (14)2.3.3 示波器模块驱动程序设计 (15)2.4 电源模块设计 (16)2.5 外围电路设计 (18)3. 系统软件设计 (19)3.1 系统总体架构设计 (20)3.2 存储器模块驱动程序设计 (21)3.3 示波器模块驱动程序设计 (22)3.4 系统主循环设计 (23)3.5 其他功能模块设计(如触发、缩放等) (24)4. 系统调试与测试 (26)4.1 硬件调试 (27)4.2 软件调试 (28)4.3 系统性能测试与分析 (30)5. 结论与展望 (31)5.1 项目总结 (32)5.2 不足与改进方向 (33)5.3 进一步研究方向 (34)1. 内容概览本文档旨在详细描述一款基于单片机的简易数字存储示波器的设计方案。
数字存储示波器是一种能够捕获、存储并回放电信号波形的仪器，常用于电路设计与测试，计算机接口测试以及电信号分析等领域。
通过本文档的描述，读者将获得关于如何设计一款基于单片机的简易数字存储示波器的全面技术指导。
1.1 设计背景电子测量的普及化需求:当前社会对电子测量设备的需求不断上升，尤其在学术教学和实践应用场合中。
简易数字存储示波器的出现能够进一步推广电子测量技术的应用，为广大的研究人员、学生和实践工程师提供一个操作简便、成本低廉的测量工具。
单片机技术的成熟发展:单片机技术的不断进步为设计高性能的简易数字存储示波器提供了可能。
单片机具备处理能力强、功耗低、集成度高以及易于开发等特点，使其成为实现数字存储示波器设计的理想选择。
简易数字存储示波器设计
简易数字存储示波器设计【摘要】：该简易数字存储示波器的设计是介绍基于FPGA高速数据实时采集与存储、显示技术，采用FPGA中的A/D采样控制器负责对A/D模拟信号的采样控制，并将A/D转换好的数据送到FPGA的内部RAM中存储；RAM的地址信号由地址发生计数器产生。
当完成1至数个周期的被测信号的采样后，在地址发生计数器的地址扫描下，将存于RAM中的数据通过外部的D/A进入示波器的Y端；与此同时，地址发生计数器的地址信号分配后通过另一个D/A构成锯齿波信号，进入示波器的X端。
从而实现数字存储示波器的功能。
本设计的ADC0809芯片作为高速信号的A/D转换，SRAM6264存储器作为采样后数据的存储，DAC0832芯片作为信号的 D/A转换。
程序设计采用超高速硬件描述语言VHDL描述，对其A/D转换、A/D采样控制器及数据的存储、数字输出进行编程、仿真，完成硬件和软件的设计，以及实验样机的部分调试。
关键词：数字存储示波器，FPGA，0809ADC，0832ADC, S RAM6264存储器Abstract:The simple design of digital storage oscilloscope is to introduce high-speed FPGA-based real-time data acquisition and storage, display technology, the use of FPGA in the A / D sampling controller is responsible for A / D analog signal to control the sampling and A / D conversion to the good data in the FPGA is internal RAM memory; RAM address signal generated by the address counter. Upon the completion of cycle 1 to a few samples of the measured signal, the address counter in the address scan, will keep the data in RAM through the external D / A into the scope of the Y-side; At the same time, address counter After the allocation of the address signal through a D / A constitute a sawtooth signal, the X-side into the oscilloscope. In order to achieve the functions of digital storage oscilloscope.The design of the chip as a high-speed signal ADC0809 the A / D converter, SRAM6264 memory for data storage after sampling, DAC0832 chip as a signal of D / A conversion. Programming using ultra-high-speed hardware description language VHDL description of its A / D conversion, A / D sampling controller and data storage, digital output programming, simulation, the completion of the design of hardware and software, as well as some of the experimental prototype debugging .Key words:digital storage oscilloscope, FPGA, ADC0809, DAC0832, SRAM6264 memory目录【摘要】 1【Abstract】：错误！未定义书签。
简易数字存储示波器电子综合实验项目设计
简易数字存储示波器电子综合实验项目设计
简易数字存储示波器电子综合实验项目设计详述如下：本实验要
求设计一台简易数字存储示波器（以下简称DSO），完成对信号的观察、测量和分析。
DSO在两个不同时间尺度上对电子信号进行测量，以查看
信号的周期性变化。
它的典型用途包括检测波形的工作，分析低频信
号的幅度变化，检测瞬态信号的持续时间，跟踪数字电路的时间变化等。
本实验以AD8009-18G作为DSO的A/D转换器,该模块带有基于CPLD设计的熔丝接口和控制单元，用于控制和监控示波器工作状态。
此外，本实验将使用AT89C51作为微控制器，主要用来提供操作系统，通过HD44780液晶显示屏与用户进行交互，控制数据采集和存储。
另外，为了实现示波器多功能功能，本实验系统中还设有一个键
盘输入单元，用户可以通过该单元输入控制信号，以控制显示器的分
辨率和数据采集的时间等；同时，系统还集成了一个EEPROM，用于存
储系统参数，方便用户查看和修改参数。
本实验的最终目标是通过本实验的设计，使学生能够掌握示波器
所对应的原理，了解数字存储技术，熟悉相关芯片的操作，以及学d
习数字系统设计和控制等方面的知识。
基于单片机的数字存储式示波器设计与实现
基于单片机的数字存储式示波器设计与实现摘要本文介绍了基于单片机的数字存储式示波器的设计与实现。
数字存储式示波器是一种用于观察电信号波形的测量仪器，具有易于操作、灵敏度高以及方便存储和分析数据等特点。
文章首先介绍了数字存储式示波器的工作原理和基本组成部分，然后详细描述了单片机的选择和其在示波器中的应用。
接着，给出了数字存储式示波器的电路设计和PCB布局设计，并介绍了常见的示波器控制算法的实现方法。
最后，通过实际测试和验证，验证了数字存储式示波器的性能和准确度。
引言数字存储式示波器是一种用于测量和观察电信号波形的仪器，它通过将模拟信号转换为数字信号，并存储在存储器中进行处理和显示。
相比于模拟示波器，数字存储式示波器具有许多优势，如灵敏度高、易于操作以及能够方便存储和分析数据等。
本文将介绍基于单片机的数字存储式示波器的设计与实现。
首先，我们将详细介绍数字存储式示波器的工作原理和基本组成部分。
接着，我们将选择适合示波器设计的单片机并介绍其在示波器中的应用。
然后，我们将给出数字存储式示波器的电路设计和PCB布局设计，并介绍常见的示波器控制算法的实现方法。
最后，我们将通过实际测试和验证，验证数字存储式示波器的性能和准确度。
数字存储式示波器的工作原理和基本组成部分数字存储式示波器主要由以下几部分组成：模拟前端、A/D转换、存储器、信号处理和显示等。
•模拟前端：模拟前端用于对输入的模拟信号进行条件处理和放大，保证信号能够适合于A/D转换。
•A/D转换：A/D转换将模拟信号转换为数字信号，该数字信号将被存储在存储器中进行后续的处理和显示。
•存储器：存储器用于存储A/D转换后的数字信号，存储的容量决定了可存储的波形数据长度。
•信号处理：信号处理主要包括波形处理、触发处理和数据分析等。
波形处理用于对存储的数字信号进行加权平均和去噪处理，以提高显示效果；触发处理用于选择合适的触发条件，确保波形的稳定显示；数据分析用于对存储的波形数据进行进一步的分析和处理。
简易数字存储示波器实验报告.doc
简易数字存储示波器实验报告基于FPGA的简易数字存储示波器的设计ⅰ.数字存储示波器的介绍和设计思路ⅱ。
实验设计原则三。
系统模块四简述。
最终实施功能描述八。
实验设计实现功能模块具体分析9六.实验硬件和整体仿真波形的分配15数字存储示波器简介及设计思路数字存储示波器是XXXX早期开发的一种新型示波器。
这种示波器可以方便地实现模拟信号波形的长期存储，并且可以通过使用机内微处理器系统进一步处理存储的信号，例如自动测量参数，例如频率、幅度、前后沿时间、平均值等。
和各种复杂的过程。
这次我们将设计一个简单的数字存储示波器。
数字存储示波器可以实现以下功能。
通过从信号源收集信号(可分为实时采样和等效时间采样)，获得的值存储在内置的随机存取存储器中。
后期操作包括波形显示、波形测量(如测量频率、幅度、上升和下降时间延迟等)。
)和波形处理(例如两个波形的加法、减法、X- 3，以及系统的每个模块的简要描述...............六.实验硬件和整体仿真波形的分配15数字存储示波器简介及设计思路数字存储示波器是XXXX早期开发的一种新型示波器。
这种示波器可以方便地实现模拟信号波形的长期存储，并且可以通过使用机内微处理器系统进一步处理存储的信号，例如自动测量参数，例如频率、幅度、前后沿时间、平均值等。
和各种复杂的过程。
这次我们将设计一个简单的数字存储示波器。
数字存储示波器可以实现以下功能。
通过从信号源收集信号(可分为实时采样和等效时间采样)，获得的值存储在内置的随机存取存储器中。
后期操作包括波形显示、波形测量(如测量频率、幅度、上升和下降时间延迟等)。
)和波形处理(如加法、减法和双迹X两种波形)。
我们设计的简易数字存储示波器具有单通道信号的采样、存储和显示(包括实时显示、存储和后期调用显示)、信号的频率测量和数值显示、波形的向上、向下、扩展和收缩以及采样波形的演示(包括正弦波、锯齿波和方波)等功能。
我们使用的硬件包括实验箱上的高速模数转换器TLC55。
简易数字存储示波器
目录1 任务分析 (3)2 方案论证和比较 (4)2.1处理器的比较和选择 (4)2.2信号前向调整模块的设计方案 (4)2.3A/D转换器选型方案 (4)2.4显示设备的选择 (5)3系统硬件设计 (5)3.1总体设计思路 (5)3.2信号前向调整模块 (5)3.3频率计的基本原理 (6)3.4MSP430F247处理器 (7)3.5存储器 (8)3.6显示输出电路 (9)3.7键盘设计 (9)3.8电源稳压保护电路 (10)4 软件设计 (10)5 系统测试 (11)6 结束语 (12)7 参考文献 (13)8附录 (14)附录1 系统电路总图 (14)附录2 制作实物图 (15)摘要本设计是一种简单实用的数字存储示波器。
该设计主要由四个模块电路组成：前端信号处理模块、数据的采集与存储模块、键盘输入控制模块、单片机控制模块与LCD显示模块。
采样率可达1M，并具有数据的采集、显示菜单、单次触发、存储显示等功能。
本设计以MSP430F247单片机为核心，采用运算放大器OPA2132，对大小信号分别进行放大处理；LCD12864显示波形，并且可以显示当前的时间扫描灵敏度和垂直灵敏度状态。
此外作品大大优化了外围硬件线路的设计，增加了系统的稳定性和可靠性。
关键词：示波器数字存储高速AD转换，简易数字存储示波器1 设计任务设计并制作一个简易数字存储示波器( 简易DSO )。
基本要求(1) 可以显示测量的波形，(2) 垂直灵敏度：0.01V/div，0.02V/div，0.05V/div，0.1V/div，0.2V/div，0.5V/div，1V/div，2V/div，5V/div误差≤5% ；(3) 水平扫速： 30μs/div，50μs/div，100μs/div，200μs/div，500μs/div，1ms/div，2ms/div，5ms/div，10ms/div，20ms/div，50ms/div，100ms/div，200ms/div，1s/div，误差≤5%；(4) 可测量的模拟输入信号的电压范围在10mV-5V。
简易数字存储示波器
简易数字存储示波器摘要本简易数字存储示波器由信号输入电路、数据采集与存储电路、A/D与转D/A换电路以及AT89C51单片机系统组成。
本仪器利用软件的强大功能，配合普通示波器可以实现任意波形输入信号的单次触发存储显示、存储回放，并按要求进行了扫描速度和垂直灵敏度的档位设置，波形显示无明显失真。
关键词：简易采集存储单片机转换电路一、方案设计与比较论证数字存储示波器的一般设计原理是：先用A/D转换器将被测信号数字化，并写入数字存储器，在需要显示时，再从存储器中读出，经过D/A转换器还原为模拟信号，送到示波器的相应输入口。
1．模拟通道：系统需要对模拟信号的实时采集存储，模拟通道的性能直接影响系统的性能。
方案一：利用集成放大器AD524组成模拟通道。
考虑到本题目的要求，垂直灵敏度的档位不是很多。
可以利用AD公司生产的AD524，其组成的差分放大器，外电路简单，可以实现本题要求，但其价格非常高，用在此处性价比不是太高，所以不采用此电路。
方案二：利用模拟开关和运算放大器组成增益可控的放大器，这样可以较为方便的控制增益，可以利用较少的级数达到较好的要求，这样有利于减少误差便于逐级累加。
本电路采用常用集成电路，电路非常成熟，性价比高，所以本电路采用了该方案。
2、控制模块方案论证方案一：采用大规模可编程逻辑器件作为系统的控制核心。
目前，大规模可编程逻辑器件容量不断增大，速度不断提高，且多具有ISP 功能，也可以在不改变硬件电路的情况下改变功能。
但其对数据的采集速率要求较高，对数据的处理相对较弱，必须使用高速大规模可编程逻辑器件作为控制核心。
普通的可编程逻辑器件难以满足对采样速率的要求。
高速可编程逻辑器件时钟频率不过几十兆，其价格昂贵，普及程度不高。
考虑到以上因素，没有采用此方案方案二：利用现在较为流行的单片机控制高速A/D转换器和RAM实现高速数据采集。
单片机虽速度不是特别快，但使用较少的外围器件就可以实现复杂的逻辑和时序控制功能，是较为理想的方案，所以本电路采用该方案。
基于51单片机简易存储示波器的设计课件
A/D模块-转换器的主要技术指标4
(4) 实时采样
实时采样是在信号存在期间对其采样采样率必 须满足采样定理。对于正弦信号而言，每个周期内 应该超过二个采样点才能给出足够的信号细节，同 时也要考虑实际因素的影响，按照所采用的信号的 恢复方式选取相应的采样点数。实时采样中，A/D 转换器必须以高于最高采样率才能正确地工作，因 此 A/D 转换器的转换速率决定最高采样率。
A/D模块-转换器的主要技术指标5
处理过的模拟信号需要经过 A/D 转换器进行量 化编码。通常为了防止转换期间信号电压发生变化， 在进行 A/D 转换之前要加上采样保持电路。对于A/ D转换器参数的选取叶需要考虑多方面的因素，A/D 转换器的采样频率取决于待测信号的频率范围，或 者简易示波器对扫描速度的要求。而 A/D 转换器的 编码位数与垂直分辨率相关。根据两个条件选择合 适的A/D转换器芯片。
•方案二：单片机方式。
方案一：FPGA/CPLD或带有IP核的FPGA/CPLD方式
即用FPGA/CPLD完成采集，存储，显示及A/D，D/ A等功能，由IP核实现人机交互及信号测量分析等功 能。其优点在于系统结构紧凑，可以实现复杂测量 与控制，操作方便；缺点是此方案由纯硬件实现， 设计复杂，系统庞大，调试过程繁琐。
•80C51的微处理器 •80C51的片内存储器 •80C51的I/O口及功能单元 •80C51的特殊功能寄存器(SFR)
80C51的内部结构-微处理器
80C51单片机的微处理器是一个8位的高性能中 央处理器（CPU）．它主要由运算器和控制器两部分 构成。它的作用是读入并分析每条指令，根据各指 令的功能控制单片机的各功能部件执行指定的运算 或操作。
【设计】基于单片机的简易数字存储示波器设计研究
【关键字】设计摘要随着科技高速发展，模拟示波器的功能不能满足人们的要求，数字保存示波器以其可以保存波形，稳定的输出，方便观察波形，操作简单等特点代替了模拟示波器。
本次设计的简易数字保存示波器，以80C51为核心，由信号采集、数据处理、波形显示、控制面板等功能模块组成。
整个系统分成A/D转换部分、D/A转换部分、波形保存部分、键盘输入控制四大部分组成。
基于题目要求，本系统对数据保存、水平扫描速度输出功能进行了重点设计。
此保存示波器即具有一般示波器实时采样实时显示的功能，又可以对某段波形进行即时保存和连续回放显示。
输出波形可以在示波器X轴上放大2倍或4倍输出显示。
具体设计原理以及过程在下面章节中详细说明。
关键字：数字保存、单片机、A T51、D/A转换、A/D转换AbstractWanting develops high speed along with the science and technology, simulates oscilloscope's function not to be able to satisfy people's request, the digital storage oscilloscope by its may save the profile, the stable output, facilitated the observation profile, characteristics and so on simplicity of operator replaces has simulated the oscilloscope. This design's simple digital storage oscilloscope, take 51 as a core, by signal gathering, the data processing, the profile demonstrated that functional modules and so on control panel compose. The overall system divides into a/D conversionfraction, the D/A conversion fraction, the profile memory part, the keyboard entry to control four major part compositions. Based on the topic request, this system to the data storage, the horizontal scanning speed output function has carried on the key design. This storage oscilloscope namely has the common oscilloscope real-time sampling real time display function, may also carry on the immediate memory to some section of profiles and playback the demonstration continuously. The output wave shape may enlarge 2 time or 4 time of output demonstrations on the oscilloscope X axis. Concrete principle of design as well as process under chapter detailed explanation.key words: The digital storage, the monolithic integrated circuit, AT51, D/A transform, A/D to transform目录1 绪论1.1 简易数字保存示波器工作原理大部分数字保存示波器采用DMA（直接数据存取)方式控制采样、储存和显示数据，解决了单片机运行速度上限造成的数据带宽瓶颈，同时兼作锯齿波发生器的输入数据，简化了电路。
便携式数字存储示波器设计
大学毕业论文便携式数字存储示波器设计摘要随着科学技术的发展，作为常用的检测工具，示波器的面貌也焕然一新。
由于数字技术的采用，示波器成为集显示、测量、运算、分析、记录等各种功能于一体的智能化测量仪器。
数字存储示波器(DSO)将取代模拟示波器。
目前，国内具有自主知识产权的数字存储示波器产品还非常少，高昂的价格阻碍了数字存储示波器在生产和试验中广泛的应用。
在研究剖析数字存储示波器产品工作原理的基础上，本文提出了一种新的设计思路，并详细论述了其设计和实现过程。
本文设计的便携式数字存储示波器采用CPU+CPLD(复杂可编程逻辑器件)的智能仪器结构，使用液晶显示器(LCD)显示。
CPU﹢CPLD系统的最大特点是结构灵活，有较强的通用性，适用于模块化设计，从而能够提高算法效率;同时其开发周期较短，系统易于维护和扩展。
Winbond公司的单片机W77E58作为系统的核心，调控整个系统正常运行，同时完成对数据的处理。
Altera公司的EPM7064S作为系统的外围控制器，实现对系统的FIFO(先进先出存储器)与采样时钟的控制。
采用液晶屏显示，为用户提供友好的界面，并实现了系统的小型化和便携式。
本文详细地介绍了数字存储示波器的工作原理及其技术特点，接着给出了本系统硬件和软件设计的结构及思路。
硬件设计方面，本文主要讨论了信号调理电路、A/D变换电路、时基电路及触发电路的设计等。
通过具体的开发设计，解决了关于实时嵌入式系统的一些有意义的实际问题，基本实现了本文的设计目标。
关键词:数字存储示波器；单片机；复杂可编程逻辑器件；液晶显示AbstractWith the development of science and technology, the oscilloscopes, as common instruments, have made great progress. With digital technology, the oscilloscopes have become a kind of intelligent instrument with functions: waveform display, parameter measure, detecting, analyze, storage, and so on. The Digital Storage Oscil loscope (DSO) will replace Analog Oscilloscope. At present, domestic DSO product's type, which has our own independent property right, is too few. The DSO is hindered to apply wildly in our production and test by high price. On the basis of the analysis of DSO's fundamental principle, the design and implementation of a kind of portable digital storage oscilloscope system was discussed in detailed in the dissertation.The system discussed in the dissertation has the architecture built with CPU and CPLD (complex programmable logic device), and use liquid crystal display (LCD). The structure's most important feature is flexible structure and general usage. It enables designer to develop product within shorter time, and the system can be expanded easily.The theory and characteristic of DSO are amply introduced, then the hardware-software design frame and thought are given. Signal condition circuit, A/D circuit, time-base circuit and trigger circuit are discussed. Some signality practical problems about the real time embedded system are resolved while developing the portable DSO. The paper's design object is basically achieved.Key Words: DSO；Single-chip Microcomputer；CPLD；LCD目录摘要 (I)Abstract ..................................................................................................................... I I第1章绪论 (1)1 .1示波器简介 (1)1.2示波器的国内外研究现状 (2)1.3课题背景及主要工作 (5)第2章数字存储示波器的原理及相关应用技术 (7)2.1数字存储示波器的基本原理 (7)2.2数字存储示波器的主要技术指标 (8)2.3数字存储示波器的主要特点 (11)2.4取样原理及数字示波器的取样方式 (13)2.4.1取样原理 (13)2.4.2数字示波器的取样方式 (14)2.5示波器的工作模式 (16)第3章系统方案设计及关键部件的选用和介绍 (18)3.1系统方案设计 (18)3.1.1实时信号处理系统概述 (18)3.1.2系统总体方案 (19)3.2系统关键部件的选用及介绍 (22)3.2.1 CPU部件 (22)3.2.2可编程逻辑器件 (25)3.2.3模数转换部件 (30)3.2.4系统缓存部件 (33)第4章数字存储示波器的硬件电路设计 (40)4.1前端信号的调理电路 (40)4.1.1高阻衰减电路 (41)4.1.2 阻抗变换 (42)4.1.3前置放大与1、2、5衰减电路 (42)4.1.4驱动放大 (44)4.2数据采集与存储电路的实现 (44)4.3时基电路设计 (45)4.3.1时基调整与系统采样速率 (45)4.3.2系统采样速率调节的实现 (47)4.3.3时钟分频电路设计 (48)4.4触发系统设计 (50)4.4.1触发信号的产生与整形 (50)4.4.2触发方式的实现 (52)4.5单片机系统I/0口的扩展 (53)4.5.1 8255可编程并行I/O扩展接口 (53)4.5.2串入并出扩展I/O口 (54)4.6入机接口 (55)4.7通讯接口 (57)第5章示波器的软件设计 (59)5.1软件设计概述 (59)5.2系统软件结构设计 (60)5.2.1上电初始化主要工作流程 (62)5.2.2数据处理及显示程序的实现 (63)5.2.3键盘的响应 (64)5.3混合编程技术 (65)5.3.1 C51和汇编语言的性能比较 (65)5.3.2混合编程的规则 (66)5.4示波器算法的研究 (67)5.5绘图的实现 (70)5.5.1波形显示方法 (70)5.5.2液晶显示器汉字输出技术 (71)第6章系统可靠性与抗干扰设计 (73)6.1硬件的抗干扰设计 (73)6.1.1信号完整性分析 (74)6.1.2高速电路设计注意事项 (75)6.2系统软件抗干扰设计 (76)结论 (79)致谢 (81)参考文献 (82)第1章绪论1 .1示波器简介人类在认识自然和改造自然的过程中，必定要进行测量活动。
基于单片机的数字存储式示波器设计与实现
基于单片机的数字存储式示波器设计与实现引言示波器是电子工程师在电路设计和故障排除过程中必不可少的工具之一。
传统的示波器通常是使用模拟技术实现的，但随着数字技术的发展，数字存储式示波器逐渐取代了模拟示波器的地位。
本文将介绍一种基于单片机的数字存储式示波器的设计与实现方法。
设计方案硬件设计基于单片机的数字存储式示波器的硬件设计包括信号采集模块、数字化模块和存储模块。
信号采集模块信号采集模块用于将待测信号转化为电压信号，并进行放大和滤波处理。
常用的信号采集电路包括电阻分压、电容耦合和电流放大器等。
在设计中，我们需要根据待测信号的频率范围和幅值范围选择合适的信号采集电路。
数字化模块数字化模块将采集到的模拟信号转化为数字信号，通常使用模数转换器（ADC）实现。
ADC可以将连续的模拟信号转换为离散的数字信号，其分辨率决定了示波器的精度。
我们可以根据需要选择适当的ADC芯片，常见的有12位和16位的ADC。
存储模块存储模块用于存储数字化后的信号数据，以供后续处理和显示。
常见的存储介质有RAM和Flash，我们可以根据需要选择合适容量的存储芯片。
此外，还需要设计合适的存储控制电路，以实现对存储数据的读写操作。
软件设计基于单片机的数字存储式示波器的软件设计主要包括信号采集、数据存储和显示。
信号采集在信号采集阶段，首先需要对采样率进行设置。
采样率决定了示波器能够精确地表示待测信号的频率。
我们可以通过设置ADC的采样速率来实现对采样率的控制。
然后，需要给ADC提供时钟信号，并设置采样模式。
常见的采样模式有单次采样和连续采样两种。
在单次采样模式下，示波器只进行一次采样并存储数据；而在连续采样模式下，示波器会不间断地进行采样，直到停止命令被发送。
数据存储在数据存储阶段，需要将采样到的数据存储到存储芯片中。
存储数据的方式有多种，可以选择将数据逐个存储到存储芯片的不同地址上，也可以选择使用循环缓冲区方式。
显示在显示阶段，可以选择使用LCD显示屏或者串口传输方式将存储的数据显示出来。
简易示波器的涉及
一、设计目的1．掌握数字存储示波器的基本原理2．掌握数字存储示波器的设计方法三、设计内容要求设计的简易数字存储示波器达到如下功能和技术指标：1．具有连续触发和单次触发两种存储显示方式。
在连续触发存储显示方式中，仪器能连续对信号进行采集、存储并实时显示，且具有锁存(按“锁存’’键即可存储当前波形)功能。
在单次触发存储显示方式下，每按动一次“单次触发"键，仪器在满足触发条件时，能对被测周期言号或单次非周期信号进行一次采集与存储，然后连续显示采集的波形。
2．示波器垂直分辨率为32级／div，水平分辨率为20点／div (设示波器显示屏水平刻度为10 div，垂直刻度为8 div)，输入阻抗大于1 00 k 。
3．仪器的频率范围为DC～50 k H z，最少设置0．2 s／div、0．2 ms／div、2 0us／div三挡扫描基度，其误差≤5％；最少设置1 V／div、0.1 V／div、0.01 V／div三挡垂直灵敏度，其误差≤5％。
4．仪器触发电路采用内触发方式，上升沿触发，触发电平可调。
5．具有双踪示波功能，能同时显示两路被测信号波形。
6．具有水平移动扩展显示功能，要求将存储深度增加一倍，并且能通过操作“移动”键显被存储信号波形的任一部分。
7．其他，例如具有量程自动调节(Autoscale)功能、频谱分析功能等三、设计提示及参考资料数字存储示波器是二种基于计算机技术的新型数字示波器，其前半部是一个高速数据采集与存储系统，后半部是一个数据处理与显示系统。
（一）技术指标分析及总体方案的制定1．取样方式的选择数字存储示波器的取样方式有实时取样和等效时间取样两种。
实时取样是在信号存在期间的同时进行取样，因此对观测单次出现的信号非常有效。
等效时间取样是一种非实时的取样方式，它是先将周期性的高频信号经过取样变成波形与之形状相似的周期性低频信号，然后再做处理，因而可以使用转换速率较低的A／D转换器，但是等效时间取样方式的控制电路较复杂，并且不能观测单次出现的信号。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
简易存储示波器的设计与实现摘要本系统基于单片机最小系统，以高速模数转换器TLC5510为核心，利用CPLD构成高速逻辑控制器件控制高速A/D芯片采样转换和双口RAM存储数据、回放波形。
本系统主要由七个子模块电路构成：前级程控放大电路、TLC5510高速采样电路、基于CPLD的高速逻辑控制电路、数据存入与读出的双口RAM电路、AD7523 D/A转换电路、触发电路、单片机最小系统。
系统实现了单/双踪显示、多触发方式、波形存储等多种功能。
系统硬件设计应用了EDA工具，软件设计采用模块化编程方法。
关键字程控增益放大高速模数转换器数模转换器双口RAM CPLD一、方案设计与论证1.1 总体方案设计数字存储示波器是可以方便的实现对模拟信号进行存储，并能利用微处理器对存储数据做进一步处理的示波器，它具有实时显示和存储两种工作模式，其实时采样工作方式决定了系统设计方案必须采用高速数据的采集和处理技术，因而，高速数据采集、存储和回放电路的设计成为系统设计的难点。
由于受单片机时钟频率的限制，数据采集过程必须由高速逻辑器件控制，因此本设计以高速A/D转换器TLC5510为核心，利用CPLD产生高速的逻辑控制器件控制高速A/D芯片采样转换，并利用双口RAM存储数据、回放波形。
总体方案设计如图1所示图1 CPLD高速逻辑控制实现简易数字存储示波器原理框图1.2模块电路设计1.2.1前级信号处理模块的设计利用模拟开关MAX333A构成单、双踪切换及程控放大电路。
此模块的主要功能是控制两路信号的分时选通，并对输入信号的幅值进行程控放大，使输入信号的幅度满足模数转换器所要求的动态转换范围，并满足垂直灵敏度指标要求。
CH1、CH2两路波形信号分别经过OP07构成的射随器后，输入到模拟开关MAX333A，由CPLD产生的地址信号的最低位AR0控制CH1和CH2的高速轮流切换。
分时采样两路信号。
程控放大单元运用宽带运放构成放大器，高频信号失真很小，并且由精密电位器构成反相放大电路，完成输入信号的0.25倍、2.5倍、25倍精确放大。
后级运放实现+1.6V 电平抬升，以满足模数转换的0.6V~2.6V动态范围（原因见下面分析）。
具体电路设计框图如图2所示图2 前级信号处理设计框图具体实现电路图如图3所示图3 三档程控增益放大电路图1.2.2数据采集电路设计本系统采用高速模/数转换器TLC5510，此款ADC的最高采样速率为20Msps。
Vref（B）～Vref（T）的动态转换范围。
CLK端上升沿开采样。
输出使能端OE接低电平时，在2.5个CLK周期后，采样量化数据自动呈现在数据线上。
TLC5510的工作时序图如图4所示图4 TLC5510工作时序图编码方式如表1所示表1 TLC5510编码方式设计中，AD芯片采用内部参考电压，Ｖref(B) ＝0.6V; Ｖref(B) ＝2.6V；动态转换范围为0.6V~2.6V。
具体连接电路图如图5所示1.2.3 CPLD高速逻辑控制器高速控制部分电路由四个子模块组成：扫描时间因数t/div控制器，触发功能控制器，写地址计数器，读地址计数器。
这四部分电路均由CPLD设计完成，内部逻辑模块可表示如图6所示图6 CPLD高速逻辑控制单元框图各模块基本功能如下所述：·扫描时间因数t/div控制器实际上是一个时基分频器，用于控制A/D转换采样速率以及存储器的写入速度。
采用稳定度较高的40MHz有源晶振。
将其作为CPLD的时钟基准输入。
在CPLD中，先对其进行4分频。
目的是保证较高的相位稳定度。
再由CPLD生成一个分频比可调的分频器，将分频后的10M时钟进行可调分频，得到不同的采样时钟。
因此这一模块除有源晶振以外，其余部分均在CPLD中实现。
·触发功能控制器实现了单次触发、电平触发和连续触发功能，体现了数字存储示波器的一大优点。
具体实现电路见触发电路设计说明。
·写地址计数器用来产生写地址信号，它由CPLD生成二进制的计数器，计数器的位数由存储长度来确定。
写地址计数器的计数频率与A/D转换器的取样时钟频率相同，产生写地址数据送至双口RAM的地址线。
·读地址计数器用来产生读地址信号，它由CPLD生成二进制的计数器，产生读地址信号将数据从双口RAM中读出。
1.2.4 双口RAM读写采样数据AD采样量化数据由双口RAM存储。
IDT7134有两组相互隔离的数据线、地址线、片选线和读写控制线。
它们可以对RAM内部的存储单元同时进行读写操作。
并且互不影响，这样就解决了高速存取和读取的问题。
存储数据线与AD采样量化输出数据线相连，读出数据线与列扫描DA数据线相连。
存储与读出的地址线受CPLD控制。
具体连接图如图7所示图7 双口RAM连接图1.2.5 触发电路设计本设计实现了单次触发、电平触发和连续触发功能。
其中电平触发可以选择CH1、CH2和外部输入信号三路信号触发。
·单次触发存储显示方式每按动一次“单次触发”键，启动CPLD控制AD开采样200点并存储采样数据。
读地址线循环读出此200点数据，连续送显示。
·电平触发显示方式利用高速比较器MAX921，产生比较脉冲。
上升沿启动AD开采样200点并存储采样数据，读地址线循环读出此200点数据，同时送显示。
AD采样过程中，屏蔽触发脉冲。
触发电平正负5V可调。
电平触发原理图如图8所示图8 电平触发原理图具体实现电路图如图9所示图9 电平触发电路图·连续触发显示方式连续触发方式下，仪器能对信号进行采集、存储并实时显示。
1.2.6 行/列扫描电路设计由高速数/模转换器AD7523，构成行/列扫描电路核心。
·行扫描电路CPLD内的地址累加器的输出控制AD7523不断输出锯齿波，后级是一个加法电路，调节电位器，可以实现对输出锯齿波的直流电平移动。
达到调节显示器上波形左右位置平移的功能。
具体电路如图10所示图10 行扫描电路图·列扫描电路由AD7532、模拟开关和电平调节电路构成列扫描电路。
双口RAM右端的数据口输出数据送AD7532，后级两个电平跌价调节电路，调节电位器可以实现对CH1和CH2两个通道输出波形的上下平移。
模拟开关MAX333A实现单/双踪切换功能。
具体电路如图11所示图11 列扫描电路图1.2.7 输出信号与模拟示波器的连接显示采样模拟示波器的X－Y方式，在X－Y方式下，示波器的垂直轴和水平轴的偏转电压由外部提供。
屏幕上每一个位置都有对应的一个X－Y坐标。
因此，只要提供波形的坐标数据，经D/A转换送至X、Y轴即可，显示时，地址计数器以固定的频率循环计数，地址信号直接送至行扫描DA，产生周期锯齿波，对应X轴偏转电压；双口RAM数据送至列扫描DA，对应Y轴偏转电压。
具体输出信号如图12所示图12 显示原理图二、理论分析与参数计算2.1 程控放大器增益程控增益放大器的放大倍数要求满足垂直灵敏度指标，同时兼顾系统输入信号和AD输入信号幅值范围。
指标要求设置0.01V/div、0. 1V/div、1V/div三档垂直灵敏度，系统输入信号范围为－4V～＋4V；AD输入信号幅度为0.6～＋2.6V。
综合以上指标，设置三档放大倍数分别为0.25倍、2.5倍、25倍，其中0.25倍放大倍数对应1V/div垂直灵敏度；2.5倍放大倍数对应0.1V/div垂直灵敏度；25倍放大倍数对应0.01V/div垂直灵敏度。
2.2 采样率Fs与扫描时间因数在固定存储深度M的条件下，采样速率Fs与扫描时间因数S成反比。
关系是10S×Fs＝M取M=200，则Fs＝20/S设计扫描时间因数从20uS/div～200mS/div，共有13档，覆盖题目要求的3档扫描时间因数。
依据上式，计算对应的采样速率如表2所示表2 扫描时间因数与采样速率对照表值得注意的是：采样速率的获得是对时基信号进行可调分频得到的。
实际设计中需要对输入分频器的10MHz信号进行可调分频得到上表所列采样速率。
2.3 A/D芯片的选取A/D芯片的位数取决于垂直分辨率，指标要求垂直分辨率为32级/div，示波器满刻度为8格。
垂直方向上应该有32×8＝256＝28量化级，因此A/D转换器的位数不应该低于8位。
此外，从表2可知，A/D转换器的采样率不应低于1MHz，本设计采样8位并行高速A/D转换器TLC5510，最高采样率为20MHz，满足采样率要求。
2.4 输入信号峰峰值测量通过89C51读取并分析RAM中的数据，判断最大值、最小值，由此可以计算出峰峰值。
三、软件设计3.1 系统软件主程序流程图图13 系统软件主程序流程图3.2 CPLD高速逻辑控制单元设计3.2.1分频比可调分频器设计使用VHDL语言描述分频比可调的分频器，其基本思想是：在分频器内部串联数个小的分频器，分别可以实现2、4、5、10等分频，利用D0~D5和Sel0、Sel1控制端口和二选一单元器件选择各分频器是否接入，以此实现分频可调的功能。
3.2.2读/写地址累加器设计读/写地址累加器实际上是对采样脉冲的循环计数。
循环周期等于存储深度。
四、系统测试4.1测试使用仪器·示波器YB4324 ·数字万用表FLUKE 17B·万利单片机仿真机·泰克信源AFG310·直流稳压电源DH1718D-2 ·泰克数字存储示波器TDS10024.2测试方法与步骤将泰克信源，泰克数字存储示波器，模拟示波器按图14所示与被测系统连接好，打开仪器电源开关，给仪器预热。
然后打开开关电源，用数字万用表量出电源输出值，并调整到所需的幅度范围内，接着关上电源，接上自制系统的供电端子，再打开电源，给系统供电，进行系统测试。
图14 系统测试原理图（1）单次触发存储显示方式的测试将自制的示波器设置好扫描时间因数，调整触发电平，按下单次触发键，用自制的示波器和泰克存储示波器同时对被测周期信号或单次非周期信号进行一次采集与存储，比较两幅波形，发现波形无明显失真。
（2）连续触发存储显示方式的测试将自制的示波器设置好扫描时间因数，调整触发电平，按下连续触发存储键，用自制的示波器和泰克存储示波器同时对被测周期信号或单次非周期信号进行连续的采集与存储并实时显示，比较两幅波形，发现波形无明显失真。
（3）触发功能的测试设置好自制示波器的触发电平，从CRT上观察波形，调节示波器的触发电平，发现对同一周期信号触发点发生变化。
（4）扫描时间因数的测试设置好扫描时间因数，采集存储并回放一幅周期性信号，估算出CRT上周期性信号一个周期所占的水平刻度m div，并根据设置的扫描时间因数，算出周期信号的频率，与泰克数字存储示波器测得信号的频率进行比较，估算出误差，误差小于2％。