电子课件-《数字逻辑电路(第四版)》-A05-3055 §4~1
合集下载
数字电路组合逻辑电路ppt课件
一、普通编码器
任何时刻只允许 输入一个编码信 号，否则输出将 发生混乱。
3位二进制（8线－3线）编码器 12
输入
输出
I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0
10000000000
01000000001
00100000010
00010000011
00001000100
00000100101
9
3.交通信号灯的正常工作状态与故障状态
10
4.设计一个路灯控制电路，要求实现 的功能是：当总电源开关闭合时，安装 在三个不同地方的三个开关都能独立地 将灯打开或熄灭；当总电源开关断开时， 路灯不亮。
11
4.3 若干常用组合逻辑电路
4.3.1 编码器
编码：将一组信号按一定规律编码，每 一组代码都有确定的含义。 编码器：实现编码功能的逻辑电路。
29
30
4.3.3 数据选择器
在多路数据传送过程中， 能够根据需要将其中任意
输 入 数
一路挑选出来的电路，叫 据
做数据选择器，也称为多
路选择器或多路开关。
选择控制信号
31
采用CMOS传输门结构的数据选择器CC14539
32
33
双4选1数据选择器74LS153
34
用两个4选1数据选择器接成的8选1数据选择器
4.2.1 组合逻辑电路的分析方法 分析步骤：
1. 由逻辑图逐级写出各输出端的逻辑表达式 2. 化简（最简与或式）和变换各逻辑表达式 3. 列出真值表 4. 根据真值表和逻辑表达式对电路进行分析， 并确定电路的功能
3
4
5
4.2.2 组合逻辑电路的设计过程
设计步骤： 1.逻辑抽象:分析问题的因果关系，确
《数字逻辑电路》PPT课件
5.2 数制
求八进制数[N]8＝217所对应的十进制数。 解:[N]8＝[217]8 ＝[2×82+1×81+7×80]10 ＝[128+64+7]10 ＝[199]10 即:[217]8＝[199]10
精选ppt
上一页 下一页 返回
5.2 数制
求十六进制数[N]16＝[A8]16所对应的十进制数。 解: [N]16＝[A8]16 ＝[10×161+8×160]10 ＝[160+8]10 ＝[168]10 即 [A8]16＝[168]10
1.每一位数是0～9十个数字符号中的一个，这些基本 数字符号称为数码。
2.每一个数字符号在不同的数位代表的数值不同，即使 同一数字符号在不同的数位代表的数值也不同。
3.十进制计数规律是“逢十进一”。
精选ppt
下一页 返回
5.2 数制
十进制数的任意一个n位的正整数都可以用下式表示:
[N]10=n-110n-1+n-210n-2+ +1101+0100
精选ppt
上一页 下一页 返回
5.2 数制
将十进制数[10]10转换成二进制数。 解:
所以[10]10＝к3к2к1к0 ＝[1010]2
精选ppt
上一页 下一页 返回
5.2 数制
3.二进制与八进制、十六进制的相互转换
（1）二进制与八进制之间的相互转换
因为三位二进制数正好表示0～7八个数字，所以一个二 进制数转换成八进制数时，只要从最低位开始，每三位分为一 组，每组都对应转换为一位八进制数。若最后不足三位时，可 在前面加0，然后按原来的顺序排列就得到八进制数。
精选ppt
上一页 下一页 返回
数字逻辑电路PPT课件
正负逻辑转换举例 正逻辑(与非门) AB Y 001 011 101 110
负逻辑(或非门) AB Y
11 0 10 0 01 0 00 1
第32页/共97页
1.2.4 基本定律和规则 1. 逻辑函数的相等
设有两个逻辑:F1=f1(A1,A2,…,An) F2=f2(A1,A2,…,An)
如果对于A1,A2,…,An 的任何一组取值(共2n组), F1 和 F2均相等,则称F1和 F2相等.
4. 二进制数与十进制数之间的转换 (1)二进制数转换为十进制数(按权展开法)
例：
(1011.101) 1 23 1 21 1 20 1 21 1 23 2
8 2 1 0.5 0.125
第8页/共97页
（2）十进制数转换为二进制数(提取2的幂法)
例： (45.5)10 32 8 4 1 0.5 1 25 0 24 1 23 1 22 0 21 1 20 1 2-1 (101101.1)2
· + 0 1 原变量 反变量
+ · 1 0 反变量 原变量 则所得新的逻辑式即为F的反函数，记为F。
例 已知 F=A B + A B, 根据上述规则可得： F=(A+B)(A+B)
第37页/共97页
例 已知 F=A+B+C+D+E, 则 F=A B C D E
由F求反函数注意： 1）保持原式运算的优先次序； 2）原式中的不属于单变量上的非号不变；
00
0
01
1
10
1
11
1
第20页/共97页
A
≥1
B
或门逻辑符号
F=A+B
或门的逻辑功能概括为: 1) 有“1”出“1”; 2) 全“0” 出“0”.
第一学期广东中职一年级劳动版《数字逻辑电路(第四版)》+第二章第一节+组合逻辑电路的分析与设计课件
２． 逻辑函数的最简表达式
（１） 逻辑函数的最小项 在逻辑函数表达式中， 如果一个乘积项包含了所有的输入变量， 每个
变量以原变量或反变量的形式作为一个因子， 并且只出现一次， 那么该乘 积项称为最小项。
（２） 逻辑函数的最小项表达式 任何一个逻辑函数都可以表示成若干个最小项之和的形式，这种逻辑
表达式称为逻辑函数最小项表达式。 一个逻辑函数的表达式不是唯一的 ， 而最小项表达式是唯一的。
实训项目 ３ 三人表决器电路的安装与测试
一、 实训目的 １．能识别数字集成电路芯片引脚， 按工艺要求
正确装配电路。 ２． 能分析、 设计三人表决器电路。 ３． 能使用电子仪器仪表测量分析电路。
二、 实训任务
举重比赛运动员试举成功与否裁定
表决器电路示意框图
表决器的测试电路
三、工具、仪表及器材
1．工具 电子钳、电烙铁、镊子等常用电子组装工具一套。
（1）卡诺图的画法 1) 由真值表画卡诺图。
卡诺图的画法
Y(A、B)的真值表
AB
Y
00
Y0
01
Y1
10
Y2
11
Y3
两个变量卡诺图
Y（A、B、C）的真值表
AB C
Y
A BC
Y
000
Y0
100
Y4
001
Hale Waihona Puke Y1101Y5
010
Y2
110
Y6
011
Y3
111
Y7
三变量卡诺图
Y（A、B、C、D）的真值表
ABC D
（２） 测试要求 设 Ｓ１、 Ｓ２、 Ｓ３ 按下为 “０”， 未按下为 “１”， 按表 中的要
数字电路第四版第4章组合逻辑电
03
利用多路复用器、编码 器等集成度更高的元件 代替多个小规模元件。
04
优化布线，减少不必要 的连线，降低元件间的 耦合。
提高电路速度
01
02
03
04
选择高速的逻辑门和元件，以 提高信号传输速度。
优化电路结构，减少信号传输 路径和延迟。
适当增加驱动强度，提高信号 的驱动能力。
避免信号在电路中产生反射和 振荡，减小信号延迟。
降低功耗
选择低功耗的逻辑门和元件，降低静 态功耗。
采用适当的电源管理技术，如电源关 断、时钟关断等，降低功耗。
优化电路结构，减少不必要的逻辑门 和元件，降低动态功耗。
优化布线，减小连线的电阻和电感， 降低信号传输过程中的功耗。
06 组合逻辑电路的实例分析
实例一：简单计算器电路
01
02
功能描述
实现基本的加、减、乘、除运 算功能。
的形式。
卡诺图法
利用卡诺图法将逻辑函 数表达式转换为易于实
现的形式。
卡诺图设计法
卡诺图法的基本原理
利用卡诺图法进行逻辑电路设 计的基本原理和方法。
卡诺图的构造
介绍如何构造卡诺图，以及卡 诺图中最小项和最大项的表示 方法。
卡诺图的简化
介绍如何利用卡诺图进行逻辑 函数的简化，以及如何利用卡 诺图进行逻辑电路的设计。
分析逻辑表达式时，需要注意表达式的化简，以减少所需的逻辑门数量，提高电路 的效率。
真值表分析
真值表是描述组合逻辑电路所有可能 输入情况下输出结果的表格。通过真 值表，可以全面了解电路的功能。
真值表可以帮助我们发现电路中可能 存在的冒险现象，如无关项引起的竞 争冒险。
真值表的列对应于输入变量的所有可能取值 ，行对应于输出变量的所有可能取值。在每 个格子中，填写对应输入取值下的输出取值 。
电子课件-《数字逻辑电路(第四版)》-A05-3055 §2~4
第二章 组合逻辑电路
思考与练习
１． 译码器的功能是什么？ ２． 二进制译码器和显示译码器有何区别？ ３． 简要描述数码管的内部结构。 ４． 数码管有共阴极和共阳极两种接法， 分 别在什么条件下才能发光？
第二章 组合逻辑电路
一、 实训目的
实训项目 ５ 十进制数显示电路的安装与测试
１． 能识别数字集成电路芯片引脚， 按工艺要求正确装配电路。
集成8421BCD码译码器有74LS42、CC4028B、C301 等。
常用的共阴极显示译码器有：T337、T339、T1048、T4048、
T1248、T4248、T1249、T4249、T1049、CC4511、
CC14513等。 常用的共阳极显示译码器有：T1247、T4247、T338 常等用。的液晶显示译码器有：C306、CC4055、CC14543 等。
Y0 DCBA Y2 DCBA Y4 DCBA Y6 DCB A Y8 DCBA
Y1 DCBA Y3 DCBA Y5 DCBA Y7 DCBA Y9 DCBA
第二章 组合逻辑电路
8421BCD码译码器真值表
DCBA 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
第二章 组合逻辑电路
由译码输出的逻辑表达式可以看到， 译码器除了 能把 ８４２１ＢＣＤ 码译成相应的十进制数码之外， 它还能 “拒绝伪码”。 所谓伪码， 是指１０１０ ～１ １１１ 这６ 个码。 当输入该６ 个码中任意一个码时， Ｙ ０ ～ Ｙ ９ 均为 “１”， 即得不到译码输出。 这 就是拒绝伪码。
２． 能分析、 设计使用 ８４２１ 编码器、 译码器实现的十进 制数显示电路。
３． 能使用电子仪器仪表测量分析电路。
数字电子技术时序逻辑电路PPT
CP0 CP0 CP1 CP3 Q0 CP2 Q1
写驱动方程： J 0 K 0 1
J1 J2
Q3 K2
1
K1
1
J 3 Q1Q2
K3 1
写状态方程：
Q0n1 QQ1n2n11
n
Q0
Q3
n
Q2
n
Q1
（CP0 下降沿动作） （Q0 下降沿动作） （Q1下降沿动作）
Q3n 1
Q1Q2
画时序图： 该电路能够自启动。
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤：
① 写时钟方程； ② 写驱动方程； ③ 写状态方程； ④ 写输出方程。
[例5-2]试分析图示时序逻辑电路的逻辑功能，列出状态转换 表，并画出状态转换图。
解：图5-7所示电路为1个异步摩尔型时序逻辑电路。 写时钟方程：
Q3n（Q0
下降沿动作）
列状态转换表：
画状态转换图：
5.2 若干常用的时序逻辑电路 5.2.1寄存器
1. 基本寄存器
图5-2 双2位寄存器74LS75的逻辑图
图5-2所示为双2位寄存器74LS75的逻辑图。当 CPA = 1时，
送到数据输入端的数据被存入寄存器，当CPA =0时，存入
寄存器的数据将保持不变。
2n-1 M 2n
然后给电路的每一种状态分配与之对应的触发器状态组合。
4）确定触发器的类型，并求出电路的状态方程、驱动方程 和输出方程。 确定触发器类型后，可根据实际的状态转换图求出电路的状 态方程和输出方程，进而求出电路的驱动方程。
5）根据得到的驱动方程和输出方程，画出相应的逻辑图。
6) 判断所设计的电路能否自启动。
1.同步计数器 1)同步二进制计数器
写驱动方程： J 0 K 0 1
J1 J2
Q3 K2
1
K1
1
J 3 Q1Q2
K3 1
写状态方程：
Q0n1 QQ1n2n11
n
Q0
Q3
n
Q2
n
Q1
（CP0 下降沿动作） （Q0 下降沿动作） （Q1下降沿动作）
Q3n 1
Q1Q2
画时序图： 该电路能够自启动。
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤：
① 写时钟方程； ② 写驱动方程； ③ 写状态方程； ④ 写输出方程。
[例5-2]试分析图示时序逻辑电路的逻辑功能，列出状态转换 表，并画出状态转换图。
解：图5-7所示电路为1个异步摩尔型时序逻辑电路。 写时钟方程：
Q3n（Q0
下降沿动作）
列状态转换表：
画状态转换图：
5.2 若干常用的时序逻辑电路 5.2.1寄存器
1. 基本寄存器
图5-2 双2位寄存器74LS75的逻辑图
图5-2所示为双2位寄存器74LS75的逻辑图。当 CPA = 1时，
送到数据输入端的数据被存入寄存器，当CPA =0时，存入
寄存器的数据将保持不变。
2n-1 M 2n
然后给电路的每一种状态分配与之对应的触发器状态组合。
4）确定触发器的类型，并求出电路的状态方程、驱动方程 和输出方程。 确定触发器类型后，可根据实际的状态转换图求出电路的状 态方程和输出方程，进而求出电路的驱动方程。
5）根据得到的驱动方程和输出方程，画出相应的逻辑图。
6) 判断所设计的电路能否自启动。
1.同步计数器 1)同步二进制计数器
第一学期广东中职一年级劳动版《数字逻辑电路(第四版)》第一章第二节复合门电路课件
EN为低：V4输出高电平，V12截止，与非门电路，Y AB ，工作状态；
EN为高：V6、V7、V10截止；V12导通，V9截止，电路处于高阻状态。
电路
三态门
逻辑符号
2.真值表
三态门的逻辑真值表
EN
A
B
0
0
0
0
0
1
0
1
0
0
1
1
1
×
×
Y 1 1 1 0 高阻态
另一种三态门的逻辑符号
逻辑符号
3.三态门的用途
uc VDD,uc 0V ，V1、V2至少有一
个导通，相当于开关接通。
3.三态门
三态门的逻辑电路
当E = 0时，Y = ，A 三态门相当于一个反相器。
当E = 1时，模拟开关断开，输出端与地和电源VDD 之间都断开而呈现出高阻态。
八、 集成电路使用中应注意的问题
１． ＣＭＯＳ 集成电路使用中应注意的问题
）
）
两种TTL与非门的外引线排列图
TTL与非门电路的工作原理
3．TTL与非门电路的特性和主要参数 TTL与非门电路的电压传输特性
① 输出高电平VOH 和输出低电平VOL ② 输入高电平VIH、输入低电平VIL ③ 阈值电压VTH ④ 关门电平VOFF和开门电平VON ⑤ 噪声容限电压
a.低电平噪声容限电压VNL b. 高电平噪声容限VNH ⑥ 扇出系数N
逻辑函数Y的真值表
逻辑变量值
A
B
0
0
0
1
1
0
1
1
逻辑函数值 Y 1 0 0 1
想一想
（2）逻辑表达式
逻辑表达式——由逻辑变量和与、或、非三种运算符号 所构成的表达式，简称函数式或表达式。
EN为高：V6、V7、V10截止；V12导通，V9截止，电路处于高阻状态。
电路
三态门
逻辑符号
2.真值表
三态门的逻辑真值表
EN
A
B
0
0
0
0
0
1
0
1
0
0
1
1
1
×
×
Y 1 1 1 0 高阻态
另一种三态门的逻辑符号
逻辑符号
3.三态门的用途
uc VDD,uc 0V ，V1、V2至少有一
个导通，相当于开关接通。
3.三态门
三态门的逻辑电路
当E = 0时，Y = ，A 三态门相当于一个反相器。
当E = 1时，模拟开关断开，输出端与地和电源VDD 之间都断开而呈现出高阻态。
八、 集成电路使用中应注意的问题
１． ＣＭＯＳ 集成电路使用中应注意的问题
）
）
两种TTL与非门的外引线排列图
TTL与非门电路的工作原理
3．TTL与非门电路的特性和主要参数 TTL与非门电路的电压传输特性
① 输出高电平VOH 和输出低电平VOL ② 输入高电平VIH、输入低电平VIL ③ 阈值电压VTH ④ 关门电平VOFF和开门电平VON ⑤ 噪声容限电压
a.低电平噪声容限电压VNL b. 高电平噪声容限VNH ⑥ 扇出系数N
逻辑函数Y的真值表
逻辑变量值
A
B
0
0
0
1
1
0
1
1
逻辑函数值 Y 1 0 0 1
想一想
（2）逻辑表达式
逻辑表达式——由逻辑变量和与、或、非三种运算符号 所构成的表达式，简称函数式或表达式。
数字逻辑电路大全PPT课件(2024版)
第6页/共48页
Rb1 4kΩ
Rc 2 1.6kΩ
Vc 2
1
+VCC（ +5V） Rc4 130Ω
3
T2 4
1
3
A
31
2T2
D Vo
B
T1
C
Ve 2
1
3
2T 3
Re2
1kΩ
输入级
中间级
输出级
第7页/共48页
2．TTL与非门的逻辑关系
（1）输入全为高电平3.6V时。
T2、T3导通，VB1=0.7×3=2.1（V ），
列。 6 ． 74AS 系 列 —— 为 先 进 肖 特 基 系
列， 它是74S系列的后继产品。 7．74ALS系列——为先进低 功耗肖特基系列， 是74LS系列的后继产品。
第30页/共48页
2.3
一、 NMOS门电路 1．NMOS非门
MOS逻辑门电路
VDD (+12V)
VDD (+12V)
VDD (+12V)
0.4V
高 电 平 噪 声 容 限 第1V5页NH/共＝48V页OH （ min ） - VON ＝ 2.4V-2.0V ＝
四、TTL与非门的带负载能力
1．输入低电平电流IIL与输入高电平电流IIH （1）输入低电平电流IIL——是指当门电路的输入端
接低电平时，从门电路输入端流出的电流。
& Vo G0
呈 现 高 阻 ， 称 为 高 阻 态 ， 或 禁 止 态+V。CC
Rc2
Rc4
Rb1
Vc2 1
3
T2 4
A
&
B
L
EN
数字逻辑电路教程PPT第5章时序逻辑电路
示意图、功能表
74161功能表
74161符号
波形图
012 34 56 7
VCC QCC Q0 Q1 Q2 Q3 T LD 16 15 14 13 12 11 10 9
74LS161
1 2 34 56 7 8
Cr CP D0 D1 D2 D3 P GND
T4161(74LS161)的外引脚图
例5-5 试用74161构成八位二进制加法计数 器。
状态表 状态图
驱动方程 特性方程
状态方程
CP触发沿 时序图
概括逻辑功能
[例5-1]试分析图5-2所示时序电路的逻 辑功能。
⑴根据图5-2所示逻辑图写出的驱动方程为： 写出的输出方程为：
⑵将上式代入JK触发器的特性方程 ⑶求得状态方程：
求状态转换表和状态转换图，画波形图。 设电路的初始状态
代入状态方程和输出方程得
若无效状态在CP作用下不能进入有效循环，则表明电路 不能自启动。
[例5-2]试分析图5-5所示时序电路的逻辑功能。
图5-5
解：⑴根据图5-5写出的驱动方程如下：
图5-5
状态方程、输出方程如下：
⑵列状态转换表(表5-2)，画出状态转换图(图5-6)
3、确定逻辑功能：X=0，回 到00状态，且F=0；只有连续 输入四个或四个以上个1时， 才使F=1否则F=0。故该电路 称作1111序列检测器。
预置数与CP同步，清零与CP异步。
Q1
Q2
Q3
Q4
Qcc
T Q Cr LD CP
寄存器
➢ 在数字系统和计算机中，经常要把一些数据信 息暂时存放起来，等待处理。
➢ 寄存器就是能暂时寄存数码的逻辑器件。 ➢ 寄存器内部的记忆单元是触发器。 ➢ 一个触发器可以存储一位二进制数，N个触发
数字逻辑电路第4章触发器PPT课件
.
35
三、主从型触发器 1.主从RS触发器
下降沿 触发
第4章 4.2
CP上升沿到来主触发 器接收信号，从触发
器保持原态。
延迟输出
CP下降沿到来主触
发器被封锁，从触
发器接收主触发器
.
信号。
36
主从型触发器的动 作特点：
（触发器分两步动作） 当CP=1时，输入信号 进入主触发器，从触 发器CP=0被封锁； 当CP=0时，主触发器 被封锁，从触发器 CP=1被开启。
基本RS触发器亦称之为置位、复位触发器。
.
18
用或非门构成的基本RS触发器
第4章 4.2
输入高电 平有效
.
19
第4章 4.2
用或非门构成的基本RS触发器
特性表
用与非门构成的基本RS触发器
特性表
SD RD Qn Qn+1
000
001
1 01 1 00 010 011 110 111
0 保持 1
1 置‘1’
第四章 触发器
第4章目录
4.1 基本触发器
4.2 同步触发器 4.3 主从触发器 4.4 边沿触发器 4.5 时钟触发器的功能分类和转换
4.6 触发器的逻辑功能表示方法及转换
.
1
概述
和门电路一样，触发器也是构成各种复杂数字系 统的基本逻辑单元。触发器的基本逻辑功能是可以保 存1位二进制信息。
触发器具有什么功能 ?
特性方程: Qn+1=J Qn + K Qn
.
53
3. T 触发器与T 触发器
第4章 4.3
(1) T 触发器
把JK触发器的J、K端接在一起可构成T触发器。（一 般无专门定型产品）
数字电子技术基础(第四版)-第4章-组合逻辑电路解析PPT课件
-
54
设计实例2：用2N选一数据选择器实现 N+1个变量的逻辑函数。
设计思想： ①将N个变量接数据选择器的选择输入端（即地址端） ②余下的一个变量作为数据选择器的数据输入端。
-
55
例：用74153实现三变量函数。
F (A ,B ,C ) m (1 ,3 ,5 ,6 )
解一：设B接A1，C接A0。
A
' 0
)
m2
'
...
Y7 ' ( A2 A1A0 ) m 7 '
-
45
-
46
-
47
三、用译码器构成函数发生器P186
例1：
请写出Y的逻辑函数式
Y(Y3'Y4'Y5')' Y3Y4 Y5
m3 m4 m5
m(3, 4,5)
Y A 'B C A B 'C ' A B 'C
-
48
例2：用74138构成下 列函数发生器：
F A 'B 'C A 'B C A B 'C A B C ' 0 B 'C ' ( A ' A ) B 'C A B C ' A 'B C
0 m 0 1 m 1 A m 2 A 'm 3
D 0 m 0 D 1 m 1 D 2 m 2 D 3 m 3
-
56
解二：设A接A1，B接A0。
4）画逻辑图（略）
-
31
三、优先编码器 8线-3线优先编码器
74HC148
-
1、功能表
输入：I 0 ~ I 7 ,共8个输入端
数字逻辑电路第一章.ppt
要点： 系统讨论各种进位计数制的特点、表示法和相互转换。
例：十进制数 1 2 4 6 3 8 5 3 4 5 . 6 7 8 0 91
1. 特点 ：⑴ 10个、有序的数字符号：0,1,2,3,4,5,6,7,8,9 ⑵ 小数点符号：“.” ⑶ “逢十进一”的计数规则
其中：“十” 为进位基数(Base / Radix)，简称基数( R )。
• 表示法 ① 并列表示法 （N)R=(A n-1 A n-2 …A1 A 0 .A -1 A -2 … A -m ) R
(0≤A i≤R-1)
② 多项式表示法
( N )R = ( A n-1×10 n-1 + A n-2×10 n-2 + … + A 1×10 1
+ A 0×10 0 + A -1×10 -1 + … +A-m×10 -m ) R
第一章 数制和编码
1.1 进位计数制 1.2 各种进位计数制的相互转换 1.3 带符号数的代码表示 1.4 带符号数的加减法 1.5 十进制数的常用代码 1.6 可靠性编码
第一章 数制与编码
Number Systems and Codes
所谓“数制”，即各种进位计数制 ( Positional number system ) 。
2. 表示法 ：并列表示法 Positional Notation 多项式表示法 Polynomial Notation
① 并列表示法
例：十进制数
万千百十个 位位位位位
104 103 102 101 100
十 百 千 万 十万 百万 分分分分 分 分 位位位位 位 位
10-1 10-2 10-3 10-4 10-5 10-6
例：十进制数 1 2 4 6 3 8 5 3 4 5 . 6 7 8 0 91
1. 特点 ：⑴ 10个、有序的数字符号：0,1,2,3,4,5,6,7,8,9 ⑵ 小数点符号：“.” ⑶ “逢十进一”的计数规则
其中：“十” 为进位基数(Base / Radix)，简称基数( R )。
• 表示法 ① 并列表示法 （N)R=(A n-1 A n-2 …A1 A 0 .A -1 A -2 … A -m ) R
(0≤A i≤R-1)
② 多项式表示法
( N )R = ( A n-1×10 n-1 + A n-2×10 n-2 + … + A 1×10 1
+ A 0×10 0 + A -1×10 -1 + … +A-m×10 -m ) R
第一章 数制和编码
1.1 进位计数制 1.2 各种进位计数制的相互转换 1.3 带符号数的代码表示 1.4 带符号数的加减法 1.5 十进制数的常用代码 1.6 可靠性编码
第一章 数制与编码
Number Systems and Codes
所谓“数制”，即各种进位计数制 ( Positional number system ) 。
2. 表示法 ：并列表示法 Positional Notation 多项式表示法 Polynomial Notation
① 并列表示法
例：十进制数
万千百十个 位位位位位
104 103 102 101 100
十 百 千 万 十万 百万 分分分分 分 分 位位位位 位 位
10-1 10-2 10-3 10-4 10-5 10-6
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
D触发器构成的数码寄存器
第四章 时序逻辑电路
2．D锁存器构成的数码寄存器 锁存器——没有锁存信号时，
其输出状态随输入信号的变化而 变化；锁存信号作用时，锁存器 保持锁存信号来前的状态。
CP＝1，1D～4D存入1Q～4Q CP＝0，保持
D锁存器构成的数码寄存器
第四章 时序逻辑电路
3．寄存器阵 寄存器阵——一种存储器，存储单元均采用D锁存触发器。
思考与练习
１． 简述寄存器的定义及分类。 ２． 数码寄存器的功能是什么？ ３． 移位寄存器的功能是什么？ ４． 时序逻辑电路与组合逻辑电路有什么本质区别？
第四章 时序逻辑电路
实训项目 ８流水灯控制电路的安装与测试 一、 实训目的
１． 能识别数字集成电路芯片引脚， 按工艺要求正确装ቤተ መጻሕፍቲ ባይዱ配电路。 ２． 能分析、 设计流水灯控制电路。
第四章 时序逻辑电路
§ ４—１ 寄 存 器
学习目标
１． 了解时序逻辑电路的特点、 分类和功能。 ２． 了解寄存器的分类及工作原理。 ３． 掌握寄存器的功能和使用。
第四章 时序逻辑电路
一、 时序逻辑电路的概念 时序逻辑电路又称时序电路。 时序逻辑电路在任何
一个时刻的输出状态不仅取决于当时的输入信号，而且 还取决于电路原来的状态。
数量 8 1 8 8 8 8 1 1 1 1
第四章 时序逻辑电路
四、训练步骤及工艺要求 1．识别、检测元器件
74HC164的外形图
第四章 时序逻辑电路
2．装配电路
安装好的电路板
第四章 时序逻辑电路
3.测试步骤及要求 （1）测试前的检查要求 1）对照测试线路图和装配图进行检查，仔细检查电路中 各电路是否安装正确，导线、焊点是否符合要求，检查有极性 器件是否安装并连接正确。
CT5495、SN74LS95B、HD74LS95 C423、CC4015 7496、CT4096、SN74LS96 T456、T1164、T1166、T457、T1199 C424、CC14006
T1194、T3194、C40194、C422、CC4035 T458、T1198、CC4034
第四章 时序逻辑电路
2）用万用表R×1挡测电源与地之间的电阻。发现短路， 应先检查，排除短路点。
3）检查无误后，按集成电路标记口的方向插上集成电路， 方可通电测试。
第四章 时序逻辑电路
（２） 测试要求
用示波器观察 ＣＰ 和 Ｑ ７ ～ Ｑ ０ 的波形， 观测发光二 极管 Ｖ１ ～ Ｖ８ 的变化， 列出 ＣＰ 和Ｑ ７ ～ Ｑ ０ 的状态表。
状态表
CP
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
第四章 时序逻辑电路
五、 实训总结
１． 完成测试记录， 并分析测量结果。 ２． 在安装测试过程中遇到哪些问题， 是如何解决的？ ３． 该电路可以移植应用于哪些场合？
第四章 时序逻辑电路
二、移位寄存器 1．单向移位寄存器
串行输入、串并行输出单向移位寄存器
第四章 时序逻辑电路
串行输入——当来一个CP移位脉冲时， 各触发器状态移入下一级的输入方式。
并行输出——输出取自各触发器的Q端。 串行输出——输出取自最高位触发器的Q端。
串并行输入、串并行输出移位寄存器
第四章 时序逻辑电路
３． 能使用电子仪器仪表测量分析电路。
第四章 时序逻辑电路
二、 实训任务
流水灯控制电路示意框图
第四章 时序逻辑电路
流水灯控制电路的测试电路
第四章 时序逻辑电路
三、工具、仪表及器材 1．工具 电子钳、电烙铁、镊子等常用电子组装工具一套。 2．仪表 +5V稳压电源、万用表、脉冲信号发生器。
第四章 时序逻辑电路
第四章 时序逻辑电路
二、数码寄存器 寄存器——具有能够接收、暂存和传递数码的一种
逻辑记忆元件。 数码寄存器——最简单的寄存器，只具有接收数码和
清除原有数码的功能。
多位D触发器 D锁存器 寄存器阵
第四章 时序逻辑电路
1．D触发器构成的数码寄存器
Cr＝0，1Q～4Q＝0。 Cr =1，1D~4D的数码并行存入1Q~4Q之中。 Cr =1、CP = 0时，各触发器处于保持状态。
3．元器件
代号 R1~R8
R25 R9~R16 R17~R24 V1~V8 V9~V16
S
元器件明细表
名称 电阻器 电阻器 电阻器 电阻器 三极管 发光二极管 微动开关 移位寄存器 集成块管座 印制试验板
型号 10kΩ 10kΩ 1 kΩ 100Ω 9012 红色 常开 74HC164 14脚 28×56（焊点数）
双向 移位 寄存器
电路
四位D触发器 六位D触发器 八位D触发器 四位D锁存器 双四位D锁存器 八位锁存器
四位 双四位 五位 八位 十八位
四位 八位
型号
T451、T3175、T4175、T1173、T4173、CC4042、 C421 T11174、T3174、T4174、CC40174 T4377、T3374、T4374 T452、T4375 T1116 T3373、T4373
74HC164引脚排列 图
8位移位寄存器，串行输入数据，并行输出。
第四章 时序逻辑电路
2. 双向移位寄存器 M——左右控制端
双向移位寄存器
第四章 时序逻辑电路
右移串行输入 １０１１ 时， Ｍ 为
何值？ 输入 １０１１ 如何移入 Q Q Q
1
2
3
Q 4
？
第四章 时序逻辑电路
分类
数码 寄存器
单向 移位 寄存器
第四章 时序逻辑电路
2．D锁存器构成的数码寄存器 锁存器——没有锁存信号时，
其输出状态随输入信号的变化而 变化；锁存信号作用时，锁存器 保持锁存信号来前的状态。
CP＝1，1D～4D存入1Q～4Q CP＝0，保持
D锁存器构成的数码寄存器
第四章 时序逻辑电路
3．寄存器阵 寄存器阵——一种存储器，存储单元均采用D锁存触发器。
思考与练习
１． 简述寄存器的定义及分类。 ２． 数码寄存器的功能是什么？ ３． 移位寄存器的功能是什么？ ４． 时序逻辑电路与组合逻辑电路有什么本质区别？
第四章 时序逻辑电路
实训项目 ８流水灯控制电路的安装与测试 一、 实训目的
１． 能识别数字集成电路芯片引脚， 按工艺要求正确装ቤተ መጻሕፍቲ ባይዱ配电路。 ２． 能分析、 设计流水灯控制电路。
第四章 时序逻辑电路
§ ４—１ 寄 存 器
学习目标
１． 了解时序逻辑电路的特点、 分类和功能。 ２． 了解寄存器的分类及工作原理。 ３． 掌握寄存器的功能和使用。
第四章 时序逻辑电路
一、 时序逻辑电路的概念 时序逻辑电路又称时序电路。 时序逻辑电路在任何
一个时刻的输出状态不仅取决于当时的输入信号，而且 还取决于电路原来的状态。
数量 8 1 8 8 8 8 1 1 1 1
第四章 时序逻辑电路
四、训练步骤及工艺要求 1．识别、检测元器件
74HC164的外形图
第四章 时序逻辑电路
2．装配电路
安装好的电路板
第四章 时序逻辑电路
3.测试步骤及要求 （1）测试前的检查要求 1）对照测试线路图和装配图进行检查，仔细检查电路中 各电路是否安装正确，导线、焊点是否符合要求，检查有极性 器件是否安装并连接正确。
CT5495、SN74LS95B、HD74LS95 C423、CC4015 7496、CT4096、SN74LS96 T456、T1164、T1166、T457、T1199 C424、CC14006
T1194、T3194、C40194、C422、CC4035 T458、T1198、CC4034
第四章 时序逻辑电路
2）用万用表R×1挡测电源与地之间的电阻。发现短路， 应先检查，排除短路点。
3）检查无误后，按集成电路标记口的方向插上集成电路， 方可通电测试。
第四章 时序逻辑电路
（２） 测试要求
用示波器观察 ＣＰ 和 Ｑ ７ ～ Ｑ ０ 的波形， 观测发光二 极管 Ｖ１ ～ Ｖ８ 的变化， 列出 ＣＰ 和Ｑ ７ ～ Ｑ ０ 的状态表。
状态表
CP
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
第四章 时序逻辑电路
五、 实训总结
１． 完成测试记录， 并分析测量结果。 ２． 在安装测试过程中遇到哪些问题， 是如何解决的？ ３． 该电路可以移植应用于哪些场合？
第四章 时序逻辑电路
二、移位寄存器 1．单向移位寄存器
串行输入、串并行输出单向移位寄存器
第四章 时序逻辑电路
串行输入——当来一个CP移位脉冲时， 各触发器状态移入下一级的输入方式。
并行输出——输出取自各触发器的Q端。 串行输出——输出取自最高位触发器的Q端。
串并行输入、串并行输出移位寄存器
第四章 时序逻辑电路
３． 能使用电子仪器仪表测量分析电路。
第四章 时序逻辑电路
二、 实训任务
流水灯控制电路示意框图
第四章 时序逻辑电路
流水灯控制电路的测试电路
第四章 时序逻辑电路
三、工具、仪表及器材 1．工具 电子钳、电烙铁、镊子等常用电子组装工具一套。 2．仪表 +5V稳压电源、万用表、脉冲信号发生器。
第四章 时序逻辑电路
第四章 时序逻辑电路
二、数码寄存器 寄存器——具有能够接收、暂存和传递数码的一种
逻辑记忆元件。 数码寄存器——最简单的寄存器，只具有接收数码和
清除原有数码的功能。
多位D触发器 D锁存器 寄存器阵
第四章 时序逻辑电路
1．D触发器构成的数码寄存器
Cr＝0，1Q～4Q＝0。 Cr =1，1D~4D的数码并行存入1Q~4Q之中。 Cr =1、CP = 0时，各触发器处于保持状态。
3．元器件
代号 R1~R8
R25 R9~R16 R17~R24 V1~V8 V9~V16
S
元器件明细表
名称 电阻器 电阻器 电阻器 电阻器 三极管 发光二极管 微动开关 移位寄存器 集成块管座 印制试验板
型号 10kΩ 10kΩ 1 kΩ 100Ω 9012 红色 常开 74HC164 14脚 28×56（焊点数）
双向 移位 寄存器
电路
四位D触发器 六位D触发器 八位D触发器 四位D锁存器 双四位D锁存器 八位锁存器
四位 双四位 五位 八位 十八位
四位 八位
型号
T451、T3175、T4175、T1173、T4173、CC4042、 C421 T11174、T3174、T4174、CC40174 T4377、T3374、T4374 T452、T4375 T1116 T3373、T4373
74HC164引脚排列 图
8位移位寄存器，串行输入数据，并行输出。
第四章 时序逻辑电路
2. 双向移位寄存器 M——左右控制端
双向移位寄存器
第四章 时序逻辑电路
右移串行输入 １０１１ 时， Ｍ 为
何值？ 输入 １０１１ 如何移入 Q Q Q
1
2
3
Q 4
？
第四章 时序逻辑电路
分类
数码 寄存器
单向 移位 寄存器