数字电子技术基础期末考试试卷及答案1[1]
数字电子技术期末考试题含答案
.z."数字电子技术"考试试卷〔第一套〕课程号2904025035考试时间 100 分钟一、填空题〔共28分〕1、〔2分〕〔5E.8〕H ＝〔 94.5 〕D ＝〔 10010100.0101 〕8421BCD 。
2、〔2分〕逻辑函数L =+ A+ B+ C +D =〔 1 〕。
3、〔2分〕由传输门构成的电路如以下图所示，当A=0时，输出L= B 。
4、〔2分〕三态门可能输出的三种状态是 低电平 、高电平和 高阻态_。
5、〔3分〕A/D 转换器一般要经过_ 采样__、保持、量化和__编码__这4个步骤，A/D 转换器的转换速度主要取决于转换类型。
对双积分型A/D 转换器、并行比拟型A/D 转换器和逐次比拟型A/D 转换器的相对速度进展比拟，转换速度最快的是_并行比拟型A/D 转换器__。
6、〔2分〕集成优先编码器CD4532〔功能表见后〕正常接电源和地，且待编码信号输入端I 0 =I 2 = I 6 = I 7 = 1，输入使能端EI=1，其余输入端为0，其输出Y 2Y 1Y 0为 111 。
7、〔3分〕集成数据选择器74HC151构成的电路如以下图所示，则其输出Y= ABC BC A C B A ++⋅⋅ 。
〔注：不需化简〕8、〔3分〕*PLA 电路如以下图所示，其输出逻辑函数表达式*=适用专业年级〔方向〕： 应用物理、电信科技2010级考试方式及要求：闭卷笔试题 号 一二三四五六七 总分 得 分 阅卷人. z. 6分L D ABC=+4分四、〔16分〕在举重比赛中有A、B、C三名裁判，A为主裁判，B、C 为副裁判。
当两名或两名以上裁判〔且必须包括A在〕认为运发动上举杠铃合格时，按动电钮可发出裁决合格信号〔即输出Z为1〕。
请设计该三输入的组合逻辑电路。
要求：〔1〕列出真值表；〔2〕写出逻辑函数的最简与或式；〔3〕用与非门实现该电路，画出电路图；〔4〕用3线8线译码器74HC138实现该电路，画出电路图。
期末考试数字电子技术基础试题he参考答案
试卷一填空题（每空1分，共20分）一、与非门的逻辑功能为。
（全1出0，有0出1）二、数字信号的特点是在上和上都是断续转变的，其高电平和低电平经常使用和来表示。
3、三态门的“三态”指，和。
4、逻辑代数的三个重要规则是、、。
五、为了实现高的频率稳固度，常采纳振荡器；单稳态触发器受到外触发时进入态六、同步RS触发器中R、S为电平有效，大体R、S触发器中R、S为电平有效7、在进行A/D转换时，常按下面四个步骤进行，、、、。
二、选择题（每题1分，共10分）一、有八个触发器的二进制计数器，它们最多有（）种计数状态。
A、8；B、16；C、256；D、64二、下列触发器中上升沿触发的是（）。
A、主从RS触发器；B、JK触发器；C、T触发器；D、D触发器3、下式中与非门表达式为（），或门表达式为（）。
A+；D、Y=ABA、Y=A+B；B、Y=AB；C、Y=B4、十二进制加法计数器需要（）个触发器组成。
A、8；B、16；C、4；D、3五、逻辑电路如右图，函数式为（）。
A、F=AB+C；B、F=AB+C；AB+；D、F=A+BCC、F=C六、逻辑函数F=AB+BC的最小项表达式为（）A、F=m2+m3+m6B、F=m2+m3+m7C、F=m3+m6+m7D、F=m3+m4+m77、74LS138译码器有（），74LS148编码器有（）A、三个输入端，三个输出端；B、八个输入端，八个输出端；C、三个输入端，八个输出端；D、八个输入端，三个输出端。
八、单稳态触发器的输出状态有（）A、一个稳态、一个暂态B、两个稳态C、只有一个稳态D、没有稳态三、判定（每题1分，共10分）：一、逻辑变量的取值，１比0大。
（×）二、关于MOS门电路多余端能够悬空。
（×）3、计数器的模是指对输入的计数脉冲的个数。
（×）4、JK触发器的输入端J 悬空，则相当于J = 0。
（×）五、时序电路的输出状态仅与此刻输入变量有关。
数字电子技术基础试题及答案一
数字电子技术基础试题及答案一TTA standardization office【TTA 5AB- TTAK 08- TTA 2C】数字电子技术基础期末考试试卷1. 时序逻辑电路一般由 和 两分组成。
2. 十进制数（56）10转换为二进制数为 和十六进制数为 。
3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。
4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。
5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。
1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。
2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式：（2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R1=1KΩ，R2=Ω，C=μF 。
试求脉冲宽度T ，振荡频率f 和占空比q 。
图15．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。
………………………密……………………封…………………………装…………………订………………………线……………………… 学院 专业（班级） 姓名 学号……………………6．触发器电路就输入信号的波形如图3所示，试分别写出D触发器的Q和Q1的表达式，并画出其波形。
图D= Q n+1=Q1=7. 已知电路如图4所示，试写出:①驱动方程；②状态方程；③输出方程；④状态表；⑤电路功能。
图41．设计一个三变量偶检验逻辑电路。
当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。
选用8选1数选器或门电路实现该逻辑电路。
要求：（1）列出该电路F(A,B,C)的真值表和表达式；（2）画出逻辑电路图。
A B C F2．试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP为输入波形。
数电期末试卷及答案(共4套)
XX大学信息院《数字电子技术基础》期终考试试题（110分钟）(第一套)一、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
数字电子技术-4套期末试卷-含答案
数字电子技术根底(第一套)一、填空题：〔每空1分，共15分〕=+的两种标准形式分别为〔〕、〔〕。
1．逻辑函数Y AB C2．将2004个“1〞异或起来得到的结果是〔〕。
3．半导体存储器的构造主要包含三个局部，分别是〔〕、〔〕、〔〕。
4．8位D/A转换器当输入数字量为5v。
假设只有最低位为高电平，则输出电压为〔〕v；当输入为，则输出电压为〔〕v。
5．就逐次逼近型和双积分型两种A/D转换器而言，〔〕的抗干扰能力强，〔〕的转换速度快。
6．由555定时器构成的三种电路中，〔〕和〔〕是脉冲的整形电路。
7．及PAL相比，GAL器件有可编程的输出构造，它是通过对〔〕进展编程设定其〔〕的工作模式来实现的，而且由于采用了〔〕的工艺构造，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：〔共15分〕1．将逻辑函数 P=AB+AC写成“及或非〞表达式，并用“集电极开路及非门〞来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：〔10分〕1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数〞的四舍五入电路〔采用8421BCD码〕。
要求只设定一个输出，并画出用最少“及非门〞实现的逻辑电路图。
〔15分〕五、电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0〞，试画出输出端B和C的波形。
〔8分〕BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
〔6分〕七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
ROM中的数据见表1所示。
试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。
数字电子技术期末考试试题及答案(试卷一)
、 代入规则 对偶规则 反
演规则
、
。
5、为 了 实 现 高 的 频 率 稳 定 度 ， 常 采 用 石英晶体
振荡
器 ； 单 稳 态 触 发 器 受 到 外 触 发 时 进 入 暂稳态 态
6、同步 RS 触发器中 R、S 为 高 电平有效，基本 R、S 触发器中 R、S
为低
电平有效
7、在进行 A/D 转换时，常按下面四个步骤进行， 采样 保持 量化 编
码、
、
、。Βιβλιοθήκη 二、选择题（每题 1 分，共 10 分）
1、有八个触发器的二进制计数器，它们最多有（
）种计数状态。
A、8； B、16； C、256； D、64
2、下列触发器中上升沿触发的是（ ）。
A、主从 RS 触发器；B、JK 触发器；C、T 触发器；D、D 触发器
3、下式中与非门表达式为（ d ），或门表达式为（a ）。
数字电子技术期末考试试题及答案（试卷一）
目录
数字电子技术期末考试试题及答案（试卷一） ........................................................................... 1 一、填空题（每空 1 分，共 20 分）.............................................................................................2 二、选择题（每题 1 分，共 10 分）.............................................................................................2 三、判断（每题 1 分，共 10 分）：...............................................................................................3 四、数制转化（每题 2 分，共 10 分）：.......................................................................................3 五、逻辑函数化简（每题 5 分，共 10 分）：...............................................................................3 六、分析电路：（每题 10 分，共 20 分）.....................................................................................4 七、设计电路（共 10 分）.............................................................................................................4 试题答案（一）...............................................................................................................................5
数字电子技术基础试题及答案(1)
数字电子技术基础期末考试试卷一、填空题1. 时序逻辑电路一般由 和 两分组成。
2. 十进制数（56）10转换为二进制数为 和十六进制数为 。
3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。
4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。
5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。
二、化简、证明、分析综合题：1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。
2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式：（2）画出用两级与非门实现的最简与或式电路图：4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=Ω，C=μF 。
试求脉冲宽度T ，振荡频率f 和占空比q 。
图15．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。
………………………密……………………封…………………………装…………………订………………………线………………………系别 专业（班级） 姓名 学号………线………………………图26．触发器电路就输入信号的波形如图3所示，试分别写出D触发器的Q和Q1的表达式，并画出其波形。
图3D= Q n+1= Q1=7. 已知电路如图4所示，试写出:①驱动方程；②状态方程；③输出方程；④状态表；⑤电路功能。
图4三、设计题：（每10分，共20分）1．设计一个三变量偶检验逻辑电路。
当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。
选用8选1数选器或门电路实现该逻辑电路。
要求：（1）列出该电路F(A,B,C)的真值表和表达式；（2）画出逻辑电路图。
2．试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP 为输入波形。
数字电子技术4套期末试卷含答案
《数字电子技术基础》(第一套)一、填空题：（每空1分，共15分）=+的两种标准形式分别为（）、（）。
1．逻辑函数Y AB C2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
ROM中的数据见表1所示。
试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP 信号频率之比。
数电期末试卷与答案（共4套）
数电期末试卷与答案（共4套）XX⼤学信息院《数字电⼦技术基础》期终考试试题（ 110 分钟） (第⼀套 )⼀、填空题：（每空 1 分，共 15 分）1．逻辑函数YABC 的两种标准形式分别为（）、（）。
2．将 2004 个“ 1”异或起来得到的结果是（）。
3 ．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8 位 D/A 转换器当输⼊数字量10000000 为 5v。
若只有最低位为⾼电平，则输出电压为（） v；当输⼊为 10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D 转换器⽽⾔，（）的抗⼲扰能⼒强，（）的转换速度快。
6．由 555 定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与 PAL 相⽐，GAL 器件有可编程的输出结构，它是通过对（）进⾏编程设定其（）的⼯作模式来实现的，⽽且由于采⽤了（）的⼯艺结构，可以重复编程，使它的通⽤性很好，使⽤更为⽅便灵活。
⼆、根据要求作题：（共 15 分）1．将逻辑函数P=AB+AC 写成“与或⾮”表达式，并⽤“集电极开路与⾮门”来实现。
2．图 1、2 中电路均由 CMOS 门电路构成，写出 P、Q 的表达式，并画出对应 A 、B、C 的 P、Q 波形。
三、分析图 3 所⽰电路：（10 分）1）试写出 8 选 1 数据选择器的输出函数式；2）画出 A2、 A1、 A0 从 000~111连续变化时， Y 的波形图；3）说明电路的逻辑功能。
四、设计“⼀位⼗进制数”的四舍五⼊电路（采⽤8421BCD 码）。
要求只设定⼀个输出，并画出⽤最少“与⾮门”实现的逻辑电路图。
（15 分）五、已知电路及、4(a) (b)所⽰，设触发器的初态均为“ 0”，试CP A 的波形如图画出输出端 B 和 C 的波形。
（8 分）BC六、⽤ T 触发器和异或门构成的某种电路如图5(a)所⽰，在⽰波器上观察到波形如图 5(b)所⽰。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明 T 的取值。
《电子技术基础(数字电子)》期末试卷一及答案
《数字电子技术考试》姓名 班级 考号 成绩一、填空题：（每空1分，共20分）1．门电路按逻辑功能可以分为七种类型，它们分别为： 、 、 、 、 、 和 。
2．描述时序电路逻辑功能的四种常用方法为： 、 、 、 。
3．最常用的两种波形整形电路分别为： 和 。
4．存储器的电路结构中含有三个组成部分，分别为： 、 、 。
5．PLD 这种新型半导体数字集成电路的最大特点是，可以通过 方法设置其逻辑功能，并且需要在 的支持下进行。
6．E 2PROM2864的数据线有 根、地址线有 根。
二、单项选择题（每小题2分，共20分）在下列每小题的四个备选答案中选出一个正确的答案，并将其字母标号填入题干的括号内。
1．下列四个数中，与十进制数（163）10不相等的是（） A 、(A3)16 B 、（10100011）2 C 、（000101100011）8421BCD D 、（203）8 2．N 个变量可以构成多少个最小项（） A 、N B 、2NC 、2ND 、2N-1 3．下列功能不是二极管的常用功能的是（） A 、检波 B 、开关 C 、放大 D 、整流 4．.将十进制数10)18(转换成八进制数是（）A 、20B 、22C 、21D 、235．译码器的输入地址线为4根，那么输出线为多少根（） A 、8 B 、12 C 、16 D 、20 6．能把正弦信号转换成矩形脉冲信号的电路是（） A 、多谐振荡器 B 、D/A 转换器 C 、JK 触发器 D 、施密特触发器7．三变量函数()BC A C B A F +=,,的最小项表示中不含下列哪项（） A 、m2 B 、 m5C 、m3D 、 m78. 当三态门输出高阻状态时，输出电阻为（）A 、无穷大B 、约100欧姆C 、无穷小D 、约10欧姆9.为使采样输出信号不失真地代表输入模拟信号，采样频率f s 和输入模拟信号的最高频率f ax Im 的关系是（）A 、 f s ≥f ax ImB 、f s ≤f ax ImC 、f s ≥2f ax ImD 、 f s ≤2f ax Im10. 下列说法不正确的是（） A ．集电极开路的门称为OC 门B ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）C ．OC 门输出端直接连接可以实现正逻辑的线或运算 D.利用三态门电路可实现双向传输三、判断改错题（每小题2分，共10分）在题后的括号内，正确的打“√”，错误的打“×”并在题下空处进行改正。
(完整版)数字电子技术基础试题及答案(1)
数字电子技术基础期末考试试卷一、填空题1. 时序逻辑电路一般由 和 两分组成。
2. 十进制数（56）10转换为二进制数为 和十六进制数为 。
3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。
4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。
5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。
二、化简、证明、分析综合题：1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。
2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式：（2）画出用两级与非门实现的最简与或式电路图：4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。
试求脉冲宽度T ，振荡频率f 和占空比q 。
图15．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。
图2………………………密……………………封…………………………装…………………订………………………线………………………系别 专业（班级） 姓名 学号……线………………………6．触发器电路就输入信号的波形如图3所示，试分别写出D触发器的Q和Q1的表达式，并画出其波形。
图3D= Q n+1= Q1=7. 已知电路如图4所示，试写出:①驱动方程；②状态方程；③输出方程；④状态表；⑤电路功能。
图4三、设计题：（每10分，共20分）1．设计一个三变量偶检验逻辑电路。
当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。
选用8选1数选器或门电路实现该逻辑电路。
要求：（1）列出该电路F(A,B,C)的真值表和表达式；（2）画出逻辑电路图。
2．试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP为输入波形。
数字电子技术基础试卷1
数字电子技术基础试卷(本科)及参考答案试卷一及其参考答案试卷一一、（20分）选择填空。
从每个小题的四个选项中选出一个正确答案，并将其编号填入该题后的括号中。
1．十进制数3.625的二进制数和8421BCD码分别为（）A．11.11 和11.001 B．11.101 和0011.011000100101C．11.01 和11.011000100101 D．11.101 和11.1012．下列几种说法中错误的是（）A．任何逻辑函数都可以用卡诺图表示。
B．逻辑函数的卡诺图是唯一的。
C．同一个卡诺图化简结果可能不是唯一的。
D．卡诺图中1的个数和0的个数相同。
3．和TTL电路相比，CMOS电路最突出的优点在于（）A．可靠性高B．抗干扰能力强C．速度快D．功耗低4．为了把串行输入的数据转换为并行输出的数据，可以使用（）A．寄存器B．移位寄存器C．计数器D．存储器5．单稳态触发器的输出脉冲的宽度取决于（）A．触发脉冲的宽度B．触发脉冲的幅度C．电路本身的电容、电阻的参数D．电源电压的数值6．为了提高多谐振荡器频率的稳定性，最有效的方法是（）A．提高电容、电阻的精度B．提高电源的稳定度C．采用石英晶体振荡器C．保持环境温度不变7．已知时钟脉冲频率为f cp，欲得到频率为0.2f cp的矩形波应采用（）A．五进制计数器B．五位二进制计数器C．单稳态触发器C．多谐振荡器8．在图1-8用555定时器组成的施密特触发电路中，它的回差电压等于（）A．5V B．2VC．4V D．3VI+5V 8 41 562 3555（1）+4V 图1-8二、（12分）已知输入信号A 、B 、C 的波形，试画出图2所示各电路输出（L 1、L 2、L3）的波形。
设触发器的初态为0。
A +5VAB C L 1B C&&=11J 1K1AB C QL 2C1 S 0 Y W S 1 S 2 G D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7A B C1L 374HC151图2三、（10分）如图3所示，为检测水箱的液位，在A 、B 、C 、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。
数电期末试卷及答案(共4套)
XX大学信息院《数字电子技术基础》期终考试试题（110分钟）(第一套)一、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
数字电子技术期末复习题库及答案(1).doc
第1单元能力训练检测题一、填空题1、由二值变量所构成的因果关系称为逻辑关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
2、在正逻辑的约定下,“1”表示高电平,“0”表示低电平。
3、数字电路中,输入信号和输出信号之间的关系是逻辑关系,所以数字电路也称为逻辑电路。
在逻辑关系中,最基本的关系是与逻辑、或逻辑和非逻辑。
4、用来表示各种计数制数码个数的数称为基数 ,同一数码在不同数位所代表的权不同。
十进制计数各位的基数是10, 位权是10的幂。
5、 8421 BCD码和 2421 码是有权码；余3 码和格雷码是无权码。
6、进位计数制是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现计数的,简称为数制。
任意进制数转换为十进制数时,均采用按位权展开求和的方法。
7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。
8、十进制数转换为八进制和十六进制时,应先转换成二进制,然后再根据转换的二进数,按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。
9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。
10、最简与或表达式是指在表达式中与项中的变量最少,且或项也最少。
13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。
卡诺图的画图规则：任意两个几何位置相邻的最小项之间,只允许一位变量的取值不同。
14、在化简的过程中,约束项可以根据需要看作 1 或 0 。
二、判断正误题1、奇偶校验码是最基本的检错码,用来使用PCM方法传送讯号时避免出错。
（对）2、异或函数与同或函数在逻辑上互为反函数。
（对）3、8421BCD码、2421BCD码和余3码都属于有权码。
（错）4、二进制计数中各位的基是2,不同数位的权是2的幂。
（对）3、每个最小项都是各变量相“与”构成的,即n个变量的最小项含有n个因子。
（对）4、因为逻辑表达式A+B+AB=A+B成立,所以AB=0成立。
数电期末考试题库及答案
数电期末考试题库及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 4D. 8答案：A3. 下列哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时间延迟C. 电路中没有存储元件D. 输出状态不随时间变化答案：B4. 一个4位二进制计数器可以计数的最大值是（）。
A. 15B. 16C. 8D. 7答案：B5. 在数字电路中，使用最广泛的逻辑门是（）。
A. 与非门B. 或非门C. 异或门D. 非门答案：A6. 一个D触发器的输出状态取决于（）。
A. 时钟信号B. 数据输入C. 复位信号D. 时钟信号和数据输入答案：D7. 在数字电路中，一个3线-8线译码器的输入线数是（）。
A. 3B. 4C. 5D. 8答案：A8. 一个4位二进制计数器的计数周期是（）。
A. 8B. 16C. 32D. 64答案：B9. 一个JK触发器在J=0，K=1时的输出状态是（）。
A. 保持不变B. 置0C. 置1D. 翻转答案：D10. 在数字电路中，一个同步计数器与异步计数器的主要区别是（）。
A. 计数速度B. 电路复杂度C. 计数方式D. 时钟信号的使用答案：D二、填空题（每题2分，共20分）1. 在数字电路中，一个3线-8线译码器可以产生________种不同的输出状态。
答案：82. 一个D触发器在时钟信号的上升沿到来时，其输出状态将________输入端的数据。
答案：复制3. 一个4位二进制计数器的计数范围是从________到________。
答案：0000到11114. 在数字电路中，一个与非门的输出状态与输入状态之间的关系是________。
答案：反相5. 一个JK触发器在J=1，K=0时的输出状态是________。
答案：置16. 在数字电路中，一个3线-8线译码器的输出线数是________。
数字电子技术试卷1
数字电子技术试卷和参考答案数字电子技术试卷（1）一．填空（16）1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。
2．100001100001是8421BCD 码，其十进制为 861 。
3．逻辑代数的三种基本运算是 与 ， 或 和 非 。
4．三态门的工作状态是 0 ， 1 ， 高阻 。
5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。
6．施密特触发器的主要应用是 波形的整形 。
7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为 。
8．实现A/D 转换的主要方法有 ， ， 。
三．化简逻辑函数（14）1．用公式法化简−−+++=A D DCE BD B A Y ，化为最简与或表达式。
解；D B A Y +=−2．用卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。
四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。
（15）解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。
五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)解；（1）AQ Q Q n +=−+1，（2）、A Q n =+1六．试用触发器和门电路设计一个同步的五进制计数器。
（15）七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O，V C的工作波形，并求出振荡频率。
（15）数字电子技术试卷参考答案（1）一．填空1． 1111011，7B2． 8613． 与，或，非4． 0，1，高阻5． 真值表，逻辑图，逻辑表达式，卡诺图，波形图（时序图）6． 波形的整形7． 20伏8． 并行A/D ，串并行A/D ，逐次比较A/D ，双积分A/D （写出三种）二．判断题1．×2．√3．×4．√5．√三．化简逻辑函数1．D B A Y +=−2．−−+=D B A Y四．C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
填空题1．(30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D =
1 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK 触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为1
2 条、数据线为8 条。
二、选择题1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。
2.下列几种TTL电路中，输出端可实现线与功能的电路是（D）。
A、或非门
B、与非门
C、异或门
D、OC门
3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。
A通过大电阻接地（>1.5KΩ）
B、悬空
C、通过小电阻接地（<1KΩ）
D、通过电阻接V CC
4.图2所示电路为由555定时器构成的（A ）。
A、施密特触发器
B、多谐振荡器
C、单稳态触发器
D、T触发器
5.请判断以下哪个电路不是时序逻辑电路（C ）。
1
A、计数器
B、寄存器
C、译码器
D、触发器
6．下列几种A/D转换器中，转换速度最快的是（A ）。
A、并行A/D转换器
B、计数型A/D转换器
C、逐次渐进型A/D转换器
B、D、双积分A/D转换器
7．某电路的输入波形u I 和输出波形
u O 如下图所示，则该电路为（C）。
8．要将方波脉冲的周期扩展10倍，可采用（C ）。
A、10级施密特触发器
B、10位二进制计数器
C、十进制计数器
B、D、10位D/A转换器
9、已知逻辑函数与其相等的函数为（D）。
A、B、C、D、
10、一个数据选择器的地址输入端有3个时，最多可以有（C）个数据信号输出。
A、4
B、6
C、8
D、16
三、逻辑函数化简（每题5分，共10分）
1、用代数法化简为最简与或式
2
Y= A +
2、用卡诺图法化简为最简或与式
Y= + C +A D，约束条件：A C + A CD+AB=0
四、分析下列电路。
（每题6分，共12分）
1、写出如图1所示电路的真值表及最简逻辑表达式。
图1
2、写出如图2所示电路的最简逻辑表达式。
3
图2
五、判断如图3所示电路的逻辑功能。
若已知u B =-20V，设二极管为理想二极管，试根据u A 输入波形，画出u 0 的输出波形（8分）
t
图3
六、用如图4所示的8选1数据选择器CT74LS151实现下列函数。
（8分）
Y（A,B,C,D）=Σm(1,5,6,7,9,11,12,13,14)
4
七、用4位二进制计数集成芯片
CT74LS161采用两种方法实现模值为10的计数器，要求画出接线图和全状态转换图。
（CT74LS161如LD端为同步置数端，CR为异步复位端）。
（10分）
图5所示，其
八、电路如图6所示，试写出电路的激励方程，状态转移方程，求出Z 1 、Z 2 、Z 3 的输出逻辑表达式，并画出在CP脉冲作用下，Q 0 、Q 1 、Z 1 、Z 2 、Z 3 的输出波形。
0。
）（12分）
（设Q 0 、Q 1 的初态为
5
数字电子技术基础试题（一）参考答案
一、填空题:
1．(30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 。
2 . 1。
3 . 高电平、低电平和高阻态。
4 .。
5 . 四。
6 . 12、8
二、选择题：1.C 2.D 3.D 4.A 5.C 6.A 7.C 8.C 9.D 10.C
三、逻辑函数化简1、Y=A+B 2、用卡诺图圈0的方法可得：Y=（+D ）（A+ ）（+ ）
四、1、该电路为三变量判一致电路，当三个变量都相同时输出为1，否则输出为0。
2、B =1，Y = A ，B =0 Y 呈高阻态。
五、u 0 = u A · u B ,输出波形
u 0 如图10所示:
6
7
图
12
全状态转换图如图 13 所示：
（ a ）
八、 ， ， 波形如图 14所示：
8。