阎石《数字电子技术基础》第6版笔记课后习题考研真题详解
阎石《数字电子技术基础》(第6版)考研真题精选-第6章 时序逻辑电路【圣才出品】
第6章时序逻辑电路一、选择题1．下列逻辑电路中哪个是时序逻辑电路：（）。
[江苏大学2016研]A．二进制译码器B．二进制加法器C．移位寄存器D．数据选择器【答案】C【解析】ABD三项都属于组合逻辑电路，C项移位寄存器是由触发器组成的，具有存储功能，它属于时序逻辑电路。
2．同步时序电路和异步时序电路比较，其差异在于后者（）。
[重庆大学2015研] A．没有触发器B．没有统一的时钟控制C．没有稳定状态D．输出只与内部状态有关【答案】B【解析】A项是组合逻辑电路和时序逻辑电路的区别；C项是无稳态电路与稳态电路的区别；D项是米勒型电路和摩尔型电路的区别。
3．对于状态表6-1，下列说法正确的是：（）。
[北京邮电大学2015研]表6-1A．状态A和B肯定等价B．状态D和E肯定等价C．状态A和C肯定等价D．状态B和F肯定等价【答案】B【解析】根据状态表6-1可知，状态D和E在输入0后，次态都为自身且输出Z＝0，而在输入1后，次态都变为C且输出Z＝0。
所以，可以视为两者状态等价，同样的分析方法用于A、C、D三项，可以发现这三个选项是错误的。
二、填空题1．时序电路中“等价状态”是______，在实际应用中起______作用。
[重庆大学2014研]【答案】相同的输入下，输出相同且次态也相同；化简【解析】状态等价是指在相同的输入变量条件下，次态相同且输出也相同，等价的状态主要用于化简状态转换表，也就是减少电路的状态数量，可以优化构成相应电路的硬件结构。
2．一个模值为6的计数器，状态转移图如图6-1所示，若初始状态为000，则经过100个CP脉冲后，其状态为______。
[北京邮电大学2015研]图6-1【答案】110【解析】每经过一个CP脉冲，计数器的状态按照顺序变化一次，100/6＝16···4，所以经过了100CP脉冲后，计数器循环了16个完整计数周期，然后又进行了4次状态变化，所以此时状态为110。
阎石《数字电子技术基础》笔记和课后习题详解-时序逻辑电路【圣才出品】
第6章时序逻辑电路6.1复习笔记本章系统地讲述了时序逻辑电路的工作原理和分析方法、设计方法。
首先讲述了时序逻辑电路在逻辑功能和电路结构上的特点以及分析时序逻辑电路的具体方法和步骤。
然后介绍了移位寄存器、计数器、顺序脉冲发生器等各类时序逻辑电路的工作原理和使用方法。
最后介绍了时序逻辑电路的竞争-冒险现象。
一、概述时序电路称为状态机（简称SM）、有限状态机（FSM）或算法状态机（ASM），工作时在电路的有限个状态间按一定的规律转换，关于时序电路的要点总结如表6-1-1所示。
表6-1-1时序电路要点总结二、时序逻辑电路的分析方法1．同步时序逻辑电路的分析方法分析一个时序电路，就是要求找出电路的状态和输出的状态在输入变量和时钟信号作用下的变化规律。
由于同步时序电路中所有触发器都是在同一个时钟信号操作下工作的，因此分析方法比较简单。
分析同步时序电路时一般按如下步骤进行：（1）由逻辑图得到每个触发器的驱动方程；（2）将驱动方程代入相应触发器的特性方程，得到状态方程；（3）得到整个时序电路的状态方程组；（4）根据逻辑图得到电路的输出方程。
2．时序逻辑电路的状态转换表、状态转换图、状态机流程图和时序图（1）状态转换表：①状态方程和输出方程中代入任意一组输入变量及电路初态的取值；②计算出电路的次态和现态下的输出值；③将其再代入状态方程和输出方程；④得到一组新的次态和输出值；⑤将所有计算结果列成真值表的形式，得到状态转换表。
（2）状态转换图：将电路的各个状态用圆圈表示，状态转换方向用箭头表示。
箭头旁注明状态转换前的输入变量取值和输出值。
输入变量取值通常写在斜线以上，输出值写在斜线以下。
（3）状态机流程图（SM图）：SM图表示在一系列时钟脉冲作用下时序电路状态转换的流程以及每个状态下的输入和输出。
SM图常用图形符号见表6-1-2。
表6-1-2SM图常用图形符号（4）时序图：在输入信号和时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图称为时序图。
数电考研阎石《数字电子技术基础》考研真题与复习笔记
数电考研阎石《数字电子技术基础》考研真题与复习笔记第一部分考研真题精选第1章数制和码制一、选择题在以下代码中，是无权码的有（）。
[北京邮电大学2015研]A．8421BCD码B．5421BCD码C．余三码D．格雷码【答案】CD查看答案【解析】编码可分为有权码和无权码，两者的区别在于每一位是否有权值。
有权码的每一位都有具体的权值，常见的有8421BCD码、5421BCD码等；无权码的每一位不具有权值，整个代码仅代表一个数值。
二、填空题1（10100011.11）2＝（）10＝（）8421BCD。
[电子科技大学2009研] 【答案】163.75；000101100011.01110101查看答案【解析】二进制转换为十进制时，按公式D＝∑k i×2i求和即可，再由十进制数的每位数对应写出8421BCD码。
2数（39.875）10的二进制数为（），十六进制数为（）。
[重庆大学2014研]【答案】100111.111；27.E查看答案【解析】将十进制数转化为二进制数时，整数部分除以2取余，小数部分乘以2取整，得到（39.875）10＝（100111.111）2。
4位二进制数有16个状态，不够4位的，若为整数位则前补零，若为小数位则后补零，即（100111.111）2＝（0010 0111.1110）2＝（27.E）16。
3（10000111）8421BCD＝（）2＝（）8＝（）10＝（）16。
[山东大学2014研]【答案】1010111；127；87；57查看答案【解析】8421BCD码就是利用四个位元来储存一个十进制的数码。
所以可先将8421BCD码转换成10进制再进行二进制，八进制和十六进制的转换。
（1000 0111）8421BCD＝（87）10＝（1010111）22进制转8进制，三位为一组，整数向前补0，因此（001 010 111）2＝（127）8。
同理，2进制转16进制每4位为一组，（0101 0111）2＝（57）16。
阎石《数字电子技术基础》(第6版)考研真题精选-第2章 逻辑代数基础【圣才出品】
圣才电子书 十万种考研考证电子书、题库视频学习平台
解：根据带有约束项的逻辑函数式化简方法，利用卡诺图进行化简，最小项处写 1，约 束项处写×，如图 2-2 所示。
图 2-2 第 2 题卡诺图 化简得到 F＝BD＋B′D′＋CD。
3．化简并写出 F 的最简与或式，写出详细过程。[重庆大学 2015 研] F（A，B，C，D）＝Σmi（i＝0，1，2，4，5，6，9，10，13） 约束条件：m8＋m11＋m15＝0 解：根据带有约束项的逻辑函数式化简方法，利用卡诺图法进行化简，最小项处写 1， 约束项处写×，画出卡诺图如图 2-3 所示。
误；将输入变量的变化代入逻辑表达式中进行化简，可知 C、D 项错误；通过讲逻辑表达式
进行化简，加上选项 C 所给冗余项后，可消除竞争-冒险现象，故答案为 B。
二、填空题
1．用最小项表示函数 F（A，B，C）＝∑m（0，1，2，6），则它的最大项表达式是 F ＝（ ）（注：丌要写简略形式）。[北京邮电大学 2015 研]
＿
＿＿
2．逻辑函数 F＝AC＋AB＋BC，当变量的取值为（ ）时，将出现冒险现象。[北京
邮电大学 2015 研]
A．B＝C＝1
B．B＝C＝0
C．A＝1，C＝0
D．A＝0，B＝0
【答案】ACD
【解析】根据检查竞争-冒险现象的方法，将变量取值代入函数表达式中进行化简，根
＿
＿
据化简结果即可判断是否存在竞争-冒险现象。F＝A＋A，就会产生“0”冒险；F＝AA，就
解：将函数展开为最小项之和： F（A，B，C，D）＝A′C′D＋A′BCD＋AB′C′D′＋A′B′D＝A′BC′D＋A′B′C′D＋A′BCD＋ AB′C′D′＋A′B′CD＋A′B′C′D＝∑m（1，3，5，7，8）。 约束项 ABD＋AB′C＋A′B′D′＝ABCD＋ABC′D＋AB′CD＋AB′CD′＋A′B′CD′＋ A′B′C′D′＝∑d（0，2，10，11，13，15）。 利用卡诺图法化简，最小项处写 1，约束项处写×，依题可得卡诺图如图 2-1 所示。
阎石《数字电子技术基础》笔记和课后习题详解(第7~8章)【圣才出品】
阎石《数字电子技术基础》笔记和课后习题详解第7章脉冲波形的产生和整形7.1复习笔记本章介绍矩形脉冲波形的产生和整形电路，详细介绍了常见的两种整形电路——施密特触发电路和单稳态电路，以及脉冲波形产生电路中，能自行产生矩形脉冲波形的各种多谐振荡电路，主要包括对称式和非对称式多谐振荡电路、环形振荡电路以及用施密特触发电路构成的多谐振荡电路等，还讲述了555定时器的工作原理和用它构成施密特触发电路、单稳态电路和多谐振荡电路的方法。
本章重点内容为：施密特触发电路、单稳态电路、多谐振荡电路的工作原理和各元器件参数关系；脉冲电路的分析计算方法；555定时器的应用。
一、概述1．获取矩形脉冲波形途径（1）产生：不用信号源，加上电源自激振荡产生波形。
（2）整形：输入信号源进行整形。
2．矩形脉冲特性参数描述矩形脉冲特性的主要参数如图7-1-1所示。
图7-1-1描述矩形脉冲特性的主要参数（1）脉冲周期T：周期性脉冲序列中相邻脉冲的时间间隔；（2）脉冲幅度V m：脉冲电压的最大变化幅度；（3）脉冲宽度t w：脉冲前沿0.5V m～脉冲后沿0.5V m的一段时间；（4）上升时间t r：脉冲上升沿0.1V m～0.9V m的时间；（5）下降时间t f：脉冲下降沿0.9V m～0.1V m的时间；（6）占空比q：t w与T的比值。
二、施密特触发器1．施密特触发器的结构和工作原理（1）电路结构：施密特电路是通过公共发射极电阻耦合的两级正反馈放大器，其结构如图7-1-2所示。
（2）电压传输特性：①T1饱和导通时的v E值必低于T2饱和导通时的值，故由截止变为导通的输入电压会高于T1由导通变为截止的输入电压，便可得到图7-1-3所示的电压传输特性；②V T＋：正向阈值电压；V T－：负向阈值电压；|V T＋－V T－|＝ΔV T：回差电压。
图7-1-2施密特触发电路图7-1-3施密特触发特性（3）性能特点：①输入信号从低电平上升的过程中，电路状态转换时对应的输入电平，与输入信号从高电平下降过程中对应的输入转换电平不同；②在电路状态转换时，通过电路内部的正反馈过程使输出电压波形的边沿变得很陡。
阎石《数字电子技术基础》笔记和课后习题详解-数制和码制【圣才出品】
圣才电子书 十万种考研考证电子书、题库视频学习平台
（3）（10010111）2＝1×27＋0×26＋0×25＋1×24＋0×23＋1×22＋1×21＋1×20＝151 （4）（1101101）2＝1×26＋1×25＋0×24＋1×23＋1×22＋0×21＋1×20＝109
一、概述 1．数码的概念及其两种意义（见表 1-1-1）
表 1-1-1 数码的概念及其两种意义
2．数制和码制基本概念（见表 1-1-2） 表 1-1-2 数制和码制基本概念
二、几种常用的数制 常用的数制有十进制、二进制、八进制和十六进制几种。任意 N 进制的展开形式为：
D＝∑ki×Ni
1 / 28
圣才电子书 十万种考研考证电子书、题库视频学习平台
位每 4 位数分为一组，并将各组代之以等值的十六进制数。例如：
(0101 1110. 1011 0010)2
( 5 E.
B 2)16
（2）十六-二：将十六进制数的每一位数代替为一组等值的 4 位二进制数即可。例如：
(8
(1000
F A. 1111 1010.
C 1100
6 )16 0110)2
1.3 将下列二进制小数转换为等值的十进制数。 （1）（0.1001）2；（2）（0.0111）2；（3）（0.101101）2；（4）（0.001111）2。 解：（1）（0.1001）2＝1×2－1＋0×2－2＋0×2－3＋1×2－4＝0.5625 （2）（0.0111）2＝0×2－1＋1×2－2＋1×2－3＋1×2－4＝0.4375 （3）（0.101101）2＝1×2－1＋0×2－2＋1×2－3＋1×2－4＋0×2－5＋1×2－6＝0.703125 （4）（0.001111）2＝0×2－1＋0×2－2＋1×2－3＋1×2－4＋1×2－5＋1×2－6＝0.234375
阎石《数字电子技术基础》(第6版)考研真题精选-第3章 门电路【圣才出品】
第3章门电路一、选择题1．在不影响逻辑功能的情况下，CMOS与非门的多余输入端可（）。
[电子科技大学2010研]A．接高电平B．接低电平C．悬空D．通过电阻接地【答案】A【解析】因为CMOS电路的不用输入端不能悬空；对与非门来讲，多余输入端接低电平则输出一直为高电平，不符合要求，根据逻辑运算关系可知只有接高电平才可以不影响逻辑功能。
2．CMOS门电路在何时最耗电（）。
[北京邮电大学2015研]A．输出为逻辑0时B．输出为逻辑1时C．输出翻转时D．输出高阻态时【答案】C【解析】CMOS门电路在输出为0或者输出为1时，门电路处于一个管子导通、一个管子截止的工作状态，功耗很低；CMOS三态门电路输出高阻态时，两只管子都截止，功耗很低，以上都属于静态工作状态。
输出翻转时属于动态工作状态，CMOS门电路的动态功耗比静态功耗要大很多。
3．若干个门电路的输出可以直接连在一起的是（）。
[北京邮电大学2015研]A．ECL门B．三态门C．OC门D．任意逻辑门【答案】ABC【解析】ECL门输出直接连在一起可以实现线或；三态门输出直接连在一起可以实现总线结构；OC门输出直接连在一起可以实现线与；而普通逻辑门输出端直接连在一起会导致电平紊乱甚至电路烧毁等问题。
4．下列说法中正确的有（）。
[北京邮电大学2016研]A．三态门具有高电平、低电平和高阻输出三种状态B．三态门的输出端不能直接并联C．三态门的输出端可以直接并联D．三态门的输出端并联时需要连接上拉电阻【答案】AC【解析】三态输出门电路的输出除了有高电平、低电平两个状态外，还有第三个状态——高阻态。
三态门的输出可以直接并联在一起实现总线结构，并联时不需要额外接上拉电阻。
5．下列逻辑门中，不能实现L＝A＿＋B＿的是（）。
[山东大学2018研]A．B．C．【答案】B【解析】A项与非门其中一个输入端直接接了电源，所以实现的逻辑功能为（AB）′＝A′＋B′；B项或非门一个输入端接地，实现（A＋B）′即A′B′；C项与非门实现的逻辑功能与A项相同。
阎石《数字电子技术基础》(第6版)配套题库-考研真题精选(第5~8章)【圣才出品】
圣才电子书 十万种考研考证电子书、题库视频学习平台
B．ROM 是用于存储固定信息的，因此不可以用来实现逻辑函数 C．ROM 可作为 PLD 实现多输出组合逻辑函数 D．ROM 中存储的信息是固定的，因此 ROM 的存储容量不可以扩展 【答案】C 【解析】ROM 是由存储矩阵、地址译码器和输出电路组成的；ROM 的存储容量是可 以扩展的；ROM 芯片配合门电路是可以实现组合逻辑函数的，故选 C。
输人地址代码的若干位译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储 单元；列地址译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号，从 字线选中的一行存储单元中再选 l 位（或几位），使这些被选中的单元经读/写控制电路与输 入/输出端接通，以便对这些单元进行读、写操作。
7．若用 32K×8 位的 CMOS 静态 RAM 芯片组成 256K×16 位的存储器系统，共需要 ______片芯片。[北京邮电大学 2015 研]
3．信息即能读出又能写入，但信息非永久性保存的半导体存储器是（ ）。[江苏大 学 2016 研]
A．固定 ROM B．EPROM C．E2PROM D．静态 RAM 【答案】D 【解析】ABC 三项都属于只读存储器，它只能读出数据。
4．欲使 JK 触发器按 Qn＋1＝Qn 工作，可使 JK 触发器的输入端为以下哪几种情况？ （ ）[北京邮电大学 2015 研]
6．在下列触发器电路中，能够使 Qn1 Qn 的是（ ）。[山东大学 2019 研]
A．
B．
C．
【答案】A 【K′Q 可知，A 项可以实现； B 项是下降沿触发的 D 触发器，实现 Q*＝D＝1；C 项是下降沿触发的 JK 触发器，实现 Q* ＝Q＋Q′＝1。
阎石《数字电子技术基础》笔记和课后习题详解-数-模和模-数转换【圣才出品】
第8章数-模和模-数转换8.1复习笔记本章系统讲授了数-模转换（D/A转换）和模-数转换（A/D转换）的基本原理和常见的典型电路。
在数-模转换电路中，介绍了几个重要的数-模转化器；在模-数转换电路中，介绍了模-数转换的一般原理和步骤，然后分别介绍了取样保持电路和模-数转换器的主要类型。
最后讨论了转换精度与转换速度的问题。
一、概述模-数转换与数-模转换的概念及分类见表8-1-1。
表8-1-1模-数转换与数-模转换的概念及分类二、D/A转换器的电路结构和工作原理1．权电阻网络D/A转换器图8-1-1是4位权电阻网络D/A转换器原理图，由权电阻网络、4个模拟开关和1个求和放大器组成。
图8-1-1权电阻网络D/A 转换器反馈电阻取R/2时输出电压：321032104(2222)2REF O V v d d d d =-+++n 位权电阻网络D/A 转换器，反馈电阻取R/2时输出电压：12101210(22...22)22n n REF REF O n n n n n V V v d d d d D ----=-++++=-其中D n 为输入的数字量，D n 的范围为0～（2n －1）。
2．倒T 形电阻网络D/A 转换器如图8-1-2所示，倒T 形电阻网络D/A 转换器中只有R 、2R 两种阻值的电阻，克服了权电阻网络D/A 转换器中电阻阻值相差太大的缺点，这给集成电路的设计和制作带来了很大的方便。
图8-1-2倒T 形电阻网络D/A 转换器在求和放大器的反馈电阻阻值等于R 的条件下，输出电压：321032104(2222)2REF O V v Ri d d d d ∑=-=-+++n 位输入的倒T 形电阻网络D/A 转换器，在求和放大器的反馈电阻阻值为R 的条件下，输出模拟电压：12101210(22...22)22n n REF REF O n n n n n V V v d d d d D ----=-++++=-其中D n 为输入的数字量，D n 的范围为0～（2n －1）。
阎石《数字电子技术基础》(第6版)考研真题精选-第4章 组合逻辑电路【圣才出品】
第4章组合逻辑电路一、选择题1．在下列逻辑电路中，是组合逻辑电路的有（）。
[北京邮电大学2015研]A．译码器B．编码器C．寄存器D．全加器【答案】ABD【解析】寄存器是由一组触发器组成的，所以属于时序逻辑电路，剩余均为典型的组合逻辑电路。
2．用三线-八线译码器74LS138（如图4-1所示）和辅助门电路实现逻辑函数Y=A+A A，可使用（）。
[北京邮电大学2015研]221图4-1A ．与非门，014567Y=Y Y Y Y Y YB ．与门，23Y=Y YC ．或门，23Y=Y Y +D ．或门，014567Y=Y Y Y Y Y Y +++++【答案】A【解析】将逻辑函数式Y 转换为最小项之和的形式，Y ＝Y 0＋Y 1＋Y 4＋Y 5＋Y 6＋Y 7，而译码器的输出为Y i ′，所以要对逻辑函数式进行变换，得到符合译码器输出信号的形式组合后，添加辅助的与非门即可。
3．图4-2中能实现函数F ＝A ＿B ＋BC ＿的电路为（ ）。
[中国海洋大学2019研]图4-2A．电路（a）B．电路（b）C．电路（c）D．都不是【答案】C【解析】将逻辑函数式转换为F的最小项之和的形式，然后对逻辑函数式进行变换，得到符合译码器输出信号的形式组合后可知C可实现。
电路（a）和电路（b）均实现AC＋B′。
二、填空题如图4-3所示电路为4选1数据选择器构成的组合电路，写出其输出端的最简与或式F ＝（）。
[北京邮电大学2015研]图4-3【答案】F＝[C′（A1′A0′）＋C′（A1′A0）＋1（A1A0′）＋C′（A1A0）]【解析】根据数据选择器的逻辑函数式进行相应输入位的书写即可。
三、分析题1．分析图示逻辑电路，求输出Y（A，B，C）的最小项之和表达式（用∑m的形式表示）。
4选1数据选择器的功能表如图4-4所示。
[山东大学2017研]图4-4 4选1数据选择器表4-1 4选1数据选择器功能表解：Y＝A′B′C′＋A′B·1＋AB′C′＋ABC＝A′B′C′＋A′B·（C′＋C）＋AB′C′＋ABC＝∑m（0，2，3，4，6）2．用一片3线-8线译码器74LS138和其他必要的门电路实现函数F（A，B，C）＝AB ＋AC。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
阎石《数字电子技术基础》（第6版）笔记和课后习题（含考研真题）详解攻重浩精研学习网提供资料
第1章数制和码制
1.1复习笔记
本章作为《数字电子技术基础》的开篇章节，是数字电路学习的基础。
本章介绍了与数制和码制相关的基本概念和术语，包括常用的数制和码制，最后给出了不同数制之间的转换方法和二进制算术运算的原理和步骤。
本章重点内容为：不同数制之间的转换，原码、反码、补码的定义及相互转换，以及二进制的补码运算。
一、概述
1数码的概念及其两种意义（见表1-1-1）
表1-1-1数码的概念及其两种意义
2数制和码制基本概念（见表1-1-2）
表1-1-2数制和码制基本概念
二、几种常用的数制
常用的数制有十进制、二进制、八进制和十六进制几种。
任意N进制的展开形式为：
D＝∑k i×N i
式中，k i是第i位的系数，N为计数的基数，N i为第i位的权。
关于各种数制特征、展开形式、示例总结见表1-1-3。
表1-1-3各种数制特征、展开式、示例总结
三、不同数制间的转换
1二进制转换为十进制
转换时将二进制数的各项按展开成十进制数，然后相加，即可得到等值的十进制数。
例如：（1011.01）2＝1×23＋0×22＋1×21＋1×20＋0×2－1＋1×2－2＝（11.25）10。
2十进制转换为二进制
（1）整数部分的转换：将十进制数除以2，取余数为k0；将其商再除以2，取其余数为k1，……以此类推，直到所得商等于0为止，余数k n…k1k0（从下往上排）即为二进制数。
以273.69为例，如图1-1-1所示。
（2）小数部分的转换：将十进制数乘以2，取乘积的整数部分为k－1；将乘积的小数部分再乘以2，取乘积的整数部分为k－2，……以此类推，直到求出要求的位数为止，k－1k－2k－3…（从上往下排）即为二进制数。
以273.69为例，如图1-1-2所示。
图1-1-1十-二进制整数部分的转换
图1-1-2十-二进制小数部分的转换
所以（273.69）10＝（100010001.1011）2。
3二进制与十六进制的转换
（1）二-十六：整数部分从低位到高位每4位二进制数分为一组，小数部分从高位到低位每4位数分为一组，并将各组代之以等值的十六进制数。
例如：
（2）十六-二：将十六进制数的每一位数代替为一组等值的4位二进制数即可。
例如：
4八进制与二进制的转换
将二进制数转换为八进制数时，将二进制数的整数部分从低位到高位每3位分为一组，小数部分从高位到低位每3位分为一组，并将各组代之以等值的八进制数。
在方法上与二-十六转换和十六-二转换的方法基本相同。
例如：
5十六进制与十进制的转换。