湖大数字电路与逻辑设计试卷答案

数字电路与逻辑设计1_3试卷和答案

一、填空（每空1分，共45分）

1．Gray码也称循环码，其最基本的特性是任何相邻的两组代码中，仅有一位数码不同，因而又叫单位距离码。

2．二进制数转换成十进制数的方法为：按权展开法。

3．十进制整数转换成二进制数的方法为：除2取余法，直到商为 0 止。4．十进制小数转换成二进制数的方法为：乘2取整法，乘积为0或精度已达到预定的要求时，运算便可结束。

5．反演规则：对于任意一个逻辑函数式F，如果将其表达式中所有的算符“·”换成“ + ”，“ + ”换成“·”，常量“0”换成“ 1 ”，“ 1 ”换成“0”，原变量换成反变量，反变量换成原变量，则所得到的结果就是。称为原函数F的反函数，或称为补函数

6．n个变量的最小项是n个变量的“与项”，其中每个变量都以原变量或反变量的形式出现一次。对于任何一个最小项，只有一组变量取值使它为 1 ，而变量的其余取值均使它为 0 。

7．n个变量的最大项是n个变量的“或项”，其中每一个变量都以原变量或反变量的形式出现一次。对于任何一个最大项，只有一组变量取值使它为 0 ，而变量的其余取值均使它为 1 。

8．卡诺图中由于变量取值的顺序按格雷码排列，任何几何位置相邻的两个最小项，在逻辑上都是相邻的。，保证了各相邻行(列)之间只有一个变量取值不同。

9．卡诺图化简逻辑函数方法：寻找必不可少的最大卡诺圈，留下圈没有变化的那些变量。求最简与或式时圈 1 、变量取值为0对应反变量、变量取值为1对应原变量；求最简或与式时圈 0 、变量取值为0对应原变量、变量取值为1对应反变量。

10．逻辑问题分为完全描述和非完全描述两种。如果对于输入变量的每一组取值，逻辑函数都有确定的值，则称这类函数为完全描述逻辑函数。如果对于输入变量的某些取值组合逻辑函数值不确定，即函数值可以为0，也可以为1(通常将函数值记为Ø或×)，那么这类函数称为非完全描述的逻辑函数。

11．数字集成电路按其部有源器件的不同可以分为两大类：双极型晶体管集成电路和MOS(Metal Oxide Semiconductor)集成电路。

12．TTL集成电路工作速度高、驱动能力强，但功耗大、集成度低； MOS 集成电路集成度高、静态功耗低。

13．按集成电路部包含的等效门个数可分为：小规模集成电路(SSI-Small Scale Integration)，中规模集成电路(MSI-Medium Scale Integration)，大规模集成电路(LSI-Large Scale Integration)，超大规模集成电路(VLSI-Very Large Scale Integration)

二、判断题（在括号中打×或√；每题3分，共15分）

1．集电极开路门和三态门是不允许输出端直接并联在一起的两种TTL门。（×）2.用集电极开路门可以构成线与逻辑。 ( √ ) 3．普通TTL门的输出只有两种状态——逻辑 0 和逻辑 1，这两种状态都是高阻输出。三态逻辑(TSL)输出门除了具有这两个状态外，还具有低阻输出的第三状态(或称禁止状态)，这时输出端相当于短路。(× )

4．TTL电路和CMOS电路接口时，无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL 电路，驱动门都必须为负载门提供合乎标准的高、低电平和足够的电流（√）5．若F的对偶式为G；则G的对偶式为F。（√）

三、分析（共40分）

1.用K 图法化简为最简与或式，分别用与或非门及与非门实现：（15分=5+5+5）

∑=)14,12,10,8,7,6,3,2(),,,(m D C B A F

解：K 图为：

D A C A F +=

先圈0求反函数(最简与或式)：AD C A F +=再求与或非式:

与或非门实现：AD C A F F +==

与非门实现：AD C A AD C A F F •=+==

2. 用K 图法将下面表达式及条件化简为最简与或式:D

C B A

D C B A C B A C AB F +++=且ABCD 不可能出现相同的取值! （15分=5+5+5）

解：函数可表达为：∑+

+++=)15,0(m D C B A D C B A C B A C AB F

K 图为：

化简后：C A D B F +=

3．数制转换（10分）

1.（11011.1102=（011,011.110）2=(33.6)8=（0001,1011.1100）2=(1BC)16

2. (1101101)2=(64+32+8+4+1)10=(109)10= (0001，0000，1001)8421BCD =(0100，0011，

1100)余3码

数字电路与逻辑设计4_5试卷和答案

一、填空（每空1分，共30分）

1．在组合逻辑电路中，任一时刻的输出仅与该时刻的取值有关，而与的历史情况无关。

2．集成触发器常用的逻辑符号中要注意异步清零端（以及异步置位端）是低电平有效还是有效；时钟端是电平触发还是（电平触发是低电平有效还是高电平；是上升沿有效还是下降沿有效）。主从触发器输出端有符号标示！异步清零以及异步置位优先级！

3．用二进制代码表示有关的信号状况称为编码。

将十进制数0、 1、 2、 3、 4、 5、 6、 7、 8、 9 等10个信号编成二进制代码的电路叫做。

4．二—十进制译码器也称译码器，它的功能是将输入的一位码(四位二元符号)译成10个高、低电平输出信号，因此也叫4—10译码器。

5．数据选择器又称多路选择器(Multiplexer, 简称MUX)，它有位地址输入、位数据输入、1位输出。每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关，常用的数据选择器有、、、等。

6．数据分配器又称多路分配器(DEMUX)，其功能与数据选择器相反，它可以将一路输入数据按位地址分送到个数据输出端上。

7．加法器有串行进位和进位之分。

8．消除冒险现象通常有如下方法：加电路；加信号，避开毛刺；增加项消除逻辑冒险。

9．显示译码器：与二进制译码器不同，显示译码器是用来驱动显示器件，以显示数字或字符的MSI部件。七段LED数码管有、之分。

10．按功能之不同触发器可分为：基本触发器；触发器；触发器；触发器；触发器；触发器。

二、判断题（在括号中打×或√；每题3分，共15分）

1．组合逻辑电路可以采用小规模集成电路SSI实现，也可以采用中规模集成电路器件MSI 或存储器、可编程逻辑器件来实现。

（）

2．用数据选择器可实现任何组合逻辑函数（降维K图的应用）；用二进制译码器方便实现多组合逻辑函数。（）

3．钟控触发器的在CP有效期间输入状态的改变将不影响输出状态！边沿触发方式的触发器