湖大数字电路与逻辑设计试卷答案
数字电路与逻辑设计试题及答案
《数字电路与逻辑设计》试题1参考答案一.填空题(10)1.2048 ×8位的RAM有10根地址线,8根数据线。
2.二进制数A=(1011010)2,B=(101111)2,求:A+B=(10001001)2;A一B=( 101011 )23.时序逻辑电路的输出不仅取决于电路.输入信号的状态,而且还与电路原来的状态有关。
4.二硅极管具有单向导通的特性,它的正向导通电压为0.7V。
5.n变量的逻辑函数有2n个最小项,任意两个最小项的乘积为0。
二.选择题(10)1.当晶体三极管b时处于导通状态。
a.发射结和集电结均属于反向偏置;b.发射结正向偏置,集电结反向偏置;c.发射结和集电给均属于正向偏置2.与晶体三极管相比,MOS管具有的特点是a,c,d。
a.输入电阻高;b.受温度影响大;c.便于集成;d.电压控制元件;e.极间电容影响小3.欲将二进制代码翻译成输出信号选用b,欲将输入信号编成二进制代码选用a,欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用c,欲实现两个相同位二进制数和低位进位数的相加运算选用e。
a.编码器;b.译码器;c.多路选择器;d.数值比较器;e.加法器;f.触发器;g.计数器;h.寄存器4.在逻辑函数的卡诺图化简中,若被合并(画圈所包含)的最小项个数越多,则说明化简后c。
a.乘积项个数越少;b.实现该功能的门电路少;c.该乘积项含因子少5.逻辑函数Y=A B C+A+B+C的最简与或形式为1。
a. 已是最简与或形式;b. 0 ;c. 1 ;d. B+C三.简答题答案;1.简述用TTL与非门、或非门、异或门实现反相器功能.多余输入端的连接方法。
TTL与非门的余输入端应接高电平,或非门的余输入端应接低电平,异或门实现反相器功能是应将余输入端和输入信号并在一起。
2.举例说明什么叫竞争冒险-现象。
门电路两个输入信号同时向相反的逻辑电平跳变,比如一个从1变为0,另一个从0变为1时,所出现的可能出现尖峰脉冲的现象称为竞争-冒险。
数字电路和逻辑设计基础(含答案)
数字逻辑习题1.仅用NOR门来构造下面函数的逻辑网络:H=(XY)’Z’
2.仅用NAND门来构造下面的函数的逻辑网络:D=(A+B)B’
3.求出由下面逻辑网络产生的函数G的最简单形式
4.卡诺图化简:G(A,B,C,D)=Σm(2,3,4,7,8,14,15)
5. 卡诺图化简:G(A,B,C,D)=Σm(0,1,3,4,6,7,12,13,14)
6.卡诺图化简:G(A,B,C,D)=Σm(0,4,5,6,7,8,13,14,15)
7.卡诺图化简:G(A,B,C,D)=Σm(1,2,3,4,6,7,9,12,13)
8.采用一个组合电路来控制一个十进制的七段显示,此电路有4个输入,并提供用压缩十进制数表示的4位代码(0(d)=0000,……8(d)=1000,9(d)=1001)。
7个输出用来定义哪段激活,以显示给定的十进制数
(1)写出这个电路的真值表
(2)用sop形式表示真值表
(3)用pos形式表示真值表
(4)写出各段化简的表达式
7.时序电路分析
补充:。
数字电路逻辑设计课后答案
2.由T1161组成的时序逻辑电路如下图所示,请对应CK波形画出输出Q0Q1Q2Q3的波形。
解:
3.用T4195连接成的电路如图所示,试分析该电路,列出状态表,指出其功能、F端的脉码序列及其循环周期。
解:
QCQBQA
DA=J=K=QC⊕QB
0 0 1
0
0 1 0
1
1 0 1
1
0 1 1
1
解:电压传输特性曲线
回差:ΔVT=VT(+)-VT(-)=1.7-0.8=0.9V
2.给定施密特与非门的Vi波形,试对应画出其输出波形。
解:
3.由555构成的施密特电路如下图所示,试对应给出的Vi、VA波形定性画出输出电压VOl的波形。
解:
逻辑真值表.
输入
输出
A B C
Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
0
0
1
1
1
逻辑函数表达式
Y=AB+ AC
逻辑图
13.解:根据已知条件,需满足:
解得
四、分析下列各题
1.按下图所示求出F的逻辑式,并将其化简成最简与或式。
解:按图求得:F=BCD·B·D+D
30.VD+0.7V,-0.7V,极小,激增
31.数字,模拟
32.电路功耗低、抗干扰能力强、集成度高等
33.VNL= ViL(max)-VoL(max)
34.电路任一时刻的输出仅取决于该时刻的输入状态,而与电路前一时刻的状态无关
35.只包含门电路(无存储元件)
湖南大学电子技术 数字部分 习题答案
第一章 数字逻辑习题1.1数字电路与数字信号 1.1.2 图形代表的二进制数0101101001.1.4一周期性数字波形如图题所示,试计算:(1)周期;(2)频率;(3)占空比例 MSB LSB0 1 2 11 12 (ms )解:因为图题所示为周期性数字波,所以两个相邻的上升沿之间持续的时间为周期,T=10ms 频率为周期的倒数,f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比,q=1ms/10ms*100%=10% 1.2数制1.2.2将下列十进制数转换为二进制数,八进制数和十六进制数(要求转换误差不大于 42−(2)127 (4)2.718解:(2)(127)D=-1=(10000000)B-1=(1111111)B =(177)O=(7F )H 72(4)(2.718)D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD 码: (1)43 (3)254.25 解:(43)D=(01000011)BCD1.4.3试用十六进制写书下列字符繁荣ASC Ⅱ码的表示:P28 (1)+ (2)@ (3)you (4)43解:首先查出每个字符所对应的二进制表示的ASC Ⅱ码,然后将二进制码转换为十六进制数表示。
(1)“+”的ASC Ⅱ码为0101011,则(00101011)B=(2B )H (2)@的ASC Ⅱ码为1000000,(01000000)B=(40)H(3)you 的ASC Ⅱ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75 (4)43的ASC Ⅱ码为0110100,0110011,对应的十六紧张数分别为34,33 1.6逻辑函数及其表示方法1.6.1在图题1. 6.1中,已知输入信号A ,B`的波形,画出各门电路输出L 的波形。
解: (a)为与非, (b)为同或非,即异或第二章 逻辑代数 习题解答2.1.1 用真值表证明下列恒等式 (3)A B AB AB ⊕=+(A⊕B)=AB+AB 解:真值表如下由最右边2栏可知,A B ⊕与AB +AB 的真值表完全相同。
数字电路与逻辑设计试题与答案(K12教育文档)
数字电路与逻辑设计试题与答案(word版可编辑修改)编辑整理:尊敬的读者朋友们:这里是精品文档编辑中心,本文档内容是由我和我的同事精心编辑整理后发布的,发布之前我们对文中内容进行仔细校对,但是难免会有疏漏的地方,但是任然希望(数字电路与逻辑设计试题与答案(word版可编辑修改))的内容能够给您的工作和学习带来便利。
同时也真诚的希望收到您的建议和反馈,这将是我们进步的源泉,前进的动力。
本文可编辑可修改,如果觉得对您有帮助请收藏以便随时查阅,最后祝您生活愉快业绩进步,以下为数字电路与逻辑设计试题与答案(word版可编辑修改)的全部内容。
数字电路与逻辑设计(1)班级 学号 姓名 成绩一.单项选择题(每题1分,共10分)1.表示任意两位无符号十进制数需要( )二进制数.A .6B .7C .8D .92.余3码10001000对应的2421码为( )。
A .01010101 B.10000101 C 。
10111011 D.11101011 3.补码1.1000的真值是( )。
A . +1.0111B 。
-1。
0111 C. —0.1001 D. -0. 1000 4.标准或—与式是由( )构成的逻辑表达式。
A .与项相或 B. 最小项相或 C 。
最大项相与 D 。
或项相与 5。
根据反演规则,()()E DE C C A F ++⋅+=的反函数为( ).A. E )]E D (C C [A F ⋅++=B. E )E D (C C A F ⋅++= C 。
E )E D C C A (F ⋅++= D. E )(D A F ⋅++=E C C6.下列四种类型的逻辑门中,可以用( )实现三种基本运算。
A 。
与门 B. 或门 C. 非门 D. 与非门7. 将D 触发器改造成T 触发器,图1所示电路中的虚线框内应是( )。
图1A 。
或非门B 。
与非门 C. 异或门 D. 同或门8.实现两个四位二进制数相乘的组合电路,应有( )个输出函数.A . 8 B. 9 C. 10 D 。
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . 1B . 2C . 4D . 163. 当逻辑函数有n 个变量时,共有 D 个变量取值组合?A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中,能够存储的最大无符号整数是 D 。
A .(256)10B .(127)10C .(128)10D .(255)106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7.求一个逻辑函数F 的对偶式,不可将F 中的 B 。
A .“·”换成“+”,“+”换成“·”B.原变量换成反变量,反变量换成原变量C.变量不变D.常数中“0”换成“1”,“1”换成“0”8.A+BC= C 。
A .A+B B.A+C C.(A+B )(A+C ) D.B+C9.在何种输入情况下,“与非”运算的结果是逻辑0。
DA .全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110.在何种输入情况下,“或非”运算的结果是逻辑1。
AA .全部输入是0 B.全部输入是1 C.任一输入为0,其他输入为1 D.任一输入为111.十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112.不与十进制数(53.5)10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813.以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14.与八进制数(47.3)8等值的数为: BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
数字电路与逻辑设计1_3试卷参考答案
一、填空(每空1分,共45分)1.Gray码也称,其最基本的特性是任何相邻的两组代码中,仅有一位数码,因而又叫单位。
2.二进制数转换成十进制数的方法为:。
3.十进制整数转换成二进制数的方法为:法,直到商为止。
4.十进制小数转换成二进制数的方法为:法,乘积为0或精度已达到预定的要求时,运算便可结束。
5.反演规则:对于任意一个逻辑函数式F,如果将其表达式中所有的算符“·”换成“”,“”换成“·”,常量“0”换成“”,“”换成“0”,原变量换成变量,变量换成原变量,则所得到的结果就是。
称为原函数F的反函数,或称为补函数F6.n个变量的最小项是n个变量的“项”,其中每个变量都以原变量或变量的形式出现一次。
对于任何一个最小项,只有一组变量取值使它为,而变量的其余取值均使它为。
7.n个变量的最大项是n个变量的“项”,其中每一个变量都以原变量或变量的形式出现一次。
对于任何一个最大项,只有一组变量取值使它为,而变量的其余取值均使它为。
8.卡诺图中由于变量取值的顺序按码排列,任何几何位置相邻的两个最小项,在逻辑上都是相邻的。
,保证了各相邻行(列)之间只有个变量取值不同。
9.卡诺图化简逻辑函数方法:寻找必不可少的最大卡诺圈,留下圈内的那些变量。
求最简与或式时圈、变量取值为0对应变量、变量取值为1对应变量;求最简或与式时圈、变量取值为0对应变量、变量取值为1对应变量。
10.逻辑问题分为描述和描述两种。
如果对于输入变量的每一组取值,逻辑函数都有确定的值,则称这类函数为描述逻辑函数。
如果对于输入变量的某些取值组合逻辑函数值不确定,即函数值可以为0,也可以为1(通常将函数值记为Ø或×),那么这类函数称为描述的逻辑函数。
11.数字集成电路按其内部有源器件的不同可以分为两大类:型晶体管集成电路和MOS(Metal Oxide Semiconductor)集成电路。
12.TTL集成电路工作速度、驱动能力,但功耗、集成度;MOS集成电路集成度、静态功耗。
专升本《数字电路与逻辑设计》_试卷_答案
专升本《数字电路与逻辑设计》一、(共75题,共150分)1. 十进制数用二进制表示应为:()(2分)B.1100.11C.标准答案:B2. 无符号位的十六进制数减法(A9)l6-(8A)16=()(2分)A.(19)16B.(1F)l6C.(25)16D.(29)16标准答案:B3. 十进制数15用2421 BCD码可以表示为()。
(2分).01001000 C标准答案:C4. 8421 BCD码对应的二进制数为 ( ) (2分)B.110011.10C.标准答案:B5. 二进制数-0110的反码是(最高位是符号位)()(2分).11001 C标准答案:B6. 如果状态A与B,C与D分别构成等效对,那么能构成状态等效类的是()(2分)标准答案:A7. 四个变量可以构成多少个最小项?()(2分)个个个个标准答案:D8. 逻辑函数Y=可化简为:( ) (2分)A.B.+AB+AC标准答案:D9. 逻辑函数F(A,B,C) = AB+BC+AC的标准表达式是( ) (2分)A.∑m(3,5,6,7)B.∑m(0,1,2,4)C.∏m(1,3,5,7)D.∑M(0,2,4,6)标准答案:A10. 函数,则其反函数( ) (2分)A.B.C.D.标准答案:B 11. 逻辑函数等于()(2分)A.标准答案:B12. 三变量构成的逻辑函数的最小项m1和最小项m7一定满足( ) (2分)A.B.C.D.标准答案:C13. 下图为OC门组成的线与电路其输出F为(2分)C.D.标准答案:B14. 要求RS触发器(R、S均为高电平有效)状态由0 →1,其输入信号为()。
(2分)=01 =1 C=d0 =10标准答案:A15. JK触发器的J=K=1,当触发信号到来时,输出次态Qn+1为:( ) (2分)B.0C.不变D.与现态相反标准答案:D16. 设计—个1位十进制计数器至少需要多少个触发器?( ) (2分)个个个个标准答案:B17. T型触发器当时钟脉冲输入时,其输出状态()(2分)A.保持不变B.在T=1时会发生改变C.等于输入端T的值D.随时间改变标准答案:B18. 移位寄存器74194工作在左移串行输入方式时,S1 S0的取值为( ) (2分).01 C标准答案:C19. LED共阴极七段显示器可由下列哪一个IC来推动七字节较适宜?()(2分).7447 C标准答案:C20. 电源电压为+12V的555集成定时器中放电三极管工作在截止状态,输出端OUT为1时,其TH 和TR的输入电压值分别为 ( ) (2分)A.,和TR均大于C.,和TR均小于标准答案:A21. 逻辑函数,是F的对偶函数,则()。
《数字电路与逻辑设计》第二章答案
选 RL=1K 2-6 已知题图 2-6 中各个门电路都是 74H 系列 TTL 电路,试写出各门电路的 输出状态(0,1 或 Z)
Vcc ViH NO_ INPUT
&
Y1
ViL
≥1ViH Y2& NhomakorabeaY3
0
≥1
Vcc ViL EN=1
1
10K
0
ViL
Y4
& Y5
Vcc
1K
=
Y6
100
1
1
0
题图 2-6 2-7 已知 TTL 三态门电路及控制信号 C1 ,C2 的波形如题图 2-7 所示,试分析 此电路能否正常工作。
vI2= vI1 =0.14V
(5)vI1 经 10K 电阻接地 2-3
vI2=1.4V
已知 TTL 门的参数是 VOH=3.5V, VOL=0.1V, VIHmin=2.4V, VILmax =0.3V,IIH=20
μA,IIS=1.0mA, IOH=360μA,IOL=8mA,求题图 2-3 中 R 的取值范围.
A B
100Ω ≥1
A F1 B
& F2
10K
(a) 题图 2-10
(b)
2-11 CMOS 门电路如题图 2-11 所示,试写出各门的输出电平。
题图 2-11 答案:(a)VDD 2-12 (b )0 (c)0
CMOS 与或非门不使用的输入端应如何连接?
答案:当在一起的两个输入端都不使用时,它们同时接地; 当在一起的两个输入端只有一个不使用时,它通过电阻接电源。
cmos的或非门电路可以得到当或非门的个输入端并接到高电平时三个并接的nmos管导通而三个串接的pmos管都截止所以其输入高电平总电流为3iih05167ohihcmos的与非门电路可以得到当与非门的个输入端并接到高电平时三个串接的nmos管都截止所以其输入高电平总电流为3iih05167ohihcmos的或非门电路可以得到当或非门的个输入端并接到低电平时三个并接的nmos管都截止而三个串接的pmos管导通所以其输入低电平总电流为3iil05167ohihcmos的与非门电路可以得到当与非门的个输入端并接到低电平时三个串接的nmos管都截止而三个并接的pmos管导通所以其输入低电平总电流为3iil05167olil总结以上结果对电路a能够驱动167个三输入端或非门对电路b能够驱动167个三输入端与非门
数字电路与逻辑设计考核试卷
D.触发器
12.以下哪些是数字电路设计中常用的设计原则?( )
A.最小化原则
B.最优化原则
C.模块化原则
D.可测试性原则
13.以下哪些部件可以实现数字信号的放大和驱动?( )
A.逻辑门
B.触发器
C.译码器
D.驱动器
14.以下哪些是常见的数字电路测试方法?( )
A.静态测试
B.动态测试
C.功能测试
A. RS触发器
B.加法器
C. D触发器
D. JK触发器
2.以下哪些逻辑门可以实现“逻辑非”功能?( )
A.非门
B.或非门
C.与非门
D.异或门
3.以下哪些编码方式属于二进制编码?( )
A. BCD码
B.格雷码
C.汉明码
D. 8421码
4.以下哪些是组合逻辑电路的例子?( )
A.译码器
B.计数器
C.多路选择器
4.二进制编码中,8421码是一种______编码方式。
5.在时序逻辑电路中,触发器在______的作用下改变状态。
6.数字电路设计中,为了减少“竞争-冒险”现象,可以采取增加______或使用______等方法。
7.在数字电路中,______用于实现数据的串行到并行转换,而______用于实现数据的并行到串行转换。
A.时钟信号
B.同步复位
C.异步复位
D.双沿触发
(结束)
三、填空题(本题共10小题,每小题2分,共20分,请将正确答案填到题目空白处)
1.在数字电路中,基本逻辑门包括与门、或门、非门和______门。
2.一个触发器能够存储一个二进制位,通常称为一个______。
3.在组合逻辑电路中,输出仅仅取决于输入信号的______和______。
数字电路和逻辑设计基础(含答案)(精编文档).doc
【最新整理,下载后即可编辑】
数字逻辑习题
1.仅用NOR门来构造下面函数的逻辑网络:H=(XY)’Z’
2.仅用NAND门来构造下面的函数的逻辑网络:D=(A+B)B’
3.求出由下面逻辑网络产生的函数G的最简单形式
4.卡诺图化简:G(A,B,C,D)=Σm(2,3,4,7,8,14,15)
5. 卡诺图化简:G(A,B,C,D)=Σm(0,1,3,4,6,7,12,13,14)
6.卡诺图化简:G(A,B,C,D)=Σm(0,4,5,6,7,8,13,14,15)
7.卡诺图化简:G(A,B,C,D)=Σm(1,2,3,4,6,7,9,12,13)
8.采用一个组合电路来控制一个十进制的七段显示,此电路有4个输入,并提供用压缩十进制数表示的4位代码(0(d)=0000,……8(d)=1000,9(d)=1001)。
7个输出用来定义哪段激活,以显示给定的十进制数
(1)写出这个电路的真值表
(2)用sop形式表示真值表
(3)用pos形式表示真值表(4)写出各段化简的表达式
7.时序电路分析
Q
Q
SET
CLR
D
X
Clock
Y
补充:
【最新整理,下载后即可编辑】。
数字电路与逻辑设计6_7试卷参考答案
一、填空(每空1分,共40分)1.逻辑电路分为两类:一类是电路,另一类是电路。
在电路中,任一时刻的输出仅与该时刻输入变量的取值有关,而与输入变量的历史情况无关;在电路中,任一时刻的输出不仅与该时刻的取值有关,而且与电路的状态,即与过去的输入情况有关。
2.时序电路的分类:按各触发器是否具备统一时钟可分为时序电路和时序电路;按输出信号的特点又可以分为型和型时序电路两种,型时序电路的输出函数为 Z= F(X,Q),即某时刻的输出决定于该时刻的外部输入X和现态Q,型时序电路的输出函数为Z = F(Q),即某时刻的输出仅决定于该时刻的现态Q3.寄存器和移位寄存器。
移位寄存器按移位方向来分有向移位寄存器、向移位寄存器和向移位寄存器;按接收数据的方式可分输入和输入;按输出方式可分输出和输出。
4.计数器的主要功能是累计的个数。
计数器有许多不同的类型。
按时钟控制方式来分,有、两大类;按计数过程中数值的增减来分,有、、计数器三类;按模值来分,有、和计数器。
5.脉冲分配器:电路在时钟脉冲的作用下,按一定轮流地输出脉冲信号。
6.序列信号发生器:循环产生、输出确定的信号序列。
7.异步时序电路的分析方法:电路的状态表依触发器的不同时钟完成!8.状态化简:状态简化的目的就是要消去状态,以得到最简状态图和最简状态表。
状态表的化简,实际就是寻找所有,并将合并,最后得到最简状态表。
9.在状态表中判断两个状态是否等价必需满足两个基本条件:第一,在相同的输入条件下都有的输出。
第二,在相同的输入条件下次态也等价。
这可能有三种情况:①次态 ;②次态 ;③次态互为条件。
利用等价状态的性及表可寻找所有最大等价类!第 1 页(共 3 页)二、判断题(在括号中打×或√;每题3分,共15分)1.输出方程、激励方程、状态方程是用来描述时序电路功能的!它们的形式为:( )2.时序电路的功能描述方式为:逻辑方程式;状态转移表;状态图;时序图。
( ) 3① 根据逻辑图求出时序电路的输出方程和各触发器的激励方程。
《数字电路与逻辑设计》综合练习题及解答
《数字电路与逻辑设计》综合练习题及解答第一部分习题一、填空1.将十进制数转换成等值的二进制数、十六进制数。
(51.62510 = ( 2= ( 162.(199710= ( 余3BCD = ( 8421BCD3.(BF.516= ( 24.一位二进制数只有2个数,四位二进制数有个数;为计64个数,需要位二进制数。
5.二进制数(1101.10112的等值八进制数是( 8。
6.二进制数(1101.1012的等值十进制数是( 10。
7.欲对100个对象进行二进制编码,则至少需要( 位二进制数。
8.二进制数为000000~111111能代表( 个十进制整数。
9.为将信息码10110010配成奇校验码,其配奇位的逻辑值为 ;为将信息码01101101配成偶校验码,其配偶位的逻辑值为。
10.格雷码的特点是。
11.n 变量函数的每一个最小项有个相领项。
12.当j i ≠时,同一逻辑函数的两个最小项j i m m ⋅=( 。
13.n 变量的逻辑函数,i m 为最小项,则有∑-=120n i i m =( 。
14.逻辑函数D C B A F ++=的反函数F = ( 。
15.逻辑函数(C B A F +=的对偶函数F '是 ( 。
16.多变量同或运算时, =0,则i x =0的个数必须为( 。
17.逻辑函数AB C B A F ⊕⊕=1,,(的最小项表达式为,,(C B A F =( 。
18. 逻辑函数14,12,0(10,8,4,3,2,1(,,,(∑∑Φ+=m D C B A F 的最简与或式为F =( 。
19.逻辑函数((,,(C B A C B A C B A F ++++=的最简与或式为( 。
20.巳知函数的对偶式BC D C B A D C B A F ++=',,,(,则它的原函数F =( 。
* * * * *21.正逻辑约定是( 、( 。
22.双极型三极管由截止状态过渡到饱和状态所需的过渡时间称为时间,它由时间和时间两部分组成,可用等式描述。
数字电路与逻辑设计复习资料(含答案)
数字电路与逻辑设计复习资料一、单项选择题1. 十进制数53转换成八进制数应为( B )。
A. 64 B.65 C. 66 D. 1101012.将十进制数(18)10 转换成八进制数是(B )。
A. 20 B.22 C. 21 D. 233. 十进制数53转换成八进制数应为( D )。
A. 62 B.63 C. 64 D. 654. 当逻辑函数有n 个变量时,共有( D )种取值组合。
A. n B. 2n C. 2n D. 2n5. 为了避免干扰,MOS 与门的多余输入端不能( A )处理。
A. 悬空 B. 接低电平 C. 与有用输入端并接 D. 以上都不正确6. 以下电路中可以实现“线与”功能的有( C )。
A. TTL 与非门B. TTL 或非门C. OC 门D. TTL 异或门 7. 用6264型RAM 构成一个328K ⨯位的存储器,需要( D )根地址线。
A. 12 B. 13 C. 14 D. 158. 同步时序电路和异步时序电路比较,其差异在于后者( B )。
A. 没有触发器 B. 没有统一的时钟脉冲控制 C. 没有稳定状态 D. 输出只与内部状态有关9. 用6264型RAM 构成3232K ⨯位的存储器,需要( D )片进行扩展。
A. 4 B.8 C. 14 D.16 10. 逻辑函数()F A A B =⊕⊕ =( D )。
A. AB B. A C. A B ⊕ D. B11. 函数F ABC ABCD =+的反函数为( C )。
A. ()()F A B C A B C D =+++++ B. ()()F ABC ABCD =C. ()()F A B C A B C D =+++++D. F A B C A B C D =++++++ 12.在图1所示的T T L 电路中,输出应为( B )。
A . F =0 B. F =1 C. F =A D. F =A图113. 将F ABC A CD CD =++展开成最小项表达式应为( A )。
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . 1B . 2C . 4D . 163. 当逻辑函数有n 个变量时,共有 D 个变量取值组合?A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中,能够存储的最大无符号整数是 D 。
A .(256)10B .(127)10C .(128)10D .(255)106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7.求一个逻辑函数F 的对偶式,不可将F 中的 B 。
A .“·”换成“+”,“+”换成“·”B.原变量换成反变量,反变量换成原变量C.变量不变D.常数中“0”换成“1”,“1”换成“0”8.A+BC= C 。
A .A+B B.A+C C.(A+B )(A+C ) D.B+C9.在何种输入情况下,“与非”运算的结果是逻辑0。
DA .全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110.在何种输入情况下,“或非”运算的结果是逻辑1。
AA .全部输入是0 B.全部输入是1 C.任一输入为0,其他输入为1 D.任一输入为111.十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112.不与十进制数(53.5)10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813.以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14.与八进制数(47.3)8等值的数为: BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
《数字电路与逻辑设计》试题4+答案
《数字电路与逻辑设计》试题4参考答案一. 填空题(10)1.任何有限的逻辑关系,不管多么复杂,其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现,但逻辑函数的一般表达式不是唯一的,而其标准表达式是唯一的。
2.任意两个最小项之积为 0 ,任意两个最大项之和为 1 。
3.对于逻辑函数,为了化简,利用逻辑代数的基本定理,可表示为,但这可能引起 0 型险象,因为在B=1、C=1时,化简前逻辑函数的值恒为1,但化简后逻辑函数的值为。
4.当我们在计算机键盘上按一个标为“9”的按键时,键盘向主机送出一个ASCII码,这个ASCII码的值为 39 。
5.在3.3V供电的数字系统里,所谓的高电平并不是一定是3.3V,而是有一个电压范围,我们把这个电压范围称为高电平容限;同样所谓的低电平并不是一定是0V,而也是有一个电压范围,我们把这个电压范围称为低电平容限。
二. 选择题(10)1.在下列程序存储器的种类中,可在线改写的有 b d 。
a. PROM;b. E2PROM;c. EPROM;d. FLASH_M2.为了实现某种逻辑运算关系,其实现方法有多种多样,其中历史上曾经用到的有以下几种方式,但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是 d 。
a. 机械式;b.电磁式;c. 分立元件式;d. 集成电路3.在数字电路中,根据电路是否具有反馈记忆功能,将其分为组合逻辑电路和时序逻辑电路两种。
下列各项中,为组合逻辑电路的是 befgi ,为时序逻辑电路的是 acdh 。
a. 触发器;b. 译码器;c. 移位寄存器;d. 计数器;e. 加法器;f. 编码器;g. 数值比较器; h. 寄存器; i. 多路选择器4.卡诺图上变量的取值顺序是采用 b 的形式,以便能够用几何上的相邻关系表示逻辑上的相邻。
a. 二进制码;b. 循环码;c. ASCII码;d. 十进制码5.在可编程逻辑芯片中,有PROM、PAL、GAL、CPLD等多种结构方式,其中PROM是 b ,PAL是 c ,GAL是 a ,CPLD是 a 。
湖南大学数字逻辑课程试卷
湖南大学课程考试试卷课程名称:数字电路与逻辑设计;试卷编号:;考试时间:120分钟一、填空题(每空2分,共10分)1、(39.75 )10= ( )162、ASIC可分为(),()和可编程ASIC(Programmable ASIC).3、数字系统分为以下六个层次:系统级、()、逻辑单元级、逻辑门级、()、硅片级。
二、单选题(在本题的每一小题的备选答案中,只有一个答案是正确的,请把你认为正确答案的题号,填入题末的括号内。
多选不给分。
每题2分,共10分)1、函数的最简式为()。
① 1 ② 0 ③④2、一个四位二进制码减法计数器的起始值为1001,经过100个时钟脉冲作用之后的值为()。
① 1100 ② 0100 ③ 1101 ④ 01013、下列各函数等式中无冒险现象的函数式有()。
①②③④4、用四选一数据选择器实现函数Y= A1A0+A1’A0,应使()。
①D0=D2=0,D1=D3=1②D0=D2=1,D1=D3=0③D0=D1=0,D2=D3=1④D0=D1=1,D2=D3=05、T触发器Q端的输出信号频率是输入信号频率的()倍。
① 1 ② 1/2 ③ 2 ④ 1/4三、判断题(下列各题,你认为正确的,请在题末的括号内打“√”,错的打“×”,并更正。
每题2分,共10分)1、不用的CMOS输入端绝不能悬空。
()2、对逻辑函数Y=AB’+A’B+B’C+BC’利用代入规则,令A=BC代入,得Y= BCB’+(BC)’B+B’C+BC’=B’C+BC’成立。
()3、处于三态输出的高阻态,因输出没和电路连上,所以输出端没有电流。
()4、由两个或非门构成的基本RS触发器,当R=S=0时,触发器的状态为不定。
()5、优先编码器的编码输入信号是相互排斥的,不允许有多个编码信号同时有效。
()四、简答题(任选2题,每题5分,共10分):1、格雷码和奇偶校验码的特点分别是什么?为什么说它们是可靠性编码?2、简述双稳态元件的亚稳定性概念及特点。
湖大数字电路与逻辑设计试卷答案
数字电路与逻辑设计1_3试卷和答案一、填空(每空1分,共45分)1.Gray码也称循环码,其最基本的特性是任何相邻的两组代码中,仅有一位数码不同,因而又叫单位距离码。
2.二进制数转换成十进制数的方法为:按权展开法。
3.十进制整数转换成二进制数的方法为:除2取余法,直到商为0 止。
4.十进制小数转换成二进制数的方法为:乘2取整法,乘积为0或精度已达到预定的要求时,运算便可结束。
5.反演规则:对于任意一个逻辑函数式F,如果将其表达式中所有的算符“·”换成“+ ”,“+ ”换成“·”,常量“0”换成“ 1 ”,“ 1 ”换成“0”,原变量换成反变量,反变量换成原变量,则所得到的结果就是。
称为原函数F的反函数,或称为补函数6.n个变量的最小项是n个变量的“与项”,其中每个变量都以原变量或反变量的形式出现一次。
对于任何一个最小项,只有一组变量取值使它为 1 ,而变量的其余取值均使它为0 。
7.n个变量的最大项是n个变量的“或项”,其中每一个变量都以原变量或反变量的形式出现一次。
对于任何一个最大项,只有一组变量取值使它为0 ,而变量的其余取值均使它为 1 。
8.卡诺图中由于变量取值的顺序按格雷码排列,任何几何位置相邻的两个最小项,在逻辑上都是相邻的。
,保证了各相邻行(列)之间只有一个变量取值不同。
9.卡诺图化简逻辑函数方法:寻找必不可少的最大卡诺圈,留下圈内没有变化的那些变量。
求最简与或式时圈 1 、变量取值为0对应反变量、变量取值为1对应原变量;求最简或与式时圈 0 、变量取值为0对应原变量、变量取值为1对应反变量。
10.逻辑问题分为完全描述和非完全描述两种。
如果对于输入变量的每一组取值,逻辑函数都有确定的值,则称这类函数为完全描述逻辑函数。
如果对于输入变量的某些取值组合逻辑函数值不确定,即函数值可以为0,也可以为1(通常将函数值记为Ø或×),那么这类函数称为非完全描述的逻辑函数。
数字电路逻辑设计课后答案
《数字电路与逻辑设计》习题答案一、填空1.(51.625)10 = (110011.101 )2= (33.A )162.(110101.1011)2 =(35.B )163.(1997)10= (0100 1100 1100 1010)余3BCD= (0001 1001 1001 0111)8421BCD 4.(0110 1001 1000)8421BCD= (689)10(0110 1001 1000)余3BCD = (365)105.(BF.5)16= (1011 1111. 0101)26.16;67.4位8.除2取余法,乘2取余法9.1×2 3 +0×2 2 +1×2 1 +1×2 0 +0×2-1 +1×2-210.2 i ,N i11.奇校验码12.1,113.与、或、非14.逻辑式、真值表、逻辑图15.输出值“1”的对应最小项相加16.三进制及三进制以上进制的算术加,二进制算术加,逻辑加,模2加17.2 n18.相邻码组之间只有一位不同19.n个相领项20.开通,延迟,上升,t ON =t d +t r21.关闭,存储,下降,t OFF =t s +t f22.从负载流(灌)入反相器(或与非门),低23.从反相器(或与非门)流(拉)到负载,高24.与非门允许多大的噪声电压叠加到输入信号的高、低电平上,而不致破坏其正常逻辑状态,抗干扰能力越强25.最多可以带动10个同类型门电路。
26.t PHL ,t PLH ,(t PHL +t PLH)/227.短接,短接F 1 •F 2 ,线与28.“0”,“1”,“高阻”29.PMOS,NMOS,CMOS反相器,PMOS,NMOS,CMOS传输门30.V D+0.7V,-0.7V,极小,激增31.数字,模拟32.电路功耗低、抗干扰能力强、集成度高等33.V NL= V iL(max) -V oL(max)34.电路任一时刻的输出仅取决于该时刻的输入状态,而与电路前一时刻的状态无关35.只包含门电路(无存储元件)36.37.确定它的逻辑功能,并加以改进38.两数的本位加,不带低位的进位加,带进位加39.16个,低电平“0”,高电平“1”40.它们都有两个稳态,可以触发翻转,故具有记忆能力41.特性表、特性方程、波形图42.D、T'、T、RS、JK43.可以用CP控制其翻转时刻,同步触发器、主从触发器、边沿触发器,电平触发、主从触发、边沿触发44.主从、边沿触发器可以克服空翻,而同步触发器不能克服空翻45.两门之间因交叉耦合而产生的自锁作用46.RS=0,R、S不能同时为“1”47.0,148.可控制的计数,计数翻转,保持原状态49.下降,上升,150.边沿触发方式51.同步时序电路,异步时序电路52.触发器53.统计计数脉冲个数54.Q i-1 Q i-2‥‥‥Q 1 Q 0 ,Q n-1 Q n-2 ‥‥‥Q 1Q 055.暂存,平移56.串/并转换57.16μS58.波形变换、整形、脉冲鉴幅二、选择题:1. A D2. B C D3. A B4. D5. C6. A B D7. D.8. C9. B10. D11. B12. A.13. B14. A B三、化简下列各题1.用代数法化简下列函数为最简与或表达式(1)F=A B+B C+AC=B(A+C)+AC=B AC+AC=B+AC(2)F=C D+CD+C D+C D=(C D+C D)+(CD+C D)=C+C=1(3)F=AB C+AB+B C+AC=AB+B C+AC=AB+B C(4)F=A+CDAD=A+BCD+AD+B+B+B=A+B2.将下列函数式化为最小项表达式(1)F=AB+BC+AC=AB(C+C)+(A+A)BC+A(B+B)C =ABC+AB C+A BC+A B C(2)F=BCAB =AB+BC=AB(C+C)+(A+A)BC=ABC+AB C+A BC3.用代数法证明下列等式(1)左式=(A B+B)+(A CD+C)+D=A+B+A D+C+D=A +B +D +C +D=1(2)A ⊕0=A ·0+A ·1=A(3)A ⊕1=A ·1+A ·1 =A(4)A ⊕A =A ·A +A ·A=A +A =14.直接写出下列各函数的对偶式F',并用反演规则写出其反演式F(1)F'=(A +B )(B +C )(C +A D )F =(A +B )(B +C )(C +A D )(2)F'=A ·)+(E D C BF =A ·)+(E D C B5.用对偶规划求下列各式的对偶等式(1)左式的对偶式为(A +B )(A +C )(B +C +D )右式的对偶式为(A +B )(A +C )∴其对偶等式为:(A +B )(A +C )(B +C +D )=(A +B )(A +C )(根据对偶规则两式相等,则其对偶式也相等)(2)左式的F'1 =C B A ⋅⋅右式的F'2 =A +B +C其对偶等式为:C B A ⋅⋅=A +B +C6.试写出下列卡诺图的最小项表达式,并用卡诺图法求其最简与或式(1)最小项表达式F (A 、B 、C )=∑),,,,(54310 或F =A B C +A B C +A BC +A B C +A B C 最简与或式F =A C +B(2)最小项表达式F (A 、B 、C 、D )=),,,,,(1086420∑或F =A B C D +A B C D +A B C D +A BC D +A B C D +A B C D ;最简与或式F =B D +A D7.用卡诺图法化简下列函数为最简与或式(1)F =A B C +AD +D (B +C )+A C +A D =A +B C +D(2)10157φ32869)+(,(11,,,,,,,=A B+A C+B D+CD9.(1)错(2) 错(3) 对10.⋅⋅=+F⋅BCBAC1⋅B=C+⊕F⋅BCA2+⋅=3⋅⋅BCF⋅ACBA11.当控制信号BC=00时,输出是输入变量的反码。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
数字电路与逻辑设计1_3试卷和答案一、填空(每空1分,共45分)1.Gray码也称循环码,其最基本的特性是任何相邻的两组代码中,仅有一位数码不同,因而又叫单位距离码。
2.二进制数转换成十进制数的方法为:按权展开法。
3.十进制整数转换成二进制数的方法为:除2取余法,直到商为 0 止。
4.十进制小数转换成二进制数的方法为:乘2取整法,乘积为0或精度已达到预定的要求时,运算便可结束。
5.反演规则:对于任意一个逻辑函数式F,如果将其表达式中所有的算符“·”换成“ + ”,“ + ”换成“·”,常量“0”换成“ 1 ”,“ 1 ”换成“0”,原变量换成反变量,反变量换成原变量,则所得到的结果就是。
称为原函数F的反函数,或称为补函数6.n个变量的最小项是n个变量的“与项”,其中每个变量都以原变量或反变量的形式出现一次。
对于任何一个最小项,只有一组变量取值使它为 1 ,而变量的其余取值均使它为 0 。
7.n个变量的最大项是n个变量的“或项”,其中每一个变量都以原变量或反变量的形式出现一次。
对于任何一个最大项,只有一组变量取值使它为 0 ,而变量的其余取值均使它为 1 。
8.卡诺图中由于变量取值的顺序按格雷码排列,任何几何位置相邻的两个最小项,在逻辑上都是相邻的。
,保证了各相邻行(列)之间只有一个变量取值不同。
9.卡诺图化简逻辑函数方法:寻找必不可少的最大卡诺圈,留下圈没有变化的那些变量。
求最简与或式时圈 1 、变量取值为0对应反变量、变量取值为1对应原变量;求最简或与式时圈 0 、变量取值为0对应原变量、变量取值为1对应反变量。
10.逻辑问题分为完全描述和非完全描述两种。
如果对于输入变量的每一组取值,逻辑函数都有确定的值,则称这类函数为完全描述逻辑函数。
如果对于输入变量的某些取值组合逻辑函数值不确定,即函数值可以为0,也可以为1(通常将函数值记为Ø或×),那么这类函数称为非完全描述的逻辑函数。
11.数字集成电路按其部有源器件的不同可以分为两大类:双极型晶体管集成电路和MOS(Metal Oxide Semiconductor)集成电路。
12.TTL集成电路工作速度高、驱动能力强,但功耗大、集成度低; MOS 集成电路集成度高、静态功耗低。
13.按集成电路部包含的等效门个数可分为:小规模集成电路(SSI-Small Scale Integration),中规模集成电路(MSI-Medium Scale Integration),大规模集成电路(LSI-Large Scale Integration),超大规模集成电路(VLSI-Very Large Scale Integration)二、判断题(在括号中打×或√;每题3分,共15分)1.集电极开路门和三态门是不允许输出端直接并联在一起的两种TTL门。
(×)2.用集电极开路门可以构成线与逻辑。
( √ ) 3.普通TTL门的输出只有两种状态——逻辑 0 和逻辑 1,这两种状态都是高阻输出。
三态逻辑(TSL)输出门除了具有这两个状态外,还具有低阻输出的第三状态(或称禁止状态),这时输出端相当于短路。
(× )4.TTL电路和CMOS电路接口时,无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL 电路,驱动门都必须为负载门提供合乎标准的高、低电平和足够的电流(√)5.若F的对偶式为G;则G的对偶式为F。
(√)三、分析(共40分)1.用K 图法化简为最简与或式,分别用与或非门及与非门实现:(15分=5+5+5)∑=)14,12,10,8,7,6,3,2(),,,(m D C B A F解:K 图为:D A C A F +=先圈0求反函数(最简与或式):AD C A F +=再求与或非式:与或非门实现:AD C A F F +==与非门实现:AD C A AD C A F F •=+==2. 用K 图法将下面表达式及条件化简为最简与或式:DC B AD C B A C B A C AB F +++=且ABCD 不可能出现相同的取值! (15分=5+5+5)解:函数可表达为:∑++++=)15,0(m D C B A D C B A C B A C AB FK 图为:化简后:C A D B F +=3.数制转换(10分)1.(11011.1102=(011,011.110)2=(33.6)8=(0001,1011.1100)2=(1BC)162. (1101101)2=(64+32+8+4+1)10=(109)10= (0001,0000,1001)8421BCD =(0100,0011,1100)余3码数字电路与逻辑设计4_5试卷和答案一、填空(每空1分,共30分)1.在组合逻辑电路中,任一时刻的输出仅与该时刻的取值有关,而与的历史情况无关。
2.集成触发器常用的逻辑符号中要注意异步清零端(以及异步置位端)是低电平有效还是有效;时钟端是电平触发还是(电平触发是低电平有效还是高电平;是上升沿有效还是下降沿有效)。
主从触发器输出端有符号标示!异步清零以及异步置位优先级!3.用二进制代码表示有关的信号状况称为编码。
将十进制数0、 1、 2、 3、 4、 5、 6、 7、 8、 9 等10个信号编成二进制代码的电路叫做。
4.二—十进制译码器也称译码器,它的功能是将输入的一位码(四位二元符号)译成10个高、低电平输出信号,因此也叫4—10译码器。
5.数据选择器又称多路选择器(Multiplexer, 简称MUX),它有位地址输入、位数据输入、1位输出。
每次在地址输入的控制下,从多路输入数据中选择一路输出,其功能类似于一个单刀多掷开关,常用的数据选择器有、、、等。
6.数据分配器又称多路分配器(DEMUX),其功能与数据选择器相反,它可以将一路输入数据按位地址分送到个数据输出端上。
7.加法器有串行进位和进位之分。
8.消除冒险现象通常有如下方法:加电路;加信号,避开毛刺;增加项消除逻辑冒险。
9.显示译码器:与二进制译码器不同,显示译码器是用来驱动显示器件,以显示数字或字符的MSI部件。
七段LED数码管有、之分。
10.按功能之不同触发器可分为:基本触发器;触发器;触发器;触发器;触发器;触发器。
二、判断题(在括号中打×或√;每题3分,共15分)1.组合逻辑电路可以采用小规模集成电路SSI实现,也可以采用中规模集成电路器件MSI 或存储器、可编程逻辑器件来实现。
()2.用数据选择器可实现任何组合逻辑函数(降维K图的应用);用二进制译码器方便实现多组合逻辑函数。
()3.钟控触发器的在CP有效期间输入状态的改变将不影响输出状态!边沿触发方式的触发器输出状态取决于CP 有效期间的输入状态!( )4.状态转移真值表;特征方程;状态转移图与激励表;波形图等都可以用来描述触发器的逻辑功能! ( )5.组合逻辑电路分析过程一般按下列步骤进行:① 根据给定的逻辑电路,从输入端开始,逐级推导出输出端的逻辑函数表达式。
② 根据输出函数表达式列出真值表。
③ 用文字概括出电路的逻辑功能。
( )三、分析设计题(共55分)1.试用与或非门设计一组合电路。
输入为8421BCD 码D 、C 、B 、A ,当D 、C 、B 、A 的等效十进制数能被3整除时,输出F=1,否则F=0 (15分)2.试用中规模8选1数据选择器实现函数(允许反变量输入,但不能附加门电路)。
(15分)3.写出下面三个图的状态方程并说明各自的CP 触发方式及置位复位方式(15分)4.TTL 边沿触发器组成的电路分别如图 (a )、 (b )所示,其输入波形见图 (c ),试分别画出Q 1、Q 2端的波形。
设电路初态均为0。
(10分)∑∑Φ+=)13,12,6,1()14,11,8,5,3,0(),,,(m D C B A F(C)一、填空1.输入变量、输入变量2.高电平、边沿触发、边沿触发、高3.二进制、二—十进制编码器4.BCD、BCD5.n、2n、2选1、4选1、8选1、16选16.n、2n7.超前8.滤波、选通、冗余9.共阳、共阴10.R-S、R-S、J-K、D、T、T‘二、判断题1.√;2。
√;3。
×、4。
√;5。
√三、分析设计题:1.解:根据题意列出真值表:十进制数 D C B A F0 0 0 0 0 11 0 0 0 1 02 0 0 1 0 03 0 0 1 1 14 0 1 0 0 05 0 1 0 1 06 0 1 1 0 17 0 1 1 1 08 1 0 0 0 09 1 0 0 1 1卡诺图:圈0求反函数:A B C A B D A D CA B C F ++++=F 的与或非式:A B C A B D A D CA B C F F ++++==3.解:图(a )211D D Q n •=+上升沿触发、低电平置位复位。
图(b )n n n Q K K Q J J Q 21211•+•=+下降沿触发、低电平置位复位。
10~15 Ф 2.解:填写K 图及降维K 图;将BCD 接至地址选择端;A 接至数据输入端!并绘出电路图如下: B=A2;C=A1;D=A0;D0=1;D1=0;D2=0;D3=1;D4=0;D5=1;D6=1;D7=0图(c )n n n Q K Q J Q +=+1下降沿触发的主从J-K 、低电平置位复位。
4.解:数字电路与逻辑设计6_7试卷和答案一、填空(每空1分,共40分)1.逻辑电路分为两类:一类是 电路,另一类是 电路。
在 电路中,任一时刻的输出仅与该时刻输入变量的取值有关,而与输入变量的历史情况无关;在 电路中,任一时刻的输出不仅与该时刻 的取值有关,而且与电路的 状态,即与过去的输入情况有关。
2.时序电路的分类:按各触发器是否具备统一时钟可分为 时序电路和 时序电路;按输出信号的特点又可以分为 型和 型时序电路两种,型时序电路的输出函数为 Z= F (X ,Q ),即某时刻的输出决定于该时刻的外部输入X和现态Q , 型时序电路的输出函数为 Z = F (Q ),即某时刻的输出仅决定于该时刻的现态Q3.寄存器和移位寄存器。
移位寄存器按移位方向来分有 向移位寄存器、 向移位寄存器和 向移位寄存器;按接收数据的方式可分 输入和 输入;按输出方式可分 输出和 输出。
4.计数器的主要功能是累计 的个数。
计数器有许多不同的类型。
按时钟控制方式来分,有 、 两大类; 按计数过程中数值的增减来分,有 、 、计数器三类;按模值来分,有 、 和 计数器。
5.脉冲分配器:电路在时钟脉冲的作用下,按一定 轮流地输出脉冲信号。
6.序列信号发生器:循环产生、 输出确定的信号序列。