计算机组成原理课程习题集(含参考答案)

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

《计算机组成原理》课程习题集
一、单选题
1.将有关数据加以分类、统计、分析,以取得有利用价值的信息,称其为______。

A. 数值计算
B. 辅助设计
C. 数据处理
D. 实时控制
2.目前的计算机,从原理上讲______。

A.指令以二进制形式存放,数据以十进制形式存放
B.指令以十进制形式存放,数据以二进制形式存放
C.指令和数据都以二进制形式存放
D.指令和数据都以十进制形式存放
3.计算机问世至今,新型机器不断推陈出新,不管怎样更新,依然保有“存储程序”的概念,最早提出这种概念的是______。

A. 巴贝奇
B. 冯. 诺依曼 C .帕斯卡 D. 贝尔
4.目前所说的个人台式商用机属于______。

A.巨型机
B.中型机
C.小型机
D.微型机
5.在小型或微型计算机里,普遍采用的字符编码是______。

A. BCD码
B. 16进制
C. 格雷码
D. ASCⅡ码
6.完整的计算机系统应包括______。

A. 运算器、存储器、控制器
B. 外部设备和主机
C. 主机和实用程序
D. 配套的硬件设备和软件系统
7.计算机硬件能直接执行的语言是______。

A.符号语言B.高级语言C.机器语言D.汇编语言
8.计算机科技文献中,英文缩写CAI代表______。

A. 计算机辅助制造
B. 计算机辅助教学
C. 计算机辅助设计
D. 计算机辅助管理
9.计算机与日常使用的袖珍计算器的本质区别在于______。

A. 运算速度的高低
B. 存储器容量的大小
C. 规模的大小
D. 自动化程度的高低
10.下列数中最小的数为______。

A.(101001)2
B.(52)8
C.(2B)16
D.(44)10
11.下列数中最大的数是______。

A.(10010101)2
B.(227)8
C.(96)16
D.(143)10
12.(2000)10化成十六进制数是______。

A.(7CD)H B.(7D0)H C.(7E0)H D.(7F0)H
13.(2000)10化成十六进制数是______。

A.(7CD)H B.(7D0)H C.(7E0)H D.(7F0)H
14.下列数中最大的数是______。

A.(10011001)2 B.(227)8 C.(98)16 D.(152)10
15.下列数中最小的数为______。

A.(101001)2
B.(52)8
C.(101001)BCD
D.(233)16
16.十进制数200010化成十六进制数是______。

A.(7CD)H B.(7D0)H C.(7E0)H D.(7F0)H
17.某机字长32位。

其中1位符号位,31位表示尾数。

若用定点小数表示,则最大正小数为______。

A. +(1-2-32)
B. +(1-2-31)
C. +(1-2-30)
D.2-31-1
18.定点16位字长的字,采用2的补码形式表示时,一个字所能表示的整数范围是______。

A.-215~+215
B. -(215-1)~+(215-1)
C. -(215+1)~+215
D. -215~+(215-1)
19.下列表达式中正确的运算结果为______。

A. (10101)2×(2)10=(20202)2
B. (10101)8×(8)10=(80808)8
C. (101010)8-(70707)8=(11011)8
D. (10101)8×(7)10=(70707)8
20.微程序存放在。

A. 控制存贮器
B. RAM
C. Cache
D. 指令积存器
21.在CPU中,跟踪后继指令地指的寄存器是______。

A.指令寄存器
B.程序计数器
C.地址寄存器
D.状态条件寄存器
22. Pentium-3是一种______。

A.64位处理器
B.16位处理器
C.准16位处理器
D.32位处理器
23. ______表示法主要用于表示浮点数中的阶码。

A. 原码
B. 补码
C. 反码
D. 移码
24.下列有关运算器的描述中,______是正确的。

A.只做算术运算,不做逻辑运算
B. 只做加法
C.能暂时存放运算结果
D. 既做算术运算,又做逻辑运算
25. CPU主要包括______。

A.控制器
B.控制器、运算器、cache
C.运算器和主存
D.控制器、ALU和主存
26.设变址寄存器为X,形式地址为D,(X)表示寄存器X的内容,这种寻址方式的有效
地址为______。

A. EA=(X)+D
B. EA=(X)+(D)
C.EA=((X)+D)
D. EA=((X)+(D))
27.在计算机中,存放微指令的控制存储器属于()。

A.外存 B. 高速缓存器 C. 内存储器 D. CPU
28.机器数______中,零的表示形式是唯一的。

A. 原码
B. 补码
C. 移码
D. 反码
29.运算器的主要功能是进行______。

A. 逻辑运算
B. 算术运算
C. 逻辑运算和算术运算
D. 只作加法
30.用于对某个寄存器中操作数的寻址方式称为______寻址。

A. 直接
B. 间接
C. 寄存器直接
D. 寄存器间接
31.运算器虽有许多部件组成,但核心部分是______。

A.数据总线B.算术逻辑运算单元
C.多路开关D.累加寄存器
32.寄存器间接寻址方式中,操作数处在______。

A.通用寄存器
B.程序计数器
C.堆栈
D.主存单元器
33.指令周期是指______。

A.CPU从主存取出一条指令的时间B.CPU执行一条指令的时间C.CPU从主存取出一条指令加上执行这条指令的时间D.时钟周期时间
34.单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个数
常需采用______。

A.堆栈寻址方式B.立即寻址方式
C.隐含寻址方式D.间接寻址方式
35.某机字长32位,采用IEEE格式,则阶码采用______表示。

A补码B原码C移码D反码
36.零地址运算指令在指令格式中不给出操作数地址,因此它的操作数可以来自______。

A.立即数和栈顶
B. 栈顶和次栈顶
C. 暂存器和栈顶
D. 寄存器和内存单元
37.和具有m个并行部件的处理器相比,一个m段流水线处理器______。

A. 具备同等水平的吞吐能力
B. 不具备同等水平的吞吐能力
C. 吞吐能力大于前者的吞吐能力
D. 吞吐能力小于前者的吞吐能力
38.水平型微指令与垂直型微指令相比,______。

A. 前者一次只能完成一个操作
B. 后者一次只能完成一个操作
C. 两者都是一次只能完成一个操作
D. 两者都能一次完成多个操作
39.原码加减法是指______。

A. 操作数用原码表示,连同符号位直接相加减
B. 操作数取绝对值,直接相加减,符号位单独处理
C. 操作数用原码表示,尾数直接相加减,符号位单独处理
D. 操作数用原码表示,根据两数符号决定实际操作,符号位单独处理
40.定点运算器用来进行______。

A. 定点数运算
B. 浮点数运算
C. 既进行定点数运算也进行浮点数运算
D. 十进制数加减法
41.变址寻址方式中,操作数的有效地址等于______。

A. 堆栈指示器内容加上形式地址(位移量)
B. 程序计数器内容加上形式地址
C. 基值寄存器内容加上形式地址
D. 变址寄存器内容加上形式地址
42.在定点运算器中,无论采用双符号位还是单符号位,必须有______,它一般用异或门来实现。

A. 译码电路
B. 溢出判断电路
C. 编码电路
D. 移位电路
43.运算器的主要功能除了进行算术运算之外,还能进行______。

A. 初等函数运算
B. 逻辑运算
C. 对错判断
D. 浮点运算
44.浮点运算器的描述中,正确的句子是______。

A.阶码部件可实现加、减、乘、除四种运算
B.阶码部件只进行阶码相加、相减和比较操作
C.阶码部件只进行阶码相加、相减操作
D.尾数部件只进行乘法和除法运算
45.存储器是计算机系统的记忆部件,主要用于______。

A.存放程序
B.存放软件
C.存放微程序
D.存放程序和数据
46. EPROM是指______。

A. 读写存储器
B. 只读存储器
C. 可编程的只读存储器
D. 光擦除可编程只读存储器
47.某计算机的字长16位,它的存储容量是64KB,若按字编址,那么它的寻址范围是
______。

A. 64K
B. 32K
C. 64KB
D. 32KB
48.存储单元是指______。

A.存放一个机器字的所有存储元B.存放一个二进制信息位的存储元
C.存放一个字节的所有存储元的集合D.存放两个字节的所有存储元的集合
49.机器字长32位,其存储容量为4MB,若按字编址,它的寻址范围是______。

A. 1M B. 1MB C. 4M D. 4MB
50.某一ROM芯片,其容量为512×8位,考虑电源端和接地端,该芯片引出线的最小数目应为______。

A.23
B.25
C.50
D.19
51.和外存相比,内存的特点是______。

A.容量大、速度快、成本低B.容量大、速度慢、成本高
C.容量小、速度快、成本高D.容量小、速度快、成本低
52.某计算机字长32位,其存储容量为4MB,若按半字编址,它的寻址范围是______。

A.0 ─ 4MB B.0 ─ 2MB C.0 ─ 2M D.0 ─ 1M
53.双端口存储器所以能高速进行读写,是因为采用______。

A.高速芯片B.两套相互独立的读写电路
C.流水技术D.新型器件
54.某计算机字长为32位,其存储器容量为16MB,若按字编址,它的寻址范围是______。

A. 8MB
B. 4M
C. 4MB
D. 8M
55.存储周期是指______。

A.存储器的读出时间
B.存储器的写入时间
C.存储器进行连续读和写操作所允许的最短时间间隔
D.存储器进行连续写操作所允许的最短时间间隔
56.在虚拟存储器中,当程序正在执行时,由______完成地址映射。

A. 程序员
B. 编译器
C. 装入程序
D. 操作系统
57.某存储器芯片的存储容量为8K×8位,则它的地址线和数据线引脚相加的和为
______。

A. 21
B. 20
C. 18
D. 16
58.常用的虚拟存储系统由______两级存储器组成,其中______是大容量的磁表面存储器。

A. 快存-辅存,辅存
B. 主存-辅存,辅存
C. 快存-主存,辅存
D. 通用寄存器-主存,主存
59.某一RAM 芯片,其容量为1024×8位,其数据线和地址线分别为______。

A. 3,10
B. 10,3
C. 8,10
D. 10,8
60.二地址指令中,操作数的物理位置不会安排在______。

A. 两个主存单元
B. 一个主存单元和一个寄存器
C. 相联存储器
D. 两个寄存器
61.某一SRAM芯片,其容量为1024×8位,包括电源端和接地端,该芯片引出线的最小数目应为______。

A. 13
B. 15
C. 18
D. 20
62.双端口存储器在______情况下会发生读/写冲突。

A. 左端口与右端口的地址码不同
B. 左、右端口的地址码相同
C. 左、右端口的数据码相同
D. 左、右端口的数据码不同
63.双端口存储器之所以能高速进行读/写,是因为采用______。

A. 新型器件
B. 流水技术
C. 两套相互独立的读写电路
D. 高速芯片
64.根据国标规定,每个汉字在计算机内占用______存储。

A. 一个字节
B. 二个字节
C. 三个字节
D. 四个字节
65.数据总线的宽度由总线的()定义。

A.物理特性 B. 功能特性C.电气特性 D. 时间特性
66.集中式总线仲裁中,______响应时间最快。

A. 菊花链方式
B. 计数器定时查询方式
C. 独立请求方式
67.描述当代流行总线结构中,基本概念表述正确的句子是______。

A. 当代流行总线结构不是标准总线
B. 当代总线结构中,CPU和它私有的cache一起作为一个模块与总线相连
C. 系统中只允许有一个这样的CPU模块
D. 总线是处理器引脚的延伸
68. CPU将一个字节型变量送到CRT显示,CRT总线接口中设有8位数据寄存器,则CPU
将该字节型变量的二进制码以______方式送到接口,再由接口发送到CRT。

A. 并行
B. 串行
C. 分时
D. 并串行
69.当采用______输入操作情况下,除非计算机等待数据,否则无法传送数据给计算机
A. 程序查询方式
B. 中断方式
C. DMA方式
D. 独立请求方式
70.微型机系统中,外围设备通过适配器与主板的系统总线相连接,其功能是_____。

A. 数据缓冲和数据格式转换
B. 监测外围设备的状态
C. 控制外围设备的操作
D. 前三种功能的综合作用
71.中断向量地址是______。

A. 子程序入口地址
B. 中断服务例行程序入口地址
C. 中断服务例行程序入口地址的地址
D. 中断返回地址
72. CPU读/写控制信号的作用是______。

A.决定数据总线上的数据流方向
B.控制存储器操作(R/W)的类型
C.控制流入、流出存储器信息的方向
D.以上任一作用
二、填空题1
73.完整的计算机系统包括;在计算机中用二进制的理由是__ 。

74.计算机软件一般分为两大类:一类叫系统软件,另一类叫______,操作系统属于
______ 类
75.存储______并按______顺序执行,这是冯•诺依曼型计算机的工作原理。

76.计算机的______是计算机______结构的重要组成部分,也是计算机不同于一般电子设备的本质所在。

77.目前的CPU包括______、______和Cache.
78.管理计算机系统资源并调度用户程序的软件是______,负责把高级语言的源程序翻译成目标程序的软件称为 ______
79.主存储器容量通常以KB表示,其中K=______;硬盘容量通常以GB表示,其中
G=______。

80.条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于程序控制类指令,这类指令在指令格式中所表示的地址不是______的地址,而是______的地址。

81.从操作数的物理位置来说,可将指令归结为三种类型:存储器-存储器型,______,______。

82.运算器的两个主要功能是:______,______。

83.补码表示法主要利于计算,移码表示法利于计算。

84. RISC的中文含义是______,CISC的中文含义是______
85.指令寻址的基本方式有两种,______方式和______方式。

86.一个定点数由______和______两部分组成。

87. CPU能直接访问______和______,但不能直接访问磁盘和光盘。

88.指令格式是指令用______表示的结构形式,通常格式中由操作码字段和______字段组成。

89. CPU中的PSW寄存器的标志位OF受运算指令影响,当产生溢出时,将OF位置为。

90.寻址方式按操作数的物理位置不同,多使用______型和______型,前者比后者执行速度快。

91.当今的CPU芯片除了包括定点运算器和控制器外,还包括cache、______、运算器和
______管理等部件。

92.计算机的存贮系统是,在取指周期,从内存取出的指令送往_____ 。

93.主存储器的性能指标主要是______、______、存储周期和存储器带宽。

94.存储器和CPU连接时,要完成______的连接;______的连接和控制线的连接,是能正常工作的三个必要的连线。

95.双端口存储器和多模块交叉存储器属于并行存储器结构。

前者采用______技术,后者采用______技术。

96. Cache是计算机______存的一部分,其存取速度比内存要 ______。

97.奔腾CPU中,L2级cache的内容是主存的子集,而______的内容又是______的子集。

98.汉字的______、______、字模码是计算机用于汉字输入、内部处理、输出三种不同
用途的编码。

99.输入/输出设备的编址方式有和。

100.直接内存访问(DMA)方式中,DMA控制器从CPU完全接管对______的控制,数据交换不经过CPU,而直接在内存和______之间进行。

101.计算机系统总线根据所连的部件不同,可分为,。

102.计算机系统总线根据所连的部件不同,可分为,。

103. CPU响应中断时,保护现场两个关键的硬件状态是,。

104.计算机系统中,根据应用条件和硬件资源不同,数据传输方式可采用:______传送、______传送和复用传送。

105.DMA技术的出现使得可以通过直接访问内存;与此同时,CPU可以继续执行其它任务。

106.堆栈是一种特殊的数据寻址方式,它采用先进后出原理。

按结构不同,分为______堆栈和______堆栈。

107.从显示的内容分,显示器主要有种;LED表示。

108.按照总线仲裁电路的位置不同,可分为______仲裁和______仲裁。

109.寄存器直接寻址操作数在中;寄存器间接寻址操作数在中。

110.中断屏蔽的作用有两个:一是、______,另一个是 ______。

111.为了解决多个______同时竞争总线控制权,必须具有______部件。

112.串行总线一般用于______ 的数据传输,并行总线则用于______数据传输。

113. SCSI是处于______和______之间的并行I/O接口,可允许连接7-15台不同类型的高速外围设备。

114.当代流行的标准总线追求与结构、______、______无关的开发标准。

三、综合设计题
115.用原码一位乘法计算下题,要求写出具体步骤
x=0.1100 , y=0.1011 , 求 x·y
116.用原码一位或两位乘法计算下题,要求写出具体步骤
x=0.1110 , y=0.1011 , 求 x·y
117.假设磁盘采用DMA方式与主机交换信息,其传输速率为2MB/s,而且DMA的预处理需1000个时钟周期,DMA完成传送后处理中断需500个时钟周期。

如果平均传输的数据长度为4KB,试问在硬盘工作时,50MHz的处理器需用多少时间比率进行DMA辅助操作(预处理和后处理)。

118.已知X=0.1011,Y=-0.0101,求X+Y=?,X-Y=?
119.求十进制数-113的原码表示,反码表示,补码表示和移码表示(用8位二进制表示,并设最高位为符号位,真值为7位)。

120.已知 X = -0.01111,Y = +0.11001, 计算:
[X]补,[-X]补,[Y]补,[-Y]补,X+Y=?,X-Y=?
121.某机数据通路结构如图所示,其中含有:ALU,通用寄存器R0~R3,堆栈指针,暂存器C、D,程序计数器PC,指令寄存器IR,地址寄存器MAR,数据缓冲寄存器MBR,选择器A、B等。

欲读并执行一条加法指令ADD (R0), (R1);源在后,目的在前,源寻址方式为寄存器间址方式,目的寻址方式为寄存器间址方式;请描述其指令流程。

122.某机数据通路结构如图所示,其中含有:ALU,通用寄存器R0~R3,堆栈指针,暂存器C、D,程序计数器PC,指令寄存器IR,地址寄存器MAR,数据缓冲寄存器MBR,选择器A、B等。

欲读并执行一条传送指令 MOV (R0), (R1);源在后,目的在前,源寻址方式为寄存器间址方式,目的寻址方式为寄存器间址方式;请描述其指令流程。

123.设某机主频为8MHz,每个机器周期平均含2个时钟周期,每条指令平均有2.5个机器周期,试问该机的平均指令执行速度为多少MIPS?若机器主频不变,但每个机器周期平均含4个时钟周期,每条指令平均有5个机器周期,则该机的平均指令执行速度又是多少MIPS?
124.指令格式如下所示,OP为操作码字段,试分析指令格式特点。

OP 源寄存器目标寄存器
125.指令格式如下所示,OP为操作码字段,试分析指令格式特点。

OP 源寄存器变址寄存器偏移量
126.用2K×4位/片的存储芯片组成容量为8K×8位的存储器,地址总线A15~A0(低)。

双向数据总线D7~D0(低),读/写信号线R/W。

请回答:
1、画出该存储芯片级逻辑图,包括地址总线、数据线、片选信号线(低电平有效)及读/写信号线的连接。

2、将地址总线A15~A0中的哪几位分配给存储芯片,并写出各片选信号的逻辑式,即
CS0=? CS1=? CS2=? CS3=
127.用1K×4位/片的存储芯片组成容量为8K×8位的存储器,地址总线A15~A0(低)。

双向数据总线D7~D0(低),读/写信号线R/W。

请回答:
1、画出该存储芯片级逻辑图,包括地址总线、数据线、片选信号线(低电平有效)及读/写信号线的连接。

2、将地址总线A15~A0中的哪几位分配给存储芯片,并写出各片选信号的逻辑式,即CS0=?CS1=? CS2=? CS3=?
128. 设CPU 共有16根地址线,8根数据线,并用MREQ 作访存控制信号(低电平有效),
用WR 作读写控制信号(高电平为读,低电平为写)。

现有下列存储芯片:1K ×4位RAM ,4K ×8位RAM ,2K ×8位ROM ,以及74138译码器和各种门电路,如图所示。

画出CPU 与存储器连接图,要求:
1.主存地址空间分配:8000H ~87FFH 为系统程序区;8800H ~8BFFH 为用户程序区。

2.合理选用上述存储芯片,说明各选几片?
3.详细画出存储芯片的片选逻辑。

129. 设CPU 共有16根地址线,8根数据线,并用MREQ 作访存控制信号(低电平有效),
用WR 作读写控制信号(高电平为读,低电平为写)。

现有下列芯片及各种门电路(门电路自定),如图所示。

74138译码器D n D 0RAM: 1K×4位
2K×8位 8K×8位 16K×1位 4K×4位
ROM: 2K×8位
8K×8位 32K×8位
D n D 0
2A G 2B G 7
Y 0Y G 1, , 为控制端C, B, A 为变量控制端 …… 为输出端
画出CPU 与存储器的连接图,要求:
1.存储芯片地址空间分配为:0~2047为系统程序区;2048~8191为用户程序区。

2.指出选用的存储芯片类型及数量;
3.详细画出片选逻辑
130. 用16k ×8位的SRAM 芯片构成64K ×16位的存储器,要求画出该存储器的组成逻辑
框图。

存储器容量为64K ×16位,其地址线为16位(A15—A0),数据线也是16位(D15—D0)SRAM 芯片容量为16K ×8位,其地址线为14位,数据线为8位,因此组成存储器时须字位同时扩展。

四、填空题2
131. 计算机硬件包括______、______、______、输入输出设备。

132. 为了计算机能直接处理十进制形式的数据,采用以下两种表示形式:______和
______形式。

前者主要用在______计算的应用领域,后者用于直接完成十进制数的算术运算。

133.指令系统是表征一台计算机性能的重要因素,它的______和______不仅直接影响到机器硬件结构,而且也影响到______。

134.并行处理技术概括起来主要有三种形式:______并行、______并行、______ 并行。

135. Futurebus+总线能支持______位地址空间,______位数据传输,为下一代______系统提供了一个稳定的平台,适合于高成本较大规模的计算机系统。

136. cache是一种高速缓冲存储器,是为了解决CPU和主存之间______不匹配而采用的一项重要的硬件技术,现发展为______体系,______分设体系。

137.移码表示法主要用于表示浮点数的______,以利于比较两个______数的大小和进行______操作。

138.广泛使用的______和______都是半导体随机读写存储器,前者比后者速度快,______不如后者高。

它们断电后都不能保存信息。

139. RISC CPU是在克服CISC机器缺点的基础上发展起来的。

它具有三个基本要素一个有限的______ 、CPU配备大量的______、强调______的优化。

140.在计算机系统中,CPU对外围设备的管理除了程序查询方式、程序中断方式外,还有______方式、B______方式和______方式。

141.字符信息是______数据,属于处理______领域的问题。

国际上采用的字符系统是七单位的______码。

142.为了运算器的高速性,采用了______进位、______乘除法、______等并行技术措施。

五、简答题
(略)……
答案
一、单选题
1. C
2. C
3. B
4. D
5. D
7. C
8. B
9. D
10. A
11. B
12. B
13. B
14. A
15. C
16. B
17. B
18. D
19. D
20. A
21. B
22. A
23. D
24. D
25. B
26. A
27. D
28. B
29. C
30. C
31. B
32. D
33. C
34. C
35. C
36. B
37. A
38. B
39. D
40. A
41. D
42. B
43. B
44. B
46. D
47. B
48. A
49. A
50. D
51. C
52. C
53. B
54. B
55. C
56. D
57. A
58. B
59. C
60. C
61. D
62. B
63. C
64. B
65. B
66. C
67. B
68. D
69. A
70. D
71. D
72. D
二、填空题1
73.硬、软件系统器件性能决定
74.应用软件系统软件
75.程序地址
76.软件系统
77.控制器运算器
78.操作系统编译系统
79. 210 230
80.操作数下一条指令
81.寄存器—寄存器型寄存器—存储器型
82.算术运算逻辑运算
83.加、减法浮点运算
84.精简指令系统计算机复杂指令系统计算机
85.顺序寻址方式跳跃寻址方式
86.符号位数值域
87. cache 主存
88.二进制代码地址码
89.算术 1
90.寄存器直接寻址寄存器间寻址
91.浮点存储
92.内外存贮器指令寄存器
93.存储容量存取时间
94.地址线数据线
95.空间并行时间并行
96.主高(快)
97. L1级cache L2级cache
98.输入编码(或输入码)内码(或机内码)
99.统一编址单独编址
100.总线 I/O设备(或输入输出设备)
101.输入设备输出设备
102.单总线、双总线(或三总线。

答2个即可
103.程序断点PC 程序状态字PSW
104.并行串行
105.外围设备 DMA控制器
106.寄存器存储器
107.三半导体发光二极管显示器
108.集中式分布式
109.寄存器主存
110.改变中断处理的优先级别屏蔽一些不允许的中断产生111.主设备总线仲裁
112.长距离高速数据
113.主适配器智能设备控制器
114. CPU 技术
三、综合设计题
115. 0 0.0 0 0 0 1 0 1 1 z0=0
+ 0 0.1 1 0 0 y4=1, +x
0 0.1 1 0 0
→ 0 0.0 1 1 0 0 1 0 1 右移,得z1
+ 0 0.1 1 0 0 y3=1, +x
0 1.0 0 1 0
→ 0 0.1 0 0 1 0 0 1 0 右移,得z2
+ 0 0.0 0 0 0 y2=0, +0
0 0.1 0 0 1
→ 0 0.0 1 0 0 1 0 0 1 右移,得z3
+ 0 0.1 1 0 0 y1=1, +x
0 1.0 0 0 0
→ 0 0.1 0 0 0 0 1 0 0 右移,得z4=x⋅y
以上为每步
符号为正,最后结果为:0.1 0 0 0 0 1 0 0
116. 0 0.0 0 0 0 1 0 1 1 z0=0 + 0 0.1 1 1 0 y4=1, +x 0 0.1 1 1 0
→ 0 0.0 1 1 1 0 1 0 1 右移,得z1
+ 0 0.1 1 1 0 y3=1, +x 0 1.0 1 0 1
→ 0 0.1 0 1 0 1 0 1 0 右移,得z2
+ 0 0.0 0 0 0 y2=0, +0 0 0.1 0 1 0
→ 0 0.0 1 0 1 0 1 0 1 右移,得z3
+ 0 0.1 1 1 0 y1=1, +x 0 1.0 0 1 1
→ 0 0.1 0 0 1 1 0 1 0 右移,得z4=x⋅y 以上每步1分
符号为正,最后结果为:0.1 0 0 1 1 0 1 0
117. DMA传送过程包括预处理、数据传送和后处理三个阶段。

传送4KB的数据长度需4KB/2MB/s = 0.002 秒
如果磁盘不断进行传输,每秒所需DMA辅助操作的时钟周期数为
(1000 + 500)/0.002 = 750000
故DMA辅助操作占用CPU的时间比率为
[750000 /(50 × 106)] ×100% = 1.5 %
118. [x]补=00.1011 [x]补=00.1011
+[y]补=11.1011 +[-y]补=00.0101
00.0110 01.0000
x+y=+0.0110 x-y产生溢出
步骤分标准:
.能列出算式给2分;
.能计算出补码每个1分
.计算过程正确给2分;指出溢出给1分。

119.原码 11110001
反码 10001110
补码 10001111
移码 00001111
每个答案3分
120. [X]补=1.10001 [-X]补=0.01111 [Y]补=0.11001 [-Y]补=1.00111
[X]补=11.10001 [X]补=11.10001
+[Y]补=00.11001 +[-Y]补=11.00111
00.01010 10.11000
X+Y=+0.01010 X-Y 结果发生溢出
步骤分标准:
.能列出算式给2分;
.能计算出补码每个1分
.计算过程正确给2分;指出溢出给1分。

121. FT M→IR PC+1→PC
ST R1→MAR M→MDR→C
DT R0→MAR M→MDR→D
ET C+D→MDR MDR→M PC→MAR
122. FT M→MDR→IR PC+1→PC
ST R1→MAR M→MDR→C
DT R0→MAR
ET C→MDR MDR→M PC→MAR
123.根据主频为8MHz ,得时钟周期为1/8 = 0.125μs,机器周期为0.125×2= 0.25μs,指令周期为0.25×2.5 = 0.625μs。

平均指令执行速度为1/0.625 = 1.6MIPS。

若机器主频不变,机器周期含4个时钟周期,每条指令平均含5个机器周期,则指令周期为0.125×4×5 = 2.5μs ,故平均指令执行速度为1/2.5 = 0.4MIPS。

124.该指令从操作数、操作码以及字长等特点,主要情况如下:
1、单字长二地址指令;
2、操作码OP可指定=64条指令;
3、RR型指令,两个操作数均在寄存器中,源和目标都是通用寄存器(可分别指定16个寄存器之一);
4、这种指令格式常用于算术逻辑类指令。

给分标准:
每小题3分;
主要内容正确,没有原则错误,次要问题回答不全,可给全分.
125. 1.操作码字段为6位,可指定26 = 64种操作,即64条指令。

2.单字长(32)二地址指令。

3.一个操作数在源寄存器(共16个),另一个操作数在存储器中(由变址寄器内容 + 偏移量决定),所以是RS型指令。

4.这种指令结构用于访问存储器。

给分标准:
1.每小题3分;
2.主要内容正确,没有原则错误,次要问题回答不全,可给全分.
126. 1.逻辑图
芯片数 2分、数据线1分、地址线1分、片选线1分、R/W线1分
2. 地址分配4分,片选逻辑2分
芯片地址分配片选信号片选逻辑
2K A10~A0 CS0 A12 A11
2K A10~A0 CS1 A12 A11
2K A10~A0 CS2 A12 A11
2K A10~A0 CS3 A12 A11
127. 1.逻辑图
芯片数 2分、数据线1分、地址线1分、片选线1分、R/W线1分
2. 地址分配4分,片选逻辑2分
芯片 地址分配 片选信号 片选逻辑
2K A9~A0 CS0 A11 A10
2K A9~A0 CS1 A11 A10
2K A9~A0 CS2 A11 A10
2K A9~A0 CS3 A11 A10
128. 1.根据主存地址空间分配为:
A15 … A11 … A7 … A3 … A0
⎭⎬⎫
111111111110000100000000000000012K ×8位
⎭⎬⎫
111111111101000100000000000100011K ×4位
2.选出所用芯片类型及数量
2K ×8位ROM 1片
1K ×4位RAM 2片
CPU 与存储芯片的连接图如图所示
129. 1.二进制地址码
A15 … A11 … A7 … … A0
11111111111000000000000000000000⎭⎬⎫0~2047 2K ×8位
111111111111100000000000000110001111111111101000000000000000100011111111111100000000000000010000⎪⎪⎪⎪
⎭⎪⎪⎪
⎪⎬⎫2048~8191 2K ×8位
2.根据主存地址空间分配,0~2047为系统程序区,选用1片2K ×8位ROM 芯片 2048~8191为用户程序区,选用3片2K ×8位RAM 芯片
3.存储器片选逻辑图
130.字扩展采用2 :4译码器,以16K为一个模块,共4个模块。

位扩展采用两片串接。

如下图:
步骤分标准:1.能计算出存储器块模块数给2分;2.正确设计出译器给2分;3.画出R/W读/写线给2分;4.正确画出片选线给2分;5.正确画出地址线给2分6.正确画出数据线给2分
四、填空题2
131.运算器存储器控制器
132.字符串压缩的十进制数串非数值
133.格式功能系统软件
134.时间空间时间并行加空间
135. 64 64位、128位、256 多处理机136.速度多级cache 指令cache与数据cache 137.阶码指对阶
138. SRAM DRAM 集成度
139.简单指令系统通用寄存器指令流水线140. DMA 通道外围处理机
141.符号非数值 ASCII
142.先行阵列流水线
五、简答题
(略)……。

相关文档
最新文档