6.4.3任意进制计数器

= Q CP0 + Q CP0
n 0 n 0
Q
= Q Q CP1 + Q CP1
n 1 n 3 n 1
Q
= Q CP2 + Q CP2
n 2 n 2
Q
n +1 3
= Q Q Q CP3 + Q CP3
n 1 n 2 n 3 n 3
Q
n +1 0 n +1 2
= Q CP0 + Q CP0 Q
n 0 n 0 n 2 n 2
1．当M<N时：应使计数过程中跳过N－M个状态,在M个状态中循环即可。 1）置零法（清零法或复位法）－－适用于有清“0”输入端 的集成计数器。 基本思路：计数器从全“0”状态S0开始计数，计满M个状态后产 生清“0”信号，使计数器恢复到初态S0。
S0 S1 S2 S3
S N-1
M个
S N-2 S M-2
①整体置数法 计数：0～53。 Q3Q2Q1Q0
3
0011
5
0101
Q0 1 CP EP ET >CP D0
Q1
Q2
Q3 C LD RD 1
EP ET
Q0
Q1
Q2
Q3 C LD RD D3
&
进位输出
７４１６０ D1 D2 D3
７４１６０ D0 D1 D2
>CP
1
②分解法 M=54=6×9，用两片74160分别构成六进制和九进制，然后级联即可。
异步清零计数器： 利用SM状态进行译码产生清 “0”信号。
N-M个
S N-3 SM S M-1
例1 利用复位法将同步十进制计数器CC40160接成同步六进 制计数器。 SM＝S6＝0110
& 1 1 CP Q0 Q1 Q2 Q3 C S1 S2 CC40160 Rd Ld D0 D1 D2 D3
1
基本步骤： ①按照计数器的码制写出模M的二进制代码； ②求出反馈复位逻辑RD表达式； ③画出集成电路外部接线图。
2）置数法（置位法）－－适用于有预置数功能的集成计数器。 基本思路：计数器从某个预置状态Si（一般选S0）开始计数，计 满M个状态后产生置数信号，使计数器恢复到预置初态Si。
S0 Si Si+1
CP 1
ET EP Q0 Q1 Q2 Q3 C LD D3 RD
& 1
74LS161
D1 D2
> CPD0
在集成计数器中， 清零、置数均采用同步方式的有74LS163； 均采用异步方式的有74LS193、74LS197、74LS192； 清零采用异步方式、置数采用同步方式的有 74LS161、74LS160； 有的只具有异步清零功能，如CC4520、74LS190、 74LS191； 74LS90则具有异步清零和异步置9功能。
Q3 Q4 Q7 & Q 0 Q1 Q2 Q3 Q 0 Q1 Q2 Q3
1 1 CP
S1 S2
C 1
1
D0
74161 （1）Rd L D1 D2 D3 d
S1 S2
C 1
D0
（2） d R 74161 L D 1 D2 D 3 d
………… 0000 0000 0000 0001 …………… 0000 1111 0001 0000 0001 0001 …………. 0001 1111 0110 0000 0110 0001 0110 0010 0110 0011 0000 0000
Q2
J 3 = Q Q , K3 = 1
n 1 n 2
Q3
C =Q Q
n 0
n 3
＆
C
RD
CP = CP0 , CP = CP3 = Q , CP2 = Q 1
n 0
n 1
电路的状态方程；
Q n +1 = ( J Q n + KQ n )CP + Q n CP
Q
n +1 0 n +1 1
n +1 2
Q0 Q3 Q4 Q7
……..
& C 1
1 1 CP
S1 S2
Q 0 Q1 Q2 Q3
C 1
1
D0
74161 （1）Rd L D1 D2 D3 d
S1 S2
Q 0 Q1 Q2 Q3
D0
（2） d R 74161 L D 1 D2 D 3 d
例6：试用两片74160实现54进制计数器。 解：M=54，74160是具有异步清零、同步置数的十进制计 数器。
1 Q0 1 CP EP ET >CP D0 Q1 Q2 Q3 C LD RD D1 D2 D3 1 1
EP ET Q0 Q1 Q2 Q3 C ７４１６０ D0 D1 D2 D3 LD RD 1
1
进位输出
７４１６０
>CP
1
六进制
九进制
计数器应用举例－－电子表电路 小时显示 00~23小时
数 码 管 显 示 译 码 器
制计数器。 芯片级联的方式：
n n
①串行进位方式：以低位片的进位输出信号C作为高位片的时钟 输入信号CP 。 ②并行进位方式：以低位片的进位输出信号C作为高位片的工作 状态控制信号EP和ET。
例5 试用中规模集成四位二进制同步计数器74161实现模100 计数。 SM-1 = S 99
Q0
（99）10 = （01100011）2
CP0 T4290 R0 (1)R0 (2) S9 (1)S9 (2)
Q0 Q1 Q2 Q3
Q0 Q1 Q2 Q3 CP1
CP
CP0 T4290 R0 (1)R0 (2) S9 (1)S9 (2)
Q 0 Q 1 Q2 Q 3
Q 0 Q 1 Q2 Q 3
CP1 CP CP0
74LS90(个位 ) N1 =10 S9A S9B R0A R0B
6.4.4 任意进制计数器
•构成原则：wk.baidu.com
• 1个FF构成1位二进制计数器； • 2个FF构成2位二进制计数器， 1个四进制计数器； • 3个FF构成3位二进制计数器， 1个八进制计数器 …………
•1个X进制FF，1个Y进制FF，串联构成Z进制FF ：Z=X·Y
任意进制计数器的实现
假定已有的是N进制计数器，而需要得到M进制计数器。
n +1 3
= Q Q Q CP3 + Q CP3
n 1 n 2 n 3 n 3
CP = CP0 , CP = CP3 = Q , CP2 = Q 1
n 0
输入 计数 脉冲数 0 1 2 3 4 5 6 7 8 9 10
等效 十进 制数 0 1 2 3 4 5 6 7 8 9 0 CP 脉冲
n 1
输出 状态 0 0 0 0 0 0 0 0 0 1 0
CP3 CP2 CP1 CP0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1
CP
Q0 Q1 Q2 Q3
•若以CP0为计数输入，Q0为输出，则得到二进制计数器 （二分频器）。 •若以CP1为计数输入，Q3为输出，则得到五进制计数器 （五分频器）。 •若将CP1与Q0相连，CP0为计数输入，Q3为输出，则得到十进制 计数器（十分频器）。
CP1 CP0
74LS90(十位 ) N2 =6 S9A S9B R0A R0B
60进制计数器
Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 & CP1 74LS90(个位) CP CP0 S9A S9B R0A R0B CP1 CP0 74LS90(十位) S9A S9B R0A R0B
64进制计数器
例2
用74LS161来构成一个十二进制计数器。
Q0 Q1 Q2 Q3
用 异 步 清 零 端 CR 归 零
SM＝S12＝1100
1 CTT CTP CP D0 74LS161
& CO LD CR D 1 D 2 D3
1
CR = Q Q
n 3
n 2
用异步清零端 CR 归零
D0～D3可随意处理
•复位法（反馈归零法）： N进制从起始S0开始，接受M个脉冲进入SM ，此时利用 SM产生一个复位脉冲将计数器置成S0状态。
2．当M>N时：必须将多片计数器级联，即将两个以上的 计数器串联起来，从而获得任意进制计数器。
1）整体清“0”法或整体置数法 基本思路：先将n片计数器级联组成N （N >M）进制计数器，计满 M个状态后，采用整体清“0”或整体置数法实现M进制计数器。 2）分解法 基本思路：将M=M1×M2×…Mn，其中M1、M2、…Mn均不大于N，则用n 片计数器分别组成M1、M2、…Mn进制的计数器，然后级联即可构成M进
6.4.3 异步计数器
CP 1
1J 1K F0 1J 1K F1 1J 1K F2 1J 1K F3 Q3 Q2 Q1 Q0
＆
C
RD
J 0 = 1, K 0 = 1
J 1 = Q , K1 = 1
n 3
CP
1
1J 1K F0 1J 1K F1 1J 1K F2 1J 1K F3
Q0
Q1
J 2 = 1, K 2 = 1
S N-1
Si+2
N-M个
S N-2
M个
同步置数计数器： 利用Si+M-1（或SM-1）状态进 行译码产生置数信号。
S N-3
S i+M
S i+M-1
Si+M-2
例3 试用中规模集成四位二进制同步计数器74161实现模13 计数器。 SM＝S12＝1100
& 1 1 CP Q0 Q1 Q2 Q3 C S1 S2 Rd T4161 Ld D0 D1 D2 D3
比较：用74161实现十二进制计数器。 解：74161是具有异步清零和同步置数功能的加法计时器。
①异步清“0”法 SM＝S12 即Q3Q2Q1Q0＝1100
CP 1
ET EP Q0 Q1 Q2 Q3 C LD D3 RD
74LS161
D1 D2
1
&
> CPD0
②同步置数法 预置数：D3D2D1D0=0000 SM-1＝S11 即Q3Q2Q1Q0＝1011
分显示 00~59分
秒显示 00~59秒
7 a~g 7448 7448 7448 7448 7448 7448
QD~QA
24进制计数器
60进制计数器
60进制计数器
CP为秒脉冲(周期为1秒)
CP
例7 试用中规模异步计数器T4290实现模6计 数。
Q0 Q1 Q2 Q3
Q0 Q1 Q2 Q3 CP1
计数输入
n +1 1
= Q Q CP1 + Q CP1
n 1 n 3 n 1
Q
= Q CP2 + Q CP2 Q
计数器状态 Q3 n 0 0 0 0 0 0 0 0 1 1 0 Q2 n 0 0 0 0 1 1 1 1 0 0 0 Q1 n 0 0 1 1 0 0 1 1 0 0 0 Q0 n 0 1 0 1 0 1 0 1 0 1 0
置0000
Q3Q2Q1Q0
预置数：D3D2D1D0=0011
预置信号
0011 1110 1101
0100
0101
0110
0111 1000
1100
1011
1010
1001
1
ET Q0 Q1 EP Q2 Q3 C LD D3 R D
& 1
74LS161
D1 D2
CP
>CPD0
1
1
0
0
置0011
进位C置数法 N=16，M=12，N－M=4 即 D3D2D1D0=0100
1
置0000
例4
用74LS161来构成一个十二进制计数器。
Q0 Q1 Q2 Q3
用 同 步 置 数 端 LD 归 零
SM-1＝S11＝1011
1 CTT CTP CP
& CO LD CR D0 D1 D2 D3 (b) 用同步置数端 LD 归零 1
74LS161
LD = Q Q Q
n 3 n 1
n 0
预置信号
Q3Q2Q1Q0
1111 1110 1101
0100
0101
0110
0111 1000
1100
1011
1010
1001
1
ET EP
CP
Q0 Q1
Q2
Q3
C LD
1
74LS161
D1
0
>CPD0
0
D2
1
D3 R D
0
1
置0100
•置数法（反馈置位法）： N进制从起始S0开始，接受M个脉冲进入计数最大值SM 时置入某个数值（最小值、最大值、任意值），作为 下一个计数循环的起点，这样就跳过了（N-M）个状 态。 基本步骤： ①按照计数器的码制写出（模M-1）的二进制代码； ②求出反馈置位逻辑LD表达式； ③画出集成电路外部接线图。