PCB电磁兼容设计(pdf 91页)
-PCB的电磁兼容设计
电源解耦电容的正确布置
尽量使电源线与地线靠近
解耦电容的选择
dI dt
Z
C=
dV
各参数含义：
在时间dt 内，电源线上出 现了瞬间电流 dI ，dI 导致 了电源线上出现电压跌落 dV 。
1/2?? LC
f
增强解耦效果的方法
铁氧体
电源
注意铁氧体安装的位置
地
细线
粗线
接地线面
用铁氧体增加 电源端阻抗
用细线增加电 源端阻抗
地线和电源线上的噪声
R1
R2
R4
Q3
I CC
VCC
Q2 Q1
R3
Q4
Ig
Vg I放电
I 驱动
被
驱
动
I充电
电
路
? 电源线上的噪声： ? 图中是一个典型的门电路输出级（图腾柱输出），当输出为高时，
Q3导通，Q4截止，相反，当输出为低时，Q3截止，Q4导通，这两 种状态都在电源与地之间形成了高阻抗，限制了电源的电流。 ? 但是，当状态发生变化时，会有一段时间Q3和Q4同时导通，这时 在电源和地之间形成了短暂的低阻抗，产生30－100毫安的尖峰电 流。当门输出从低变为高时，电源不仅要提供这个短路电流，还 要提供给寄生电容充电的电流，使这个电流的峰值更大。由于电 源线总是有不同程度的电感，因此当发生电流突变时，会产生感 应电压。这就是在电源线上观察到的噪声。由于电源线阻抗的存 在，也会造成电压的暂时跌落。
第五章 PCB的电磁兼容设计
脉冲信号的频谱
谐波幅度
tr
d
（电压或电流）
A
-20dB/dec
T
-40dB/dec
V( or I) = 2A(d+tr)/T V( or I) = 0.64A/Tf V( or I) = 0.2A/Ttrf2
电磁兼容及PCB设计教程共45页文档
46、我们若已接受最坏的，就再没有什么损失。——卡耐基 47、书到用时方恨少、事非经过不知难。——陆游 48、书籍把我们引入最美好的社会，使我们认识各个时代的伟大智者。——史美尔斯 49、熟读唐诗三百首，不会作诗也会吟。——孙洙 50、谁和我一样用功，谁就会和我一样成功。——莫扎特
电磁兼容及PCB设计教程
•
6、黄金时代是在我们的前面，而不在 我们的 后面。
•
7、心急吃不了热汤圆。
•
8、你可以很有个性，但某些时候请收 敛。
•
9、只为成功找方法，不为失败找借口 (蹩脚 的工人 总是说 工具不 好)。
•
10、只要下定决心克服恐惧，便几乎 能 戴尔． 卡耐基 。
0791752RD5PCB的电磁兼容设计
输入 (shūr ù)
ICC
VCC
Ig
Vg
第五页，共53页。
地线干扰(gānrǎo)对电路 的影响
1
3
寄生电容
2
4
第六页，共53页。
线路板走线的电感(diàn ɡǎn)
S L = 0.002S(2.3lg ( 2S / W ) + 0.5 H
W
I
I
M
L = ( L1L2 - M2 ) / ( L1 + L2 - 2M ) 假定(jiǎdìng)：L1 = L2 L= ( L1 + M ) / 2
dBV/m
1
10
100
1000
1
10
100
1000
一切电路(diànlù)加电任务
只要时钟(shízhōng)电路加电 任务
第二十二页，共53页。
电流(diànliú)回路的阻抗
I
L
R
~
Z = R + jL
L=/I A
~
第二十三页，共53页。
单层或双层板如何(rúhé)减小环路的面 积
第二十四页，共53页。
0791752RD5PCB的电磁 兼容设计(shèjì)
2021/11/7
第一页，共53页。
脉冲(màichōng)信号的频谱
谐波幅度(fúdù)
tr
d
〔电压或电流〕
A
-20dB/dec
T
-40dB/dec
V( or I) = 2A(d+tr)/T
V( or I) = 0.64A/Tf V( or I) = 0.2A/Ttrf2
高频
地线面的阻抗，m/ 平方 1
PCB的电磁兼容设计概述
PCB的电磁兼容设计概述引言电磁兼容（Electromagnetic Compatibility，简称EMC）是指电子设备在不产生或不受外界电磁干扰的情况下，正常工作以及在其工作环境中不对其他设备产生电磁干扰的能力。
在PCB设计中，电磁兼容设计的重要性不言而喻。
本文将对PCB的电磁兼容设计概述进行讨论，包括EMC的基本原理、常见问题以及相应的解决方案。
电磁兼容的基本原理电磁兼容设计的基本原理是通过合理的电路布局、地线设计以及滤波等措施来减少电磁辐射和电磁感应干扰。
在PCB设计中，以下原则应被遵循：1. 电路布局在PCB的电路布局中，重要的电路组成部分应尽可能远离辐射噪声源。
此外，不同功能的电路应相互隔离，以避免彼此之间的干扰。
例如，高频电路和低频电路应分别布局在不同的地方，并通过光隔离、屏蔽罩等手段来相互隔离。
2. 地线设计地线是PCB中保证信号的可靠传输以及防止电磁干扰的重要组成部分。
良好的地线设计可以有效减少信号回流路径上的电磁辐射。
为了实现良好的地线设计，在PCB布线过程中，应遵循以下几点原则： - 尽量将地线和信号线走在同一层，减少信号与地线之间的交叉。
- 采用宽而短的地线，以降低地线的电阻和电感。
- 在PCB布线中，要避免地线回流路径过长，尽量使其短而直。
3. 滤波措施滤波是一种常用的减少电磁干扰的手段。
在PCB设计中，通过合理的滤波器设计可以有效滤除电磁噪声，从而提高系统的电磁兼容性。
常见的滤波器包括低通滤波器、带通滤波器和带阻滤波器等。
在选取滤波器时，应结合系统的实际需求来确定合适的滤波器类型和参数。
常见问题及解决方案在PCB设计中，存在一些常见的电磁兼容问题，下面将结合这些问题给出相应的解决方案。
1. 辐射噪声问题辐射噪声是指电子设备所产生的电磁波通过空气或其他传导介质传播到周围环境中产生的干扰。
为了减少辐射噪声，可以采取以下措施：- 合理规划PCB布局，将辐射噪声源与敏感电路部分分开。
第六章 PCB的电磁兼容设计
2.4
74AC 3.5 80 5.5 2.2 0.75
0.25
74F
3 80 5.5 2.2 0.75
0.25
74AS 1.4 120 2 0.8 3
0.15
仅代表了一个环路的辐射情况，若有N个环路辐射， 乘以 N 。因此，可能时，分散时钟频率。
如何减小差模辐射？
E = 2.6 I A f 2 / D
单层或双层板如何减小环路的面积
不良布线举例
68HC11
E时钟
B
74HC00
A
连接A、B
随便设置的地线没有用
在线路板上没有布线的地方全部铺上地线是EMC设计吗？
附加地线可以改善辐射
原线路板
加额外的地线板
Байду номын сангаас
地线和滤波器的综合效果
原线路板
地线板和滤波器的综合效果
多层板能减小辐射
信号1 电源层
地线层
W
I
I
M
L = ( L1L2 - M2 ) / ( L1 + L2 - 2M ) 若：L1 = L2 L= ( L1 + M ) / 2
地线网格
电源线噪声的消除
电源线电感L, V =L(di/dt)
这个环路尽量小 储 能 电 容
电源解耦电容的正确布置
尽量使电源线与地线靠近
解耦电容的选择
dI dt
PGA 128-pin
1
0.1
25
50 75
100
C/4 PGA
与过孔之间的距离 mm
六层板的设计
好 不好
好
这种非典型布线具有 最好的电磁兼容特性
注意方向 不好
较好 电源很好
2.2 PCB的电磁兼容性设计
2.2 PCB的电磁兼容性设计印制电路板(PCB)是电子产品中电路元件和器件的支撑件．它提供电路元件和器件之间的电气连接。
随着电于技术的飞速发展，PGB的密度越来越高。
PCB设计的好坏对抗干扰能力影响很大．因此，在进行PCB 设计时．必须遵守PCB设计的一般原则，并应符合抗干扰设计的要求。
要使电子电路获得最佳性能，元器件的布且及导线的布设是很重要的。
为了设计质量好、造价低的PCB．应遵循以下一般原则：2.2.1 布局首先，要考虑PCB尺寸大小。
PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。
在确定PCB尺寸后．再确定特殊元件的位置。
最后，根据电路的功能单元，对电路的全部元器件进行布局。
2.2.2 尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。
易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。
2.2.3 某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。
带高电压的元器件应尽量布置在调试时手不易触及的地方。
2.2.4 重量超过15g的元器件、应当用支架加以固定，然后焊接。
那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。
热敏元件应远离发热元件。
2.2.5 对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。
若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。
2.2.6 应留出印制板定位孔及固定支架所占用的位置。
根据电路的功能单元．对电路的全部元器件进行布局时，要符合以下原则：2.2.6.1 按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。
2.2.6.2 以每个功能电路的核心元件为中心，围绕它来进行布局。
试论PCB的电磁兼容设计
加强交通建设管理，确保工程建设质 量。13: 50:0913:50:0913:50T uesday , October 20, 2020
安全在于心细，事故出在麻痹。20.10.2020.10.2013: 50:0913:50:09October 20, 2020
踏实肯干，努力奋斗。2020年10月20日下午1时50分 20.10.2020.10.20
控制高频信号的回路
2002年8月 杨继深
电路中的强辐射信号
dBV/m
dBV/m
1
10
100
1000
所有电路加电工作
2002年8月 杨继深
1
10
100
1000
只有时钟电路加电工作
电流回路的阻抗
I
L
R
~
Z = R + jL
L=/I A
~
2002年8月 杨继深
单层或双层板如何减小环路的面积
2002年8月 杨继深
第五章 PCB的电磁兼容设计
2002年8月 杨继深
走线是主要辐射源
2002年8月 杨继深
脉冲信号的频谱
谐波幅度
tr
d
（电压或电流）
A
-20dB/dec
T
-40dB/dec
V( or I) = 2A(d+tr)/T V( or I) = 0.64A/Tf V( or I) = 0.2A/Ttrf2
地线干扰对电路的影响
1
3
寄生电容
2
4
2002年8月 杨继深
线路板走线的电感
S L = 0.002S(2.3lg ( 2S / W ) + 0.5 H
W
《PCB电磁兼容设计》课件
合理的PCB布局与布线可以有效降低电磁干扰和提高设备的电磁敏感性。
03 PCB电磁兼容性设计方法
CHAPTER
接地设计
接地方式选择
根据电路需求选择合适的接地方式，如单点接地 、多点接地等。
接地线宽与长度
信号完整性设计
信号线宽与间距
根据信号速率和传输需求，合理设置信号线 的宽度和间距。
信号反射与串扰
通过优化信号端接方式和布局，减小信号反 射和串扰的影响。
信号完整性仿真
利用仿真工具对信号完整性进行评估和优化 。
屏蔽与滤波技术
屏蔽方式选择
根据电磁干扰源和敏感设备的特性，选择合适的屏蔽 方式。
滤波器设计
元器件的集成化程度越来越高， 导致PCB上电流和电压的急剧变 化，加剧了电磁干扰的产生。
接地设计复杂化
接地设计对于PCB电磁兼容性至 关重要，但随着电路的复杂化， 接地设计也变得越来越复杂，需 要综合考虑多种因素。
PCB电磁兼容性标准与规范
01
国际标准
如IEC 61000系列标准，主要涉 及电磁干扰的发射和敏感度要求 。
国际合作与标准化进展
国际合作
全球范围内的科研机构和企业正在加 强合作，共同研究和制定PCB电磁兼 容性的国际标准，推动行业的发展和 进步。
标准化进展
国际电工委员会（IEC）等标准化组织 正在制定和完善PCB电磁兼容性相关 的标准，这些标准将为PCB的设计、 生产和测试提供更加明确的指导。
未来研究方向与挑战
03
波、接地等。
电磁场与电路相互作用
电磁场与电路的相互作用是电 磁兼容性的核心问题之一。
PCB的电磁兼容设计
常用的差模辐射预测公式
考虑地面反射时： E = 2.6 I A f 2 /D （ μ V/m）
脉冲信号差模辐射的频谱
差模辐射频率特性线 频谱包络线
d 40
c de B/
-2 0d
B/d ec
- 40dB/dec
1/πd
1/πtr
ec dB/d 20
f
f
E = 2.6 I A f 2 /D EdB = 20lg（2.6 I A /D） +40lg f
实际电路的辐射
ZG I ZL
ZC = ZG + ZL 环路面积 = A
~
V
近场：ZC ≥ 7.9 D f
E = 7.96VA / D3 H = 7.96IA / D3
（μV/m） （ μ V/m） （ μ A/m） （ μ V/m）
ZC ≤ 7.9 D f ， E = 63 I A f / D2 远场： E = 1.3 I A f 2 /D
被测电流 I
VdBμV
V 传输阻抗：ZT = V / I
怎样减小共模辐射 怎样减小共模辐射
E = 1.26 I
共模滤波 共模扼流圈 减小共模电压 电缆屏蔽
L f / D
使用尽量 短的电缆
共模滤波
平衡接口电路
+Vcc
+V -V
Z0/2
Z0/2
-Vcc
增加共模回路的阻抗
PCB 共模回路 PCB
改善量 = 20lg(E1 / E2) = 20lg ( ICM1 / ICM2 ) = 20lg[(VCM / ZCM1) / (VCM / ZCM2)] =20 lg ( ZCM2 / ZCM1) =20 lg ( 1+ ZL / ZCM1 )
PCB电磁兼容设计
PCB电磁兼容设计随着计算机技术与电子技术的不断进步，电子产品的应用越来越广泛。
而电子产品的高频信号、数字信号、模拟信号等，都会产生电磁辐射和电磁干扰，这些干扰会对周围的电子设备产生影响。
因此，为确保电子产品的正常工作，必须进行电磁兼容性设计。
本文将介绍 PCB电磁兼容设计的相关内容。
一、电磁兼容设计的重要性当今社会中，众多电子设备之间相互影响，并产生各种互相干扰的现象。
若不进行电磁兼容性设计，电子产品之间的相互干扰就会不断加剧。
此外，还会导致电子产品的性能下降，寿命缩短，或者干脆无法使用。
因此，电磁兼容设计变得至关重要。
二、电磁兼容设计的基本原则（一）信号屏蔽对于高频信号、模拟信号和数字信号，我们可以通过信号屏蔽来降低电磁辐射和电磁干扰。
在 PCB设计中，我们可以选用屏蔽罩、屏蔽固定件、屏蔽膜等材料，将原本散发的信号封闭在内部，从而实现信号屏蔽的效果。
（二）减少反射PCB板内部导线上，如果出现反射问题，会带来不良的影响，并造成信号丢失。
为了解决此问题，我们可以使用阻抗匹配的方法，将信号完全传递到下一个接收器或驱动器上。
（三）尽量减少 PCB板上的环路在 PCB设计中，我们应尽可能减少 PCB板上的布线环路。
环路会使电磁波形成闭合回路，从而导致电磁场的集中，并增强电磁场的辐射。
三、电磁兼容设计的具体操作方法以下将介绍 PCB电磁兼容设计的具体操作方法：（一）分离电源与信号地将电源与信号地分开，可以减少电池或其他电源的电流干扰，并降低 PCB板上的环路。
（二）注重布线布线对电磁兼容性极其重要。
我们应尽可能减少线路的长度，缩小信号之间的距离，以及使敏感线距离参考地面、机壳等金属不发生贴近。
如果需要引出较长的信号线路，选用均布阻抗线路是个不错的选择。
（三）选择适当的 PCB材料PCB制造材料也是影响电磁兼容的重要因素。
选用合适的 PCB 材料，可以提高电路板的电磁兼容性能。
（四）验证实验视频学习这个过程需要准备的：1、第一部分学习视频资源（拍摄的U 视频） 2、第二部分学习视频资源（教师的课程）3、第一部分检测视频资源（学生自己拍摄的）4、第二部分检测视频资源（教师自行准备）在进行 PCB电磁兼容性设计后，为了验证其效果是否合格，我们可以进行验证实验。
PCB的电磁兼容设计
很 多种 接 地方 式 曾被提 出讨 论 ，但 适 当 的选 用
必须 经过仔 细设计 及定 订规格 ，而非 靠运气 。在Ｐ Ｂ Ｃ 设 计 上 ，可 使用 两 种 接 地方 式 ：单 点及 多 点接 地 。
接地 方 式 的选 择 依 产 品 设计 与 应用 而 定 。在 应用 多 点接 地 的产 品 ，切 勿 混用 单 点 及 多点 接地 ，除 非有
干扰 。Ｅ ＭＣ包 括两 个 方 面 的 要求 ：一 方面 是 指 设 备 在 正 常运 行 过 程 中对 所 在 环 境产 生 的 电磁 干 扰 不 能
超过 一定 的 限值 ，即 电磁干 扰Ｅ ； 一方面 是指 设备 ＭＩ 对所 在 环 境 中存 在 的 电磁 干扰 具 有 一 定 程 度 的抗 扰 度 ，即 电磁 敏感 性Ｅ 。 ＭＳ
研 究 的 重 点 为走 线 方式 、接 地 、分 割 、旁 路 和 去耦 以 及 天 线 效应 。 关 键 词 中 图分 类 号 ：Ｔ ４ 文献 标 识 码 ：Ａ Ｎ１ 文 章 编 号 ：１ ０ — ０ ６ （ ０ ０） ２ ０ ０ — ４ ０ ９ ０ ９ ２ １ １ — ０ ９ ０
第5章-PCB的电磁兼容设计-PPT精品文档
多层板能减小辐射
信号1 电源层
地线层
信号2
低频 高频
10
地线面的阻抗，m/ 平方 1 地线面具有很小的地线阻抗
DC~0.5 1
10
100
1G
地线面上的缝隙的影响
75mm
模拟地
A/D变换器
数字地
A
B
L
25mm
L : 0 ~ 10cm
VAB : 15 ~ 75mV
过孔的阻抗
nH/cm
100 10
尽量使电源线与地线靠近
解耦电容的选择
dI dt
Z
C=
dV
各参数含义：
在时间dt内，电源线上出 现了瞬间电流dI，dI导致 了电源线上出现电压跌落 dV。
1/2 LC
f
增强解耦效果的方法
铁氧体
电源
注意铁氧体安装的位置
地
细线
粗线
接地线面
用铁氧体增加 电源端阻抗
用细线增加电 源端阻抗
多个电容并联加强解耦效果
A/m V/m
A I
随频率、距离增加而增加 Z0
f、D
导线的辐射
近场区内: H = I L / (4D2)
A/m
E = Z0I L / (8 2 D3) V/m
ZW = Z0（/2D）
I
L
远场区内: H = I L / (2 D) E = Z0 I L / (2 D)
A/m V/m
（V/m） （ V/m） （ A/m）
（ V/m）
常用的差模辐射预测公式
考虑地面反射时： E = 2.6 I A f 2 /D
（ V/m）
脉冲信号差模辐射的频谱
电磁兼容技术基础知识5PCB的电磁兼容设计(布谷鸟声学)教学文案
ZW = Z0（2D/）
远场区内: H = IA / ( 2D) E = Z0 IA / ( 2D) ZW = Z0 = 377
A/m V/m
A I
随频率、距离增加而增加 Z0
f、D
PCB的电磁兼容设计
导线的辐射:
近场区内: H = I L / (4D2)
A/m
E = Z0I L / (8 2 D3) V/m
电磁兼容技术基础知识5PCB的 电磁兼容设计(布谷鸟声学)
PCB的电磁兼容设计
地线和电源线上的噪声:
ICC
R1
R2
R4
Q3
Q2 Q1
R3
Q4
Ig
Vg I放电
VCC
I驱动
被
驱
动
I充电
电 路
PCB的电磁兼容设计
电源线、地线噪声电压波形:
输出 ICC VCC Ig Vg
PCB的电磁兼容设计
地线干扰:
ZT = V / I
传输阻抗（m /m）
PCB的电磁兼容设计
不同屏蔽层的传输阻抗：
10000
1000
100
10 1
双层编织 +
0.1 双层金属 0.01 0.001
102 103 104
铝箔
实心铜 105 106 107
单层编织 最佳单层编织 双层编织
双层编织 + 一层金属
108 Hz
PCB的电磁兼容设计
不良布线举例：
68HC11
E时钟
B
74HC00
A
连接A、B
PCB的电磁兼容设计
随便设置的地线没有用：
在线路板上没有布线的地方全部铺上地线是EMC设计吗？
PCB的电磁兼容设计
PCB的电磁兼容设计引言在现代电子设备中，PCB（Printed Circuit Board，印刷电路板）是一个关键的组成部分。
PCB的设计直接影响电子设备的性能和可靠性，其中电磁兼容性是一个非常重要的设计考虑因素。
PCB的电磁兼容设计旨在确保电子设备在电磁环境中能够正常工作并避免电磁干扰的问题。
本文将介绍PCB设计中的电磁兼容原则和技巧。
PCB的电磁兼容设计原则为了确保PCB的电磁兼容性，设计人员应遵循以下原则：1. 路线布局布局PCB时，应尽量避免高速信号与敏感信号之间的交叉路径。
通过合理规划信号线的走向，可以减少信号之间的相互干扰。
此外，还应注意将模拟和数字信号分开布局，以防止互相干扰。
2. 接地设计良好的接地设计对于PCB的电磁兼容性至关重要。
合理布置接地层、增加接地钳子和使用分立接地域等方法可以减少信号的共模干扰和电磁辐射。
3. 单板层次分离在多层PCB设计中，通过将系统模块分布在不同的层次上可以减少相互之间的干扰。
例如，将功率模块与信号模块分开布局，可以有效减少信号的串扰和电磁辐射。
4. EMI（Electromagnetic Interference）滤波在设计中使用合适的EMI滤波器可以减少电磁干扰的问题。
EMI滤波器通常用于滤除高频电磁干扰信号，可以降低电磁辐射和对其他设备的干扰。
5. PCB材料选择PCB的电磁兼容性也与材料的选择有关。
选择具有良好电磁屏蔽性能的材料可以减少电磁辐射和对外界电磁干扰的敏感性。
PCB的电磁兼容设计技巧除了以上原则，还可以采用一些技巧来提高PCB的电磁兼容性。
1. 管理信号走线路径合理管理信号走线路径可以最大程度地减少信号之间的串扰和辐射。
高速信号应尽量避免与敏感信号交叉走线，并且应尽量减少信号线的长度。
2. 使用电磁屏蔽罩对于特别敏感的模块或电路，可以在其周围设计电磁屏蔽罩来阻隔外界电磁干扰。
电磁屏蔽罩通常用金属材料制作，并与接地层连接以提供良好的屏蔽效果。
【16】PCB板电磁兼容设计共63页文档
1、最灵繁的人也看不见自己的背脊。——非洲 2、最困难的事情就是认识自己。——希腊 3、有勇气承担命运这才是英雄好汉。——黑塞 4、与肝胆人共事，无字句处读书。——周恩来 5、阅读使人充实，会谈使人敏捷，写作使人精确。——培根
【16】PCB板电磁兼容设计
41、实际上，我们想要的不是针对犯 罪的法 律，而 是针对 疯狂的 法律。 ——马 克·吐温 42、法律的力量应当跟随着公民，就 像影子 跟随着 身体一 样。— —贝卡 利亚 43、法律和制度必须跟上人类思想进 步。— —杰弗 逊 44、人类受制于法律，法律受制于情 理。— —托·富 勒
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
T
cos
(
2π
T
n
t
+
Φ
n
)
Cn
Φn
=2τ
T
sin( nπτ )
T
nπ τ
T
= − nπ (τ + tr )
T
sin( nπ tr )
T
nπ tr
T
3
PCB电磁兼容设计
谐波幅度
信号的频谱分析
C1
-20dB/dec
C2
C1 = 2τ / T C2 = 0.64 / T f C3 = 0.2 / T tr f2
24
PCB电磁兼容设计
布线设计原则
I/O信号应避开高速和高di/dt信号等干扰源。 连接器上应该安排足够的接地管脚。
滤波电容 电源线连接
隔离变压器/ 光耦隔离器
地线连接
信号滤波器 干净区域
时钟电路、 高速电路
桥
25
壕沟
PCB电磁兼容设计
布线设计原则
时钟线应避免换层
？
26
PCB电磁兼容设计
布线设计原则
21
PCB电磁兼容设计
布线设计原则
在模拟电路和射频电路设计中，以及没有电源地平面的双 面板中，常常用保护线来对关键信号进行保护，使其免受 其它信号的串扰。一般保护线连接地网络，并在线的两端 与地相接。频率很高时，保护线上用多个过孔接地，过孔 之间的距离应小于板上最高频率所对应波长（λ）的1/20。 对于有完整地平面的数字电路，一般不用保护线。
51.4µ 517µ 327µ 3.28m 5.29m 52.9m
1k 100k
429µ 7.14 632µ 8.91m 5.34m 53.9m m
42.6m 712m 54m 828m 71.6m 1.0
1M 426m 7.12 540m 8.28 714m 10
5M 2.13 35.5 2.7 41.3 3.57 50
不良布线举例
19
PCB电磁兼容设计
布线设计原则
高速信号线不要在分割区上跨越，不要 在无关的参考平面上方穿行。
20
PCB电磁兼容设计
布线设计原则
地线应该尽量宽，使其有足够的电流承 载能力和最小的电感
所有高频信号或敏感信号必须紧靠完整 的参考平面布线，以保证其有最小的信号 回路和连续的阻抗，从而减小信号的反射 和辐射，提高信号的稳定性。
1.07 10.6 53 106 530
7
PCB电磁兼容设计
共模干扰与差模干扰
PCB电磁兼容设计
共模干扰
E=KfLI
E -- 幅射电场强度(远场) f -- 电流频率 L– 线的长度 I – 共模电流大小
PCB电磁兼容设计
差模干扰
E = K f2 A I
E -- 幅射电场强度(远场) f -- 电流频率 A -- 回路面积 I -- 回路中电流大小
10M 4.26 71.2 5.4 82.8 7.14 100
50M 21.3 356 27 414 35.7 500
100M 42.6
54
71.4
150M 63.9
81
107
d= 0.04cm 10cm 1m
13.3m 133m
14m 144m
90.3m 783m 3.86 7.7 38.5 77 115
逻辑器件是一种骚扰发射较强的、最常见的宽带骚扰源，器 件的翻转时间越短，对应的逻辑脉冲所占的频谱越宽。
5
PCB电磁兼容设计
ΔI 噪声干扰
1
3
寄生电容
2
4
6
PCB电磁兼容设计
导线的阻抗
频率
Hz
10Hz
பைடு நூலகம்
d = 0.65cm d = 0.27cm d = 0.06cm 10cm 1m 10cm 1m 10cm 1m
电磁兼容技术讲座
PCB电磁兼容设计
马 双 武
PCB电磁兼容设计
基本内容
信号的频谱分析 干扰源分析
布线设计技术 叠层设计技术
地线设计技术 布局设计技术 信号完整性（SI）分析
2
PCB电磁兼容设计
V(t) 1
0.5
信号的频谱分析
τ = d + tr τ
d
tr
tr
t
∑ V (t) = τ
T
+
∞
Cn
22
PCB电磁兼容设计
布线设计原则
高频信号或敏感信号应避免太多的过孔
23
PCB电磁兼容设计
布线设计原则
差分对应平行等距等时延走线，保持对称，使 电路对共模干扰有良好的抑制。
高速信号的走线不允许出现锐角和直角。1GHz以 上的信号应该尽量使用圆弧 走线。
为了减少高频信号的辐射和干扰，高频信号尽量安 排在内层。当走线的长度大于信号频率所对应波长 （λ）的1/20时必须走内层。
H
12
PCB电磁兼容设计
一个重要的设计原则
布局、布线时应使所有信号回路 面积（特别是高频信号和敏感信 号回路面积）尽可能小。
PCB电磁兼容设计
信号回流
信号频率较高时 的回流分布
PCB电磁兼容设计
布线设计原则
3W 原则
对于时钟线、差分线对、复位线及其它高速强 辐射或敏感线路，当线宽为W时，其与相邻线 径的中心线距应大于3W。
Top Power Ground Bottom
PCB电磁兼容设计
叠层设计
六层板（性能一般）
r 任意相邻的信号层应尽可能采取
垂直正交的布线方向。
S1 Ground S2 S3 Ground S4
27
PCB电磁兼容设计
扁平电缆的使用
最好
较好但端接困难
较好
差
28
PCB电磁兼容设计
共模干扰的抑制
PCB
高频磁环 共模回路
PCB
29
PCB电磁兼容设计
叠层设计
四层板
Top Ground Power Bottom
PCB电磁兼容设计
电路的差模抗扰性
ZG
~V
H
ZL
ε=KfAH
ε – 电路上的干扰电压
f – 干扰电磁场频率 A -- 回路面积 H – 干扰磁场
11
PCB电磁兼容设计
串扰
当一根信号线上有高频电流流过时，在PCB板上 与之相邻的信号线上就会感应出干扰电压。
trace1 H
D
trace2 H
串扰
= K (tr , L) 1+ ( D )2
1/πτ
-40dB/dec
C3
1/πtr
频率（对数）
上升（或下降）时间越短，信号所含高频分量越丰富。
4
PCB电磁兼容设计
常见逻辑器件的上升时间
逻辑族 开关时间
CMOS 50nS
HCMOS 9nS
TTL 10nS
LSTTL 5nS
STTL 3nS
举例：
如 tr = 10nS，则频谱带宽为BW = 1/πtr = 32MHz
15
PCB电磁兼容设计
布线设计原则
有过孔存在时的3W 原则
过孔
W WW
W
3W
≥W
WW 3W
地层
16
PCB电磁兼容设计
布线设计原则
差分线对的3W 原则
差分线对
≥W W ≥ 2W
W W W ≥ 2W
W ≥W
此间距可根据差分线对的阻抗要求进行调整 17
PCB电磁兼容设计
布线设计原则
单面板
双面板
18
PCB电磁兼容设计