数字电路4.6触发器的逻辑功能表示方法及转换

合集下载

数字电路知识点汇总(精华版)[2]

(直打版)数字电路知识点汇总(精华版)(word版可编辑修改)编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（(直打版)数字电路知识点汇总(精华版)(word版可编辑修改)）的内容能够给您的工作和学习带来便利。

同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。

本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为(直打版)数字电路知识点汇总(精华版)(word版可编辑修改)的全部内容。

数字电路知识点汇总(东南大学)第1章数字逻辑概论一、进位计数制1。

十进制与二进制数的转换2.二进制数与十进制数的转换3。

二进制数与16进制数的转换二、基本逻辑门电路第2章逻辑代数表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图,逻辑图及波形图等几种。

一、逻辑代数的基本公式和常用公式1）常量与变量的关系Ａ+0＝Ａ与Ａ=⋅1ＡＡ+1＝1与0⋅A0=A⋅＝0AA+＝1与A2）与普通代数相运算规律a.交换律：Ａ+Ｂ＝Ｂ+ＡA⋅⋅=ABBb。

结合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ)A⋅BC⋅⋅=⋅)A()B(Cc。

分配律：)⋅＝+A⋅(CBA⋅A C⋅BA+++）B⋅=A)())(CABC3)逻辑函数的特殊规律a。

同一律:Ａ+Ａ+Ａb.摩根定律：BA+B⋅A=ABA⋅=+，Bb。

关于否定的性质Ａ＝A二、逻辑函数的基本规则代入规则在任何一个逻辑等式中，如果将等式两边同时出现某一变量Ａ的地方，都用一个函数Ｌ表示，则等式仍然成立，这个规则称为代入规则例如：C⋅⊕⋅A⊕+ACBB可令Ｌ＝CB⊕则上式变成L⋅＝C+AA⋅L=⊕⊕A⊕BAL三、逻辑函数的:——公式化简法公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与-或表达式1）合并项法:利用Ａ+1=⋅=A=⋅，将二项合并为一项，合并时可消去一个变BA或ABA+A量例如：Ｌ＝B A+BA=(C+)=ACABCCB2）吸收法利用公式A⋅+，消去多余的积项，根据代入规则BA⋅可以是任何一A=BA个复杂的逻辑式例如化简函数Ｌ＝E B+AB+DA解：先用摩根定理展开:AB＝BA+再用吸收法Ｌ＝E BDAB++A＝E B+A++BDA＝)A+A+D+(E()BB＝)AA+++DB1(B)1(E＝BA+3）消去法利用BA++消去多余的因子=ABA例如，化简函数Ｌ＝ABCBA++A+BEAB解：Ｌ＝ABCA+++ABEABB＝)BAA++B+)((ABCBAE＝)BBA+++AE)((BCB＝)BCBA++B+++A)(()((C)BBB=)BA++C+A()(CB=ACA++B+ABCA=C+A+BBA4）配项法利用公式C⋅+=++⋅⋅将某一项乘以（AA⋅BAABCACBA+），即乘以1，然后将其折成几项，再与其它项合并。

触发器的功能转换

实验四触发器及其功能转换一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。

1、基本RS触发器图4－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。

基本RS触发器具有置“0”、置“1”和“保持”三种功能。

通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生，表9－1为基本RS触发器的功能表。

基本RS触发器。

也可以用两个“或非门”组成，此时为高电平触发有效。

2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。

本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。

引脚功能及逻辑符号如图4－2所示。

JK触发器的状态方程为Q n+1＝J Q n＋K Q nJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。

Q与Q为两个互补输出端。

通常把 Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。

图4－2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表4－2表4－2注：×— 任意态 ↓— 高到低电平跳变 ↑— 低到高电平跳变Q n （Q n ）— 现态 Q n+1（Q n+1 ）— 次态 φ— 不定态 JK 触发器常被用作缓冲存储器，移位寄存器和计数器。

3、D 触发器在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为 Q n+1＝D n，其输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态，D 触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。

触发器逻辑功能

触发器逻辑功能触发器是一种数字电路元件，可以在特定条件下改变输出状态。

触发器逻辑功能是指触发器在特定条件下的工作方式和操作。

一种常见的触发器是D触发器，它具有两个输入端(D输入和时钟输入)和两个输出端(Q输出和非Q输出)。

D触发器的逻辑功能是根据时钟输入的变化，将D输入的值保存在内部存储器中，在时钟的上升沿或下降沿将保存的值输出。

触发器的逻辑功能常用于存储和控制数据的流动。

触发器可以被用作寄存器、计数器、移位寄存器等功能模块的基础。

以下是触发器的一些常见逻辑功能：1. 数据存储功能：触发器可以保存输入的数据，使其在时钟信号的作用下保持不变。

这对于需要存储数据的应用非常有用，如存储器、寄存器等。

2. 数据传输功能：当触发器的时钟信号变化时，输入的数据可以被传输到输出端。

这对于数据的流动和传输非常重要，如数据总线、移位寄存器等。

3. 边沿检测功能：触发器可以检测时钟信号的上升沿或下降沿，并在检测到边沿时触发输出。

这对于识别特定事件或信号的触发非常有用，如数字信号的采样和处理。

4. 计数功能：通过多个触发器的级联和时钟信号的变化，可以实现计数功能。

触发器按照时钟信号的变化来计数输入的脉冲数，这在计时和频率测量中非常有用。

5. 触发功能：特定的逻辑条件可以触发触发器的输出。

这对于逻辑运算和控制非常有用，如时序逻辑电路和状态机等。

触发器的逻辑功能可以通过多个触发器的组合和级联来实现更复杂的功能。

通过逻辑门和触发器的组合，可以构建出各种逻辑电路和应用。

触发器逻辑功能的灵活性和可扩展性使其成为数字电路设计中重要的组件。

数字电子技术试题(1-5章)

第1章数制和码制一、填空题1．数制转换：（011010）2 =（）10 =（）8 =（）16。

2．数制转换：（35）10 =（）2 =（）8 =（）16。

3．数制转换：（251）8 =（）2 =（）16 =（）10。

4．数制转换：（4B ）16 =（）2 =（）8 =（）10。

5．数制转换：（69）10 =（）2 =（）16 =（）8。

6．将二进制数转换为等值的八进制和十六进制数（10011011001）2 =（）8 =（）16。

7．将二进制数转换为等值的八进制和十六进制数（1001010.011001）2 =（）8 =（）16。

一、填空题答案：1．26、32、1A ；2．100011、43、 23；3．10101001、A9、169；4．1001011、113、75；5．1000101、45、105；6．2331、4D9；7．112.31、4A.64。

第2章逻辑代数基础一、填空题1．逻辑函数Y AB A B ''=+，将其变换为与非-与非形式为。

2．逻辑函数Y A B AB C ''=+，将其变换为与非-与非形式为。

3. 将逻辑函数AC BC AB Y ++=化为与非-与非的形式，为。

4．逻辑函数Y A A BC '''=+，化简后的最简表达式为。

5．逻辑函数Y A B A B ''=++，化简后的最简表达式为。

6．逻辑函数()()Y A BC AB ''''=+，化简后的最简表达式为。

7. 逻辑函数Y AB AB A B ''=++，化简后的最简表达式为。

一、填空题答案1．()()()Y AB A B '''''= ； 2．()()()Y A B AB C '''''=；3． ()()()()Y AB BC AC ''''=； 4． Y A '=；5．1Y =； 6．1Y =； 7．Y A B =+。

数字电路触发器

1. 基本构造
S：置位（置1）端 R：复位（置0）端
两互补输出端
Q
Q
.
. 反馈线
& G1
& G2
两输入端 SD
RD
(二) 基本RS触发器
2. 逻辑功能
正常情况下，两输出端旳状态保持相反。一般以Q端旳逻辑电平表达触发器旳状态，即Q=1， Q=0时，称为“1” 态；反之为“0” 态。
两互补输出端
发器状态不定。
3. 基本RS触发器应用电路：
(1) 无震颤开关电路
Q
Q
＆＆
5V
S
R
1k 1k
K
图4- 3 无震颤开关电路
机械开关在静止到新旳位置之前其机械触头将要震颤几次。图4-3电路能够处理震颤问题。
设初始时Ｋ接Ｒ端，基本原理如下：
a.Ｋ由右扳向左端，而且震颤几次，相当于ＲＳ＝１０
（或１１）
1
K
1
＆
0
G8 1
＆ G6
0
B
＆
1
G4
＆ G2
Q
01
0
0
10
CP
设触发器原
＆ 01
G9
（a）
1
Rd
主从状态一致
态为“0”
翻转为“1”态
态
(1)J=1, K=1
1
J
K
1 1
0
0
CP
设触发器原态为“1”态
＆ G7
F主
＆ G8
Sd
A
1
Q’
＆ G5
＆ G3
Q’ F从
＆ G6 B
＆ G4
＆ G1
＆ G2

(9006)《数字电路》网上作业题及答案

1：[判断题]逻辑变量的取值可以是0，1，2。

参考答案：错误2：[判断题]基本的逻辑运算只有与、或、非三种。

参考答案：正确3：[判断题]在八进制数中，每一位用1－8八个数码表示。

参考答案：错误4：[判断题]卡诺图的主要缺点是随着变量个数的增加，图形也更简单。

参考答案：错误5：[判断题]ASCII码己经由国际标准化组织（ISO）认定为国际通用的标准代码。

参考答案：正确6：[判断题]二进制数的符号在数字电路中的表示方法有原码、反码和补码。

参考答案：正确7：[判断题]在用数码表示不同的事物时，这些数码己没有数量大小的含义，所以将它们称为代码。

参考答案：正确8：[判断题]物理量的变化在时间上或在数值上是间断的，我们把这一类物理量称为模拟量。

参考答案：错误9：[论述题]2、逻辑函数的公式化简法的概念及其常用方法。

参考答案：1、最小项有下列性质：（1）每一个最小项都有一组也只有一组使其值为1的对应变量取值；（2）任意两个不同的最小项之积，值恒为0；（3）变量全部最小项之和，值恒为1。

2、公式化简法，就是在与或表达式的基础上，利用公式和定理，消去表达式中多余的乘积项和每个乘积项中多余的因子，求出函数的最简与或式。

常用方法有并项法、吸收法、消去法、配项消项法1：[判断题]公式化简法的优点是它的使用不受任何条件的限制。

参考答案：正确2：[判断题]在逻辑函数的表示方法中一共介绍了五种方法，这几种方法不可以任意地互相转换。

参考答案：错误3：[判断题]逻辑代数的基本运算有与（AND）、或（OR）、非（NOT）三种。

参考答案：正确4：[判断题]两个1位二进制数相加，叫做半加。

参考答案：正确5：[判断题]门电路也是组合电路。

参考答案：正确6：[判断题]组合电路按照逻辑功能特点不同划分为：加法器、比较器、编码器、译码器、数据选择器和分配器、只读存储器等。

参考答案：正确7：[论述题]1、什么是组合电路？2、组合电路的基本分析方法和设计方法是什么？参考答案：1、任何时刻电路的稳定输出，仅仅只决定于该时刻各个输入变量的取值，这样的逻辑电路叫做组合电路。

《数字电路》教学大纲

一、总则1．本课程的教学目的和要求：本课程是我院计算机科学与技术专业的一门专业基础课程。

通过本课程的学习，使学生熟悉数字电路的基础理论知识，理解基本数字逻辑电路的工作原理，掌握数字逻辑电路的基本分析和设计方法，具有应用数字逻辑电路，初步解决数字逻辑问题的能力，为以后学习计算机组成原理、微机原理、单片机原理等后续课程的学习以及从事数字电子技术领域的工作打下扎实的基础。

2．本课程的主要内容：逻辑代数的公式、定理，逻辑函数的化简方法。

半导体二极管、三极管、MOS管的开关特性。

CMOS、TTL集成逻辑门。

组合电路的基本分析和设计方法。

加法器、比较器、编码器和译码器、数据选择器和分配器，只读存储器。

基本、同步、主从、边沿触发器，时钟触发器功能分类及转换。

时序电路的基本分析和设计方法。

计数器、寄存器、读/写存储器、顺序脉冲发生器。

多谐振荡器、施密特触发器。

数模、模数转换器。

3．教学重点与难点：教学重点是：逻辑代数的基本概念、公式、定理，逻辑函数的化简方法。

各种门电路的逻辑功能，两种集成逻辑门的电气特性。

各类触发器的逻辑功能及触发方式。

组合、时序电路的分析、设计方法。

常用典型组合、时序电路的功能、特点和应用。

典型中、大规模集成电路器件的功能和应用。

多谐、施密特、单稳的特点、功能、参数及应用。

数模、模数转换器的典型电路原理、输出量与输入量间的定量关系，特点、参数。

教学难点：逻辑代数的公式、定理的正确应用，逻辑函数化简的准确性。

集成逻辑门的电气特性。

组合、时序电路的设计。

触发器的触发方式以及脉冲产生，整形电路、数模、模数转换电路的工作原理。

4．本课程的知识范围及与相关课程的关系本课程是计算机科学与技术专业的硬件基础课程，其先修课为高等数学、普通物理、电路基础、模拟电路，后读课程为计算机组成原理、微机原理、单片机原理、计算机接口技术、计算机网络技术等。

5．教材的选用：数字电子技术基础简明教程（第二版）清华大学电子学教研组编余孟尝主编高等教育出版社1999年10月第2版二、课程内容及学时分配：第一章逻辑代数基础1．教学内容：概述逻辑代数、数制及其转换、BCD码。

《数字电路》触发器R-S,D,J-K实验

《数字电路》触发器R-S，D，J-K实验一、实验目的1、熟悉并掌握R-S、D、J-K触发器的构成，工作原理和功能测试方法。

2、学会正确使用触发器集成芯片。

3、了解不同逻辑功能FF相互转换的方法。

二、实验原理1、R-S触发器的逻辑功能基本R-S触发器的电路如图6-2所示。

它的逻辑功能是：（1）当d S=1、d R=0时，Q=0，Q=1，触发器处于“0”状态。

（2）当d S=0、d R=1时，Q=1，Q=0，触发器处于“1”状态。

（3）当d S=1、d R=1时，触发器保持原状态不变。

（4）当d S、d R都为“0”时，触发器两个输出端都是“1”，一旦输入信号同时撤除，即d S和d R同时由“0”变为“1”，触发器将由各种偶然因素确定其最终值，是“1”或是“0”无法确定，即触发器状态不定。

2、维持-阻塞型D触发器的逻辑功能维持-阻塞型D触发器的逻辑符号如图6-3所示。

图中d S、d R端为异步置1端，置0端，CP为时钟脉冲端。

CP脉冲上升沿触发。

D触发器的真值表如表6-1所示。

其特征方程为:n+1 nQ= D3、J—K触发器的逻辑功能J--K触发器的逻辑符号如图6-4所示。

图中d S、d R端为异步置1端，置0端，CP为时钟脉冲端。

CP脉冲下降沿触发。

J--K触发器的逻辑功能是：（1）当J=0、K=0时，触发器维持原状态，n+1 nQ= D。

（2）当J=0、K=1时，不管触发器的原状态如何，CP作用（下降沿）后，触发器总是处于“0”状态，n+1Q=0 。

（3）当J=1，K=0时，不管触发器原状态如何，CP作用后，触发器总是处于“1”状态，n+1Q=1（4）当J=1，K=1时，不管触发器原状态如何，CP作用后，触发器的状态都要翻转，n+1 nQ= Q。

三、实验仪器及材料1、双踪示波器2、器件(1)74LS00 二输入端四与非门 1片(2)74LS74 双D触发器 1片(3)74LS112 双J—K触发器 1片四、预习要求1、预习RS、D、JK触发器的工作原理，逻辑功能。

数字电路与逻辑设计第4章触发器(Flip Flop)

第4章触发器（Flip Flop）
4.1 概述
一、触发器概念
Flip - Flop，简写为 FF，又称双稳态触发器。
触发器是一种具有记忆功能，能存储1位二进制信息(0 或1)的逻辑电路。
有一个或多个输入，两个互反的输出（Q和Q）。通常用Q端的状态代表触发器的状态。
二、触发器的分类
基本RS触发器(RSFF)又称SR锁存器，是触发器中最简单的一种，也是各种其他类型触发器的基本组成部分。
一、TFF
（1）功能表
T
Qn
Qn+1
0
0
0
0
1
1
1
0
1
1
1
0
简化的功能表
（2）特征方程
Qn1 TQn TQ n T Qn
说明：(1)一般不单独生产，由其他触发器转换而得。 (2)触发方式由被转换的触发器决定。
触发器总结
触发器是具有记忆功能的的逻辑电路，每个触发器能存储一位二进制数据。
(4)波形图
强调触发方式
结构不做要求
边沿JKFF的逻辑符号：
QQ
1J C1 1K
J CP K
(下圆c) 降圈国沿)触标(发小符号
次态方程：功能表：
一、TFF
三、TFF和TFF
在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当 T=0时能保持状态不变，T=1时，每来一个CP的上升沿 (或下降沿)，触发器的状态就翻转一次。
1
(6). 波形图又称时序图，它反映了触发器的输出状态随时间和输
入信号变化的规律。
在任何时刻，输入都能直接改变输出的状态。
2.钟控原理

4.6触发器之间的转换

n 1
D
Qn1 D(Q n Qn ) DQ n DQn
对照比较，得出已有触发器的驱动方程：
根据驱动方程画图：
J D; K D
D
CP 1 1J C1 1K Q Q
2、JK触发器到T触发器的转换已有触发器的特性方程： Q n1
J Q n KQ n
待求触发器的特性方程： Q n1 TQ n T Q n 对照比较，得出已有触发器的驱动方程：根据驱动方程画图：
Q
Qn
CP
C1
每次CP的触发沿到来时，触发器必然会翻转。称这种触发器为T'触发器。
T'触发器常用于计数或分频。 CP Q
1 2 3
Q
Q
CP
C
Q
4
5
T'FF的逻辑符号
2分频
五、 SR触发器
1、特性表： S 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1 Qn Qn+1 0 0 1 1 0 0 1 0 0 1 1 1 0 0 1 0 功能保持置 0 置 1 禁止
根据驱动方程画图: R S
1 & 1 CP
1D C1
Q Q
综上：
◆各类FF之间相互转换的关键:求出已有FF的驱动方程
◆ 转换前后触发方式不变
小结
小
结
一、触发器和门电路一样，也是组成数字电路的基本逻辑单元。它有两个基本特性：
1. 有两个稳定状态。 2. 在外信号作用下，两个稳定状态可相互转换；没有外信号作用时，保持原状态不变。
0 1 0 1
0 1 1 0
2、特性方程：
保持
翻转
Q n 1 TQ n T Q n Q n 1 T Q n

列表整理各类触发器的逻辑功能

列表整理各类触发器的逻辑功能触发器是一种常见的数字电路元件，它能够根据输入信号的变化来控制输出信号的状态。

在数字电路中，触发器通常用于存储数据、延时、计数等功能。

本文将对各类触发器的逻辑功能进行详细的介绍和整理。

一、RS触发器1. 基本原理RS触发器是最简单的触发器之一，它由两个反相输入端口和两个输出端口组成。

当S=1，R=0时，Q=1；当S=0，R=1时，Q=0；当S=R=0时，保持先前状态不变。

RS触发器可以用来实现锁存、延时等功能。

2. 逻辑符号和真值表逻辑符号：真值表：3. 特点和应用特点：简单、稳定性好、可靠性高。

应用：用于锁存数据和延迟信号。

二、D触发器1. 基本原理D触发器也称为数据锁存器或数据型触发器，它只有一个数据输入端口和一个时钟输入端口。

当时钟信号为上升沿时，D输入端口的数据被锁存到Q输出端口，并保持到下一个上升沿到来之前。

D触发器可以用来实现数据存储、移位等功能。

2. 逻辑符号和真值表逻辑符号：真值表：3. 特点和应用特点：只有一个数据输入端口，适合于单一数据的存储和传输；可实现数据的延时、移位、存储等功能。

应用：用于存储单个数据或进行移位操作。

三、JK触发器1. 基本原理JK触发器是一种带有置位和复位功能的触发器。

它由两个输入端口J和K以及时钟输入端口组成。

当J=1，K=0时，Q=1；当J=0，K=1时，Q=0；当J=K=1时，Q取反；当J=K=0时，保持先前状态不变。

JK触发器可以用来实现计数、频率分割等功能。

2. 逻辑符号和真值表逻辑符号：真值表：3. 特点和应用特点：具有置位和复位功能；可实现计数、频率分割等功能。

应用：用于计数器、频率分割电路等。

四、T触发器1. 基本原理T触发器也称为“翻转”触发器，它只有一个输入端口T以及一个时钟输入端口。

当T=1时，Q取反；当T=0时，保持先前状态不变。

T 触发器可以用来实现频率分割、计数等功能。

2. 逻辑符号和真值表逻辑符号：真值表：3. 特点和应用特点：只有一个输入端口，适合于频率分割等简单的应用。

数字电路4.6触发器的逻辑功能表示方法及转换

11 / 10 / 0 01 / 11 / 1 00/ 10/
CP
J K Q 1 0 0 0 1 1 0 0 0 1 1
0
0 1
01Leabharlann 三、时序图特性表、特性方程、卡诺图、状态图
[例 4.6.2] 已知如下时序图，画输出波形。设 Q0 = 0。 CP J K Q 0 1 0 0 0 1 1 1
0
0 0
1
1
1
0
1
标出下降沿标出下降沿标出CP 之后瞬间的之前瞬间 J、下降沿 ; n+1) 值 Q、 (QQ K 的值
00 01 11 1 0 0 0 0 1 1 1 1 0
列特性表、填卡诺图(略) n1 Q m4 m1 m6 m5 特性方程：
J K Q n J KQ n JK Q n J KQ n J Q n KQ n
二、状态图和时序图
(一) 状态图 D 触发器： D = 0 0 D=0 D=1 1 D=1
J = 1， K = JK 触发器: J = 0 K=
0 1 J= K= 0
J=， K= 1
(二)时序图特点：表述了CP 对输入和触发器状态在时间上的对应关系和控制或触发作用。
D 触发器： CP 上升沿触发 JK 触发器：
4.6 触发器逻辑功能表示方法及转换
4.6.1 触发器逻辑功能表示方法特性表、卡诺图、特性方程、状态图和时序图。
一、特性表、卡诺图、特性方程
(一) 特性表(真值表) D 0 1
Q n+1 功能
0 1 置0 置1
J 0 0 0 0 1 1 1 1
K 0 0 1 1 0 0 1 1
Qn 0 1 0 1 0 1 0 1

触发器的逻辑功能

触发器的逻辑功能
触发器是一种电子元件，能够在电路中执行逻辑功能，它的输出与输入状态有关，可以将其用作计数器、时钟、触发器等。

触发器主要有SR触发器、D触发器、JK触发器和T 触发器等，它们分别有各自的逻辑功能，下面将依次介绍。

1. SR触发器
SR触发器也称为SR锁存器，是最简单的触发器之一。

其逻辑功能是：将S端输入的信号设为“1”，则Q端输出的信号为“1”；将R端输入的信号设为“1”，则Q端输出的信号为“0”；如果SR均为“0”，则Q端的输出状态将被锁定不变。

SR触发器可以用于数字系统中的控制、数据存储等应用。

T触发器是一种相对简单的触发器，逻辑功能是：当输入端的T信号为“0”时，Q端输出的信号将保持不变，当T信号为“1”时，Q端输出的信号将和时钟信号同步翻转。

T 触发器的主要应用包括计数器、时序控制、频率分频器等。

总的来说，触发器作为数字电路中的一种基本元件，具有丰富的逻辑功能，能够应用于多种数字电路的设计当中。

不同的触发器在逻辑功能方面表现不同，我们可以根据不同的应用场景选择适合的触发器进行设计。