哈工大数字电路设计加减乘三则计算器
哈工大数电自主设计实验实验报告
姓名班级学号实验日期节次5-6 教师签字成绩实验名称简易数字钟的设计1.实验目的〔1〕用计数器相关知识设计一个简易的数字钟，分和秒为六十进制。
〔2〕了解中规模计数器的应用，通过独立设计和实践掌握74LS00和74LS161等芯片的功能。
〔3〕锻炼动手能力，通过实际操作稳固所学知识，培养学习兴趣。
本实验旨在以计数器为核心，设计和调试出六十进制计数器，并进行两个六十进制计数器的级联。
选用了74LS161芯片来设计一个六十进制计数器，然后和74LS90构成的六十进制计数器进行级联，得到数字时钟。
74LS161芯片为集成同步加法计数器，具有清零、置数、保持等功能，其引脚图如下：74LS00芯片的管脚图如下：用74LS161实现异步进位级联六十进制计数器，高位芯片的时钟端来自低位芯片的输出端Q3，低位芯片采用异步清零法实现十进制计数器，高位芯片也采用同样的方法实现六进制计数器，级联后得到六十进制计数器。
当74LS161所构成六十进制计数器的高位芯片为六进制计数器，当输出为0110时控制清零端进行清零，由0110变为0000，Q3会产生一个下降沿，将Q3端通过一个与非门连到74LS161的CP端，经过与非门后的下降沿变为上升沿，触发74LS161芯计数。
用实验板上输出周期为1s的方波信号，加到低位74LS161芯片计数器的输入端，即可带动整个时钟开始跳动。
分和秒为六十进制，循环计时。
用Multisim13.0绘制实验电路图如下：4. 仪器设备名称、型号数字电子技术实验箱直流稳压电源数字万用表74LS161、74LS00芯片导线假设干接通电源后，秒个位显示0到9，秒十位显示0到5，分个位显示0到9，分十位显示0到5。
最大输出为59分59秒，之后回0，循环计数。
仿真结果如下列图，左上为秒低位，右上为秒高位，左下为分低位，右下为分高位。
6.详细实验步骤及实验结果数据记录〔包括各仪器、仪表量程及内阻的记录〕〔1〕检查导线是否完好〔2〕按电路图所示连好电路。
课程设计任务书2硬件加减法器、乘法器的设计
课程设计任务书
2014～2015学年第 1 学期
学生姓名：专业班级：
指导教师：杨斐工作部门：计算机学院
一、课程设计题目硬件加减法器、乘法器的设计
二、课程设计内容（含技术指标）
1．利用QUARTUS软件设计一个5位加减法器和一个5位乘法器，分别实现两个5位有符号数（用二进制补码表示）的减法、减法、乘法运算。
2．加减法器电路（行波进位法）：
一位全加器FA：求补器：（4位为例）
N位行波进位补码加、减法器：
3.乘法器核心电路（带求补器的阵列乘法器）：
1）无符号阵列乘法器：
2）带求补器的阵列乘法器
输入数据分别存放在X、Y两个数据寄存器中，经过运算后，将乘积以十进制显示在数码管上。
乘法器总体框图参考下图：（加减器类似）
三、进度安排
1.2014年12月12日，课题讲解，布置任务
2.2014年12月13日，分析、讨论、进行各子模块的设计设计
3.2014年12月16-18日，完成各模块联调，进行测试
4.2014年12月18日，成果验收，进行答辩
四、基本要求
1.能够熟练掌握计算机中乘法器模块的工作原理及其多种实现方案；
2.掌握硬件描述语言VHDL及原理图设计方法；
3.熟练掌握Quartus II软件平台；
4.各小组按模块分工，每人独立完成自己负责的模块；
5.合作完成最终的硬件下载及调试；
6.独立撰写符合要求的课程设计报告。
哈工大06通信专业课辅导课件数电
《数字电路》课程大纲1．数制与编码●数制和编码的基本概念，不同数制之间的转换●二进制数的运算2．逻辑代数基础●逻辑代数基本概念，逻辑函数的表示方法●逻辑函数的化简及实现3．门电路●TTL门电路工作原理与输入输出特性●OC门、三态门（TS）原理与应用，MOS门电路4．组合电路●组合逻辑电路的分析与设计方法●典型中、小规模集成组合电路原理与应用5．触发器●触发器基本原理与应用●不同触发器类型之间的转换6．时序逻辑电路●时序逻辑电路的概念●同步时序电路的分析与设计●集成计数器和移位寄存器的设计与应用●异步时序电路的基本概念7．算术运算电路●数值比较器、加法电路、乘法电路原理与应用8．存储器与可编程逻辑器件●RAM、ROM的基本原理和扩展●可编程逻辑器件的基本原理和应用9．模数和数模转换●A/D、D/A转换的基本概念、基本原理与典型转换的方法●指导思想1第一单元门电路及其应用一、分立元件门电路1．三极管(开关工作)截止：V be〈0.7V(0)饱和：V be ≧0.7Vi b ≧I bs=I cs/β2. 三极管倒相器V A=0时，V be = 0-(0+E C)R1/(R1+ R2)= -0.92V≦0 T截止V A=3V时，V be=V A-(V A+E C)R1/(R1+ R2)=1.8V>0.7V b=0.7 钳位I bs=I cs/β=（3-0.3）/30*1k=0.09mAi b =i R1-i R2=(3-0.7)/1.5k-(0.7+12)/18k=1二、集成门电路(TTL为主)1．原理2．基本特性●电压传输特性：关门电平开门电平Ec(3V)F -Ec(-12V)R218kA R11.5kR c1kcbe●输入特性：◆关门电阻◆开门电阻●输出特性：◆高电平输出◆低电平输出图3-16 与非门输入端接负载电阻时的输入负载特性(a) 输入电路(b) 输入特性门电路的驱动能力输出为低电平时：最大允许灌电流为I OLmax输出低电平扇出系数为：N OL＝I OLmax/I ILmax 输出为高电平时：最大允许拉电流为I OHmax输出高电平扇出系数为：N OH＝I OHmax/I IHmax3．基本逻辑单元◆与运算逻辑单元：多发射极三极管◆或运算逻辑单元：三极管对ABA+BAB+A+B例1-1（97-3-3）写出下面电路真值表及逻辑表达式。
哈工程---FPGA---可控多进制计数器与乘法器
实验二可控多进制计数器与乘法器（设计报告）一、实验目的1、学会用中规模十进制计数器和适当门电路设计一个可控的多进制计数器。
2、利用移位相加原理和适当的中规模电路设计一个4位二进制乘法器3、熟悉试验箱的操作并将设计下载到实验箱并进行硬件功能测试二、实验任务1、设计一可控多进制计数器实现：①五进制、十五进制、二十五进制加法计数器切换②用1Hz连续脉冲作为计数器的时钟输入③计数状态用两位数码管显示，小数点显示进位输出④用另两个数码管显示计数容量（进制数）2、设计一乘法器实现：①是一个4位二进制乘法器②用8个开关分别作为2个4位输入数据③用数码管显示对应十进制计算结果三、设计步骤1、可控多进制计数器：可控多进制计数器主要利用两个十进制计数器，一个代表个位，一个代表十位，个位的片子接为五进制计数器，十位的片子利用两个输入开关可以控制实现15、25进制，同时利用SR锁存器控制小数点保留时间，以便观察。
数码管动态显示部分利用老师PPT中所给扫描电路。
⑴首先由于实验要求用1Hz的连续脉冲，则需要分频电路，如图所示：电路中使用8个二--五--十进制异步计数器分频，前7个接成十分频器，最后一个接为5分频器，则输出为1Hz。
⑵电路主控制部分如下，ap、bp均断开时为5进制计数器，当控制开关ap闭合时为15进制计数器，当开关bp闭合时为25进制计数器，而当ap、bp同时闭合时为35进制计数器。
而每当有进位时则显示小数点。
⑶动态扫描显示电路:⑷总体原理图:耳僅：丄宋H * 2扌1产I'1'1『⑸管脚分配图:因为在计算机的计算过程中都是用的二进制形式，所以两数相乘相当于每两个数的相与，这次的设计过程即为其中一个数的每一位与另一个数分别相与，最后利用移位相加原理求得最后结果，实验过程中用到了二--五--十异步计数器74290、加法器74283、二进制转BCD码器件74185，在数码管动态扫描显示部分分别使用了74161、7445、74244、74183。
设计一个一位十进制加减法++数字电路课程设计报告.doc
课程设计报告课程：微机系统与接口课程设计学号：姓名：班级：教师：******大学计算机科学与技术学院设计名称：设计一个一位十进制加减法器日期：2010年1月 23日设计内容：1、0-9 十个字符和“ +”“ -”分别对应一个按键，用于数据输入。
2、用一个开关控制加减法器的开关状态。
3、要求在数码显示管上显示结果。
设计目的与要求：1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原理及特点；2、培养勤奋认真、分析故障和解决问题的能力。
设计环境或器材、原理与说明：环境：利用多功能虚拟软件Multism8 进行电路的制作、调试，并生成文件。
器材：74LS283或者 4008， 4 个异或门（一片74LS86）（减法）； 74LS08，3 283 引脚图输入或门（加法）设计原理 :显示所置入的两加法运算个一位十进制数电路开关选择运置数算方式减法运算电路译码显示计算结果图 1 二进制加减运算原理框图分析：如图 1 所示，第一步置入两个四位二进制数（要求置入的数小于 1010），如（ 1001）2和（ 0111）2，同时在两个七段译码显示器上显示出对应的十进制数 9 和 7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
设计过程（步骤）或程序代码：实验电路：1:减法电路的实现：（ 1）：原理：如图 1 所示（如下），该电路功能为计算A-B。
若 n 位二进制原码为 N 原，则与它相对应的补码为 N 补 =2n-N 原，补码与反码的关系式为 N 补 =N 反+1，A-B=A+B补 -2n=A+B 反+1-2n(2)：因为 B○+1= B非，B○+0=B，所以通过异或门 74LS86对输入的数 B 求其反码，并将进位输入端接逻辑 1 以实现加 1，由此求得 B 的补码。
简易加减计算器设计
简易加减计算器设计一、引言计算器是一种用于进行数学计算的设备，它可以帮助我们进行各种加减乘除等运算。
本篇文章将介绍如何设计一个简易的加减计算器，该计算器基于数字电路的原理，通过逻辑门电路实现加法和减法运算。
二、设计思路1.确定输入和输出2.设计加法电路加法可以通过逻辑门电路实现，其中最基本的逻辑门是异或门。
我们可以使用多个异或门来实现加法，具体的实现方法如下：-使用8个异或门分别对两个二进制数的对应位进行异或运算，得到8个中间结果；-使用7个与门分别对中间结果和进位信号进行与运算，得到7个进位信号；-使用7个或门分别对进位信号进行或运算，得到进位输出；-使用一个或门对中间结果和进位输出进行或运算，得到最终的结果。
3.设计减法电路减法可以通过将减数取反然后与被减数进行加法运算来实现。
具体的实现方法如下：-对减数取反，可以使用8个反相器实现；-将取反后的减数和被减数输入到加法电路中进行加法运算，得到结果。
三、电路实现根据上述设计思路，我们可以使用数字集成电路来实现加减计算器。
以下是一个基于数字集成电路74LS83A的简易加减计算器电路图：```______________，---，A+B，----，S_______，，_____________，______---，M，---_______，，_________________-----------，B'+1=B__________```在上述电路图中，A和B分别表示两个8位二进制数的输入，S表示计算结果的输出，M表示减号操作符的输入，B'+1表示减数的取反。
四、测试与验证为了验证电路的正确性，我们需要进行测试。
我们可以编写一个测试程序，将各种情况的输入输入到电路中，并检查输出结果是否符合预期。
测试例子如下：输入：M=0预期输出：输入：M=1预期输出：通过编写测试程序，并根据预期结果检查输出结果，可以验证电路设计的正确性。
五、总结本篇文章介绍了如何设计一个简易的加减计算器，该计算器基于数字电路的原理，通过逻辑门电路实现加法和减法运算。
有符号5位整数乘法器设计与制作
哈尔滨工业大学（威海）信息科学与工程学院EDA课程设计报告有符号5位整数乘法器设计与制作指导老师：胡屏学生班级：0802102学生姓名：傅愉学生学号：0802102102009年11月10日目录1.课程设计的性质、目的和任务 (1)2.题目要求 (1)3.总体设计 (1)3.1算法设计 (1)3.2整体框图及原理 (2)4.电路设计 (4)4.1 乘法器总体电路原理图： (4)4.2分时输入模块电路图： ........................................................... - 5 -4.3乘法运算电路图： (6)4.4阀门控制模块电路： ............................................................... - 9 -4.5计数单元电路图： ................................................................. - 12 -4.6数码管显示单元电路： ......................................................... - 14 -4.7报警电路示意： ......................................... 错误！未定义书签。
5.调试过程中出现的问题以及解决办法 .......................................... - 19 -6.心得体会........................................................................................... - 20 -7.建议：............................................................................................... - 21 -1.课程设计的性质、目的和任务创新精神和实践能力二者之中，实践能力是基础和根本。
哈尔滨工业大学数字电子技术基础课程设计报告：基于Verilog HDL语言的计数器设计
H a r b i n I n s t i t u t e o f T e c h n o l o g y
数字电子技术基础大作业报告
课程名称：数字电子技术基础
设计题目：V erilog HDL 计数器编程
院系：航天学院控制科学与工程系班级：0904102班
姓名：某某某
学号：xxxxxxxxxx
指导教师：王淑娟
设计时间：2011年12月
哈尔滨工业大学
Verilog HDL计数器编程
1设计任务
利用Verilog HDL设计一个模为学号后三位的计数器，设计要求：
1)编写源程序；
2)给出仿真电路图和仿真波形图。
2设计步骤
1.安装Quartus II软件并破解。
2.根据设计要求编写程序代码。
3.生成仿真电路图和波形如图。
3程序代码
4仿真电路图和波形图
如下图所示。
哈工大数电自主设计实验_进制可选计数器设计
1
1
1
7
8
1
0
0
0
8
9
1
0
0
1
9
10
1
0
1
0
10
11
0
0
0
0
0
12
0
0
0
1
1
表5 进制可选计数器数据记录（S2S1S0=100）
CP
Q3
Q2
Q1
Q0
LED显示（对应的十进制数）
0
0
0
0
0
0
1
0
0
0
1
1
2
0
0
1
0
2
3
0
0
1
1
3
4
0
1
0
0
4
5
0
1
0
1
5
6
0
1
1
0
6
7
0
1
1
1
7
8
1
0
0
0
8
9
1
0
0
1
9
10
数电自主设计实验
进制可选计数器设计
2012年12月
进制可选计数器设计
一、实验目的
1、利用实验室现有芯片设计一进制可选的加法计数器；
2、 根据该电路设计思想和实验结果提出实现任意进制计数器的一种方案。
二、实验原理
1、计数器是最常见的时序逻辑电路，广泛应用于计数、定时、分频等场合。每个计数循环中所含不同状态的个数称为计数器的进制数。常见的计数器有以下几种：
直流稳压电源
哈工大数电实验报告显示ABCDEF
分类设计制作调试功能实现报告成绩总成绩：一、设计任务显示电路的设计。
二、设计条件本设计任务的完成，要基于学校实验室环境，根据实验室提供的实验条件来完成设计任务。
实验室为该设计提供的仪器设备主要如下。
EEL—69模拟、数字电子技术实验箱一台直流稳压电源一台双踪示波器一台数字万用表一块主要元器件74LS161中规模集成计数器，74LS138优先编码器，74LS20，74LS10，74LS08，七段式数码管。
（EEL—69模拟、数字电子技术实验箱上有喇叭、三极管以及芯片的插座；集成运算放大器实验插板上有不同参数值的电阻和电容，可任意选用）三、设计要求①用七段显示器显示A、B、C、D、E、F、G和H等8个英文字母。
②用与非门实现。
③要求先用3位二进制数对这些字母进行编码，然后进行译码显示。
④按照设计方案组装电路。
⑤写出设计总结报告。
四、设计内容1.电路原理图（含管脚接线）因为Orcad软件安装存在一些问题，所以本题目暂时采用Multism软件进行模拟，望老师理解。
下面是电路图。
2.计算与仿真分析采用74LS161设置八进制计数器，通过138进行编码，最后通过与门和与非门进行数显分配即可。
3.元器件清单EEL—69模拟、数字电子技术实验箱一台直流稳压电源一台双踪示波器一台数字万用表一块主要元器件74LS161中规模集成计数器，74LS138优先编码器，74LS20，74LS10，74LS08，七段式数码管。
4.调试流程按设计要求连接电路，打开电源。
调节至稳压5V即可观察到电路显示变化。
5.设计和使用说明显示器字母的变化频率与给定脉冲的频率相同。
五、设计感悟通过实验设计，加深对模拟电路的理解，体会到模拟电路在信号处理和电路设计仿真方面的应用意义。
在仿真和实际操作中出现了较多的问题。
所以我觉得实践对我们来说真的很重要。
通过实验，我进一步了解了电子元器件和几种大规模集成元件，对它们的应用有了更多的想法。
为以后设计电路来了一个启蒙。
加减法运算器的设计
中央民族大学数字电路实验报告加减法运算器的设计姓名：王瑞琦学号: ******** 班级：13级计算机一班所在院系：信息工程学院指导老师：***完成日期：2015/03/28-2015/03/29目录一、实验目的 (3)二、实验设备 (3)三、实验内容 (3)四、实验功能概要 (3)五、设计详细描述 (4)5.1四位行波进位加减法运算器 (4)5.1.1功能描述 (4)5.1.2封装模块图 (4)5.1.3总电路图 (4)5.1.4组成模块 (5)5.1.5程序设计 (6)5.1.6功能仿真波形图 (8)5.2四位超前进位加法运算器 (9)5.2.1功能概述 (9)5.2.2封装模块图 (9)5.2.3程序设计 (9)5.2.4功能仿真波形图 (11)六、实验注意事项 (11)七、实验问题及解决方法 (12)一、实验目的1、掌握加减法运算器的Verilog HDL语言描述方法2、理解超前进位算法的基本原理3、掌握基于模块的多位加减运算器的层次化设计方法4、掌握溢出检测方法和标志线的生成技术5、熟悉QuartusⅡ 10.0和DE2-115使用方法二、实验设备PC机+ QuartusⅡ10.0 + DE2-115三、实验内容1、在PC机上安装QuartusⅡ10.0或更高版本并破解。
（注意：QuartusⅡ10.0版本以上软件不再包含仿真组件，因此需要在安装QuartusⅡ10.0同时选择安装第三方仿真工具，我们可以选择安装免费的Modelsim-Altera，学习如何编写Verilog HDL格式的仿真测试文件Testbench。
）2、在PC机上安装DE2-115的驱动程序。
3、使用Verilog HDL语言实现一个4位行波（串行）进位的加减法运算器，要求有溢出和进位标志，仿真正确后封装成模块。
4、使用Verilog HDL语言实现一个4位超前（并行）进位加减运算器，要求有溢出和进位标志，仿真正确后封装成模块。
四则运算计算器数字电路设计
四则运算运算计算器数字电路设计由于加减乘除计算器的各电路较复杂，就不将其组合在一起了，以下是各个加法，减法，乘法，除法计算器的单独电路图，其中输入均采用二进制四位输入。
一．加法计算器这个较为简单，可以直接利用中规模四位全加器74LS283，即可制成加法计算器。
电路图：A4 A3 A2 A1 为二进制被加数;B4 B3 B2 B1 为二进制加数;SUM4 SUM3 SUM2 SUM1 为二进制得数。
加上输入输出后如图所示：仿真图形为：前四个图像为被加数，中间四位为加数，后四位为得数。
由此可看出，已成功制成加法计算器。
二．减法计算器电路图：利用数据选择器和四输入与非门，可以实现减法计算器的功能，其中，C1 C2 C3 C4为四位二进制被减数输入端；B1 B2 B3 B4 为四位二进制减数输入端；输出端 27 26 25 24 为得数。
加上输入输出后如图所示：仿真图形如下：前四位为被减数，中间四位为减数，最下面四位为得数，由仿真图形可看出，已成功制成减法计算器。
三．乘法计算器利用中规模四位全加器74LS283和而输入与门可以实现乘法计算器功能。
其中，输入端4 3 2 1 为二进制四位被乘数，输入端5 6 7 8 为二进制四位乘数，输出端54 50 51 52 53 49 48 46 47为得数。
电路图如下：加上输入输出后：仿真图形为：1被乘数和乘数：2得数：由仿真图形可以看出，已成功制成了乘法计算器。
四．除法计算器这个实在是太难了，想了好久也没想到怎么设计，作业催的紧，就只好先不做了，请老师见谅，哈！以上就是四则计算器的数字电路设计与仿真。
简易加减计算器设计
电子课程设计题目：简易加减计算器设计专业：电子信息工程姓名：学号：指导教师：电气与信息工程学院2013年6月28日成绩评定·指导教师评语：成绩等级：指导教师签字：年月日目录一、设计的任务及要求 (2)1.1、设计题目1.2、设计任务和要求二、原理电路设计 (2)2.1、方案比较2.2、单元电路设计2.3、元件选择2.4、整体电路2.5、电路工作原理三、实验及仿真 (8)四、电路对比分析 (9)五、设计总结 (10)5.1、设计过程中遇到的问题及解决方法5.2、设计体会5.3、对设计的建议六、参考文献 (11)一、设计的任务和要求1.1、设计题目： 简易加减计算器 1.2、技术指标与要求：1.2.1、自选器件制作一个简易计算器实现二位以下十进制数的加减计算； 1.2.2、进一步掌握数字电子技术课程所学的理论知识；1.2.3、熟悉几种常见的二——十进制编码器芯片、加法器芯片和七段字符型 LED 显芯片，掌握其工作原理及其使用方法，并能够熟练的将其组合连接 使其构成简单的加减计算器；1.2.4、以合适的方式显示输入的数据及计算结果；1.2.5、发现问题，分析问题，科学的解决问题，培养认真严谨的工作作风和 实事求是的工作态度。
二、原理电路设计2.1、方案比较方案一： 原理电路图如下：图（1）方案一原理电路图方案二： 原理电路图如下：图（2）方案二原理电路图2.2、单元电路设计2.2.1、输入电路的设计我们通过高低电平的高低位继而代替1和0来输入要计算的十进制数字每位十进制数用四位二进制代码表示，并通过七段LED数码转化为可操作的十进制来说明操作的方便性。
图（3）图（3）输入电路2.2.2、算法优化电路的设计加减运算电路主要由采用74LS283（四位全加器）和进位信号门电路组成。
因此，这个算法的优化电路的设计主要是为了减法而设计，因为74LS283 主要是加法，所以在进行减法运算时要进行码制的转换，既把减法运算电路转换成加法运算电路。
简易加减计算器设计(数电)
电子技术课程设计电气与信息工程学院建筑电气与智能化专业题目：简易加减计算器设计姓名：徐雪娇学号：094412110指导教师：祁林简易加减计算器设计一、设计目的1、在前导验证性认知实验基础上，进行更高层次的命题设计实验.2、在教师指导下独立查阅资料、设计、特定功能的电子电路。
3、培养利用数字电路知识，解决电子线路中常见实际问题的能力.4、积累电子制作经验，巩固基础、培养技能、追求创新、走向实用。
5、培养严肃认真的工作作风和严谨的科学态度。
二、设计要求1、用于两位一下十进制的加减运算。
2、以合适方式显示输入数据及计算结果。
三、总体设计第一步置入两个四位二进制数。
例如（1001）2,（0011）2和（0101）2，（1000）2，同时在两个七段译码显示器上显示出对应的十进制数9，3和5，8。
第二步通过开关选择加（减）运算方式；第三步若选择加运算方式所置数送入加法运算电路进行运算；同理若选择减运算方式，则所置数送入减法运算电路运算；第四步前面所得结果通过另外两个七段译码器显示。
即：方案一通过开关J1-J8接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U10和U13分别显示所置入的两个数。
数A直接置入四位超前进位加法器74LS283的A4-A1端，74LS283的B4-B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关J5-J8，通过开关J5-J8控制数B的输入。
当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
当开关J1接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B（反码）+1，实际上其计算的结果为S=A-B完成减法运算。
由于译码显示器只能显示0-9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）时加上6（0110）2，产生的进位信号送入译码器U12来显示结果的十位，U11 2显示结果的个位。
数字电路课程设计简易计算器文档
数字电路课程设计（不含单片机等，需用芯片完成主要功能）
功能：-8到7的加减计算器
-8，-7，…，-1，0，1，2，…，7为加减数的范围，运算结果可以有-8+(-8)=-16或,7+7=14有：正加正，负加负，正加负，负加正，0也在运算范围内。
要求：
输入部分：正负号（设置两个按键），若输入正数不按，负数则按代表负的按键；
加减法（设置两个按键，尽量与正负号共用两个按键），加减法都要按下按键；
数字（0-8设置九个代表数字的按键，一个按键代表一个数）
如：-3+1，则先按下代表负的按键，再按代表3的按键，其次按代表加号的按键，最后按代表数字1的按键。
显示部分：共七个数码管，进行运算的两个数各两个，其中代表符号位，若为正数，数码管不显示（或显示0），若为负数，显示“-”（负号，即数码管8字中间一横）。
运算结果用三个数码管，后两个显示数字，若结果只有一位，则只显示其中一个；若结果为两位，则全部显示。
前一个为符号位，同样，正数不显示（或显示0，需统一，要么都显示0，要么都不显示），负数显示负号。
如果增加一个区分加减的显示会更好。
提示：-8到7可用含符号四位补码表示
求补码用异或（74LS86）运算，正数各位与0异或，负数各位与1。
通过正负号控制加法器（74LS283）的进位来满足负数求补码加一。
可使用芯片（供参考，没有限制）：74LS0074LS0474LS0874LS13874LS14774LS151 74LS16074LS16574LS28374LS37374LS37474LS4874LS7474LS7674LS85 NE555。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
H a r b i n I n s t i t u t e o f T e c h n o l o g y
数字电子技术基础大作业
课程名称：数字电子技术基础Ⅱ
设计题目：四位二进制计算器
院系：
班级：
设计者：宇之翔LEO
学号：
指导教师：
设计时间：2015年12月-2016年1月
作者声明：本大作业是本人在考试之前花费大量时间完成的，之前在网上也可以相关的文章和做法，但是水平不是很高，而且存在很多错误，我在参考的时候也受到许多误导，最终在本人汇总和潜心钻研后总结出一篇较完整、较准确的文章。
考虑到我完成作业时受到的各种辛苦，特将这份资料分享给大家。
仅供参考，有问题可以给我提！由于含有本人大量的心血，所以需要的劵也偏高，希望各位理解！完成作业对你们的帮助更是巨大的，希望对你们有所帮助，解决令人头疼的作业！
另外，目前除法计算器的电路设计过于复杂且难度较高，尚无法完成，资料也查阅不到，有完成者可以与本人交流！
一、设计目的和要求
本次大作业是在学完本门课程后，对所学知识的综合性考察和对思维的锻炼。
通过本次作业，灵活运用学过的数字电子元器件和数字电子技术等方面的知识，完成从设计、选片、连线、调试、排除故障到实现一个数字系统的全过程。
本次作业我选择设计四位二进制的计算器，使用Multisim 软件进行设计和仿真，最终实现四位二进制数的加、减、乘的目的，并能够通过数码显示管将输入的数字和输出的运算结果显示出来。
二、设计方案
1.设计综述
此计算器分加减区和乘法区，通过开关选择运算方式，选择加减法区，则乘法区的数码管为清零状态，通过控制开关置数，在加减法区数码管显示输入和运算结果：选择乘法区，则加减法区的数码管为清零状态，通过控制开关置数，在乘法区数码管显示输入和运算结果。
在加减法区中，通过开关选择加、减运算方式，分别在数码管中显示输入和运算结果。
2. 系统方框图
三、各部分计算器电路的设计和仿真
1.加法计算器器电路
如图1所示，这是加法器最简单的电路，也是本次设计的核心电路部分。
（1）输入置数
通过控制左边的8个开关连接高低电平来对两个四位二进制数置数，上面4个为第一个四位二进制数，下面4个为第二个四位二进制数。
置数电路如右下图2所示：
（2）加法运算电路
通过中规模四位全加器74ls283进行两个数的加法运算，输出结
果为二者的和。
（3）输入输出译码显示电路
通过共阳极数码管和74ls47译码器组成显示电路，将输入和输
出接到74ls47译码器中，数码管便可以显示数字。
但是当和大于10的时候，输出结果显示的是十六进制中对应的
图案，还需查表进行识别，可读性比较差，还需要进一步改进。
但
是加法器初具功能。
仿真结果如下图3所示：
图2
图3
2.加法计算器器改进电路
当大于9的时候要加六转换才能显示成我们熟悉的十进制数，所以进行如下设计，通过两位数码管分别表示十位和个位，便可增强可读性。
增加一片74ls283、门电路和一组数码管译码电路，通过真值表得出逻辑电路，对原来的那片74ls283大于9的数进行“加六”设计，并且给增加的全加器进行“置一”来表示进位。
电路图如图4所示：
图4
仿真结果如图5所示：
图5
3.减法计算器电路及加减计算器电路
（1）减法计算器电路
对于减法，只需利用原补码的知识，在减数置数端通过异或门74LS86对输入的数B 求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。
当被减数大于减数时，二者相加结果为正数补码，即为原码。
图6
（2）加减计算器电路及转换
对于加减运算的转换，使用开关即可。
当异或门的下方另一端子接高电平时，异或运算结果为B的反，即进行减法运算，当异或门的下方接低电平时，异或运算结果为B，即进行正常的加法运算。
电路图如图6所示。
仿真结果如下图7、图8所示：
加法：
图7 减法：
图8
4.乘法计算器电路：
乘法计算器电路图如下图9所示：
图9
利用乘法的基本原理图(如右图10)，进行三次八进制
的加法运算，使用6片中规模4位全加器，两片一组进行
高低位级联，使用16片74ls08与门对8位输入每位相与，
得到的结果输入根据需要输入给8位全加器组，每组进行
一次8位加法运算，并将进位信号输出给下一组，共进行
三次全加运算，最后一组输出结果给译码器和数码管进行
数据显示。
仿真结果如图11所示:
图10
图11
四、计算器电路的组合设计和仿真
如下图12，本次设计用最简易的方法进行两组电路的组合和转换，使二者构成
一个具有两个四位二进制数加、减、乘功能的整体计算
器。
其中上半部分电路为加减计算器，数码显示管为加
减区，下半部分电路为乘法计算器，数码显示管为乘法
区。
通过双刀双掷开关（如图13），将两组电路接到一
起，通过控制置数端高低电平连接与否，变换开关，对
希望运行的电路输入端正常置数，不希望运行的电路输
入全为0，这样的结果使得加减法区、乘法区在运行的
时候有显示，不运行的时候该区显示全部为0（清零）。
图13 仿真结果如图14、图15、图16所示：
1.加法计算器的仿真
将总开关拨到加减区，再拨动加法开关，置数0101,1000输入显示5,9 输出结果为14=5+9，与预期结果相同。
说明完成加法功能。
图14
2.减法计算器的仿真
将总开关拨到加减区，再拨动减法开关，置数1001,0001输入显示9,1 输出结果为8=9-1，与预期结果相同。
说明完成减法功能。
图15
3.乘法计算器的仿真
将总开关拨到乘法区，置数0011,0011输入显示3,3
输出结果为9=3*3，与预期结果相同。
说明完成乘法功能。
图16
五、设计总结和感想心得
通过以上的设计和仿真结果，说明本设计电路能完成四位二进制数字的加减和乘法运算，并在数码显示管上能够显示出输入的数字和计算的结果。
本次大作业的设计，在老师没有提出特别具体的要求、比较开放性的条件下，我就尽我所能地设计出较好的并且更好地完成功能的计算器电路。
由于水平有限和时间仓促，可能还有很多不足和需要改进的地方，在考试结束后我会再想办法去做出进一步改进。
其实在设计的过程中，先有了基本的想法，然后一点一点地去更改和完善，再一步步地去调试、改错，看看结果能不能满足要求，能不能更好地满足，这个过程其实还是蛮有意思的。
我觉得数电知识对我们将来的生活和工作中会有很多运用，所以掌握好和运用好数电知识很重要，它也是我们电类方向学生的基础。
本次大作业对我们的思维进行了锻炼，为我们将来解决实际问题也有很大的帮助，同时也让我收获了知识，增长了能力。