2020年数字电路与逻辑设计实验报告

实验报告书

课程名称

数字电路与逻辑设计专

业

计算机科学与技术班

级

2

姓

名

刘

腾

飞

学

号

09030234

指导教师

王

丹

志

成

绩

2010年年 11月月 10 日

实验题目

译码器、数据选择器及其应用

一、实验目的 1、掌握中规模集成译码器与数据选择器的逻辑功能与使用方法

2、熟悉数码管的使用

3、学习用数据选择器构成组合逻辑电路的方法二、实验原理 1 1 、中规模集成译码器 74 LS 138

74LS138是集成3线－8线译码器，在数字系统中应用比较广泛。图-1是其引脚排列。其中 A2 、A1 、A0为地址输入端， 0Y～ 7Y为译码输出端，S1、2S、3S为使能端。

图-1 74LS138真值表图-2如下

图- 2 74HC138工作原理为当S1=1，S— 2+S — 3=0时，器件使能，电路完成译码功能，输出低电平有效。当S=0，S— 2+S — 3=X时，或S1=1, S— 2+S — 3=1,译码器被禁止，所有输出同时为1 2 2 、双4 4 选1 1 数据选择器

74LS153

所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排列如图-3所示，功能表如图-4所示。

图-3

输入输出 S—

A1 A0 Q 1 0 0 0 0 X 0 0 1 1 X 0 1 0 1 0 D0 D1 D2 D3 图-4

1S—、2S —为两个独立的使能端；A1、A0为两个公用的地址输入端；1D0~1D3和2D0~2D3分别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。

当使能端1S—（2S —）=1时，多路开关被禁止，无输出，Q=0。

当使能端1S—（2S —）=0时，多路开关正常工作，根据地址码A1、A0的状态，将相应的数据D0~D3送到输出端Q。

3 3 、8 8 选1 1 数据选择器 74LS151

74LS151为互补输出的8选1数据选择器，引脚排列如图-5所示，功能表如图-6所示。

图-5

图-6 选择控制端（地址端）为A2~A0，按二进制译码，从8个输入数据D0~D7中，选择一个需要的数据送到输出端Q，S—为使能端，低电平有效。

使能端S—=1时，不论A2~A0状态如何，均无输出，多路开关被禁止。

使能端S—=0时，多路开关正常工作，根据地址码A2、A1、A0的状态选择D0~D7中某一个通道的数据输送到输出端Q。

三、实验设备及器件●

硬件PC机一台●

软件QuartusⅡ0集成开发环境四、实验内容使用74LS138实现逻辑函数 F=A’B’C’+AB’C’+ABC 使用74LS151实现逻辑函数 F=AB’+A’B+AB 使用74LS153实现逻辑函数 F=A’BC+AB’C+ABC’+ABC

五、实验过程 1、使用74LS138实现逻辑函数 F=A’B’C’+AB’C’+ABC ①由74LS138功能表（图-1）可知电路图连接如图-7所示

图-7 ②经编译检查无错（图-8）

图-8

③对其进行仿真，设置好一定仿真时间区域与输入波形后启动仿真器得仿真结果如图-9

图-9 2、使用74LS151实现逻辑函数F=AB’+A’B+AB

①将输入变量C、B、A作为8选1数据选择器的地址码A2、A1、A0。使8选1数据选择器的各个数据输入D0~D7分别与函数F的输出值一一对应，即A2A1A0=CBA、D0=D2=D3=0、D0=D4=D5=D6=D7=1则输出Q便实现了函数AB’+A’B+AB接线图如图-10

图-10 ②经编译检查无错（图-11）

图- 11 ③对其进行仿真，设置好一定仿真时间区域与输入波形后启动仿真器得仿真结果如图-12

图-12 3、使用74LS153实现逻辑函数 F=A’BC+AB’C+ABC’+ABC

①函数F有3个输入变量A、B、C，而数据选择器有2个地址端A1、A0少于数据函数输入变量个数，在设计时可任选A接A1，B接A0。接线如图-13

图-13

②经编译检查无错如图-14

图-14 ③对其进行仿真，设置好一定仿真时间区域与输入波形后启动仿真器得仿真结果如图-15

图-15 六、实验心得通过这次试验，我熟练掌握了74LS138译码器、74LS151和74LS153数据选择器的使用特点和方法。加强了对这些知识的了解，熟练掌握了QuartusⅡ0集成开发环境的使用。