数字电路讲义-第六章wv2-2013

当由FFFE→FFFF时的情况
CO=ENT*CT=15 当由FFFE→FFFF时的情况
例： 试分析如图计数电路，算出它的计数模M，并说明预置 数的设置原则
M= (100000000-10010111)2=(105)10
六、集成同步二进制 可逆 计数器
1、同步单时钟二进制可逆计数器——74LS169
74169
六、集成同步二进制 可逆 计数器
2、同步双时钟二进制可逆计数器——74LS193
双时钟的工作原理
异步
七、集成同步BCD码计数器 工作原理： Q1Q3的特征方程
七、集成同步BCD码计数器
七、集成同步BCD码计数器
七、集成同步BCD码计数器
七、集成同步BCD码计数器 同步BCD码可逆计数器
三、移位寄存器的直接应用 串/并转换器——74LS164（串入/ 串、并出）
三、移位寄存器的直接应用 串/并转换器——74LS164（串入/ 串、并出）
串/并转换器——74LS164（串入/ 串、并出）
数据串行传输的发送
数据串行传输的接收
四、移存型计数器 移位寄存器也可以构成计数器或分频器 1.环形计数器
锁存器的输出端平时总随输入端变化而变化，只有当锁存器 信号到达时，才将输出端的状态锁存起来，使其不再随输 入端的变化而变化。
第四节 数据寄存器
寄存器的输出端平时不随输入端的变化而变化，只有在时钟 有效时才将输入端的数据送输出端（打入寄存器）；
锁存器的输出端平时总随输入端变化而变化，只有当锁存器 信号到达时，才将输出端的状态锁存起来，使其不再随输 入端的变化而变化。
产生序列信号的电路称为序列发生器
五.序列发生器
例6-7 试分析如图时序电路，列出状态表和状态图，说明 其功能
五.序列发生器
五.序列发生器
五.序列发生器 方法二：用移存器直接产生序列
五.序列发生器
●当序列很长时：器件增加、受到干扰易跑飞（可能不能自启 动）
●如何用级数不多的移存器，产生循环长度最大的序列来，而 且电路是易于自启动的。 ●研究表明：由异或门组成的反馈网络用于移存器时，所构成 的序列发生器就有这种特性，其构成如图 6-58 所示。由于异 或函数就是模 2 加法运算，故适用叠加原理，所以这类序列发 生器又称为线性序列发生器。
例6-17 试用SSI设计一可变序列检测器，当控制变量X＝0时， 电路能检测出序列Y中的“101”子序列；而当X＝1时，则检 测“1001”子序列。检测器输出为Z，且被检测序列不可重叠。
X＝0时，检测 “101”子序列；X＝1时，则检测“1001”子序列。
0
1
101
1001
例6-18 试设计一个可变模同步分频器，当控制输入X＝0时 为5分频；X＝1时为7分频。
其它方法：
二、集成异步4位二进制计数器 级联
三、集成异步BCD计数器
三、集成异步BCD计数器
模5计数
异步BCD码计数器74LS290 结构特点：模2+模5
三、集成异步BCD计数器 异步BCD码计数器74LS290
三、集成异步BCD计数器 74LS290数据手册
三、集成异步BCD计数器 异步BCD码计数器74LS290
同时发生变化，C均输出高电平。 电路尽量要简单，肯请各位指点！
作业：P264-6.1 6.6 6.12 6.19 6.21 6.22 6.27 6.32 6.35 6.38 6.45 6.46
（二）设计给定序列信号的产生电路
1.移存型序列信号发生器
例：设计产生序列信号11000、11000、……的发生器
解：分析状态，确定触发器个数
状态转换表
（二）、设计给定序列信号的产生电路
D1(Q1n+1)卡诺图为
自启动检查
（二）、设计给定序列信号的产生电路
（二）设计给定序列信号的产生电路
1.移存型序列信号发生器
解：1. 触发器的激励方程
3.状态转换真值表
2.触发器状态方程
4.状态图
Q0,Q2:11010发生器，Q1:反码
功能 分析
五、集成同步4位二进制加法计数器 工作原理：条件翻转
五、集成同步4位二进制加法计数器
五、集成同步4位二进制加法计数器
五、集成同步4位二进制加法计数器
任意进制计数器的设计 方法： 1. 异步反馈清零 2. 同步反馈清（置）零 3. 预置-进位 4. 反馈预置
Q3 分频 Q输3出 分频 输出 1：1
1：1 有 RCO
Q3 Q2 Q1 Q0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
五、集成同步4位二进制加法计数器
级联
CO=ENT*CT=15
区别？
寄存器
第四节 数据寄存器 三、寄存器
第四节 数据寄存器 三、寄存器
第四节 数据寄存器
寄存器顾名思义，就是保存数据的地方。
锁存器是用于存储数据来进行交换，使数据稳定下来保持一 段时间不变化，直到新的数据将其替换。
寄存器与锁存器都是用来暂存数据的器件，在本质上没有区 别，
寄存器的输出端平时不随输入端的变化而变化，只有在时钟 有效时才将输入端的数据送输出端（打入寄存器）；
五.序列发生器 对于n位移存器，产生最长的序列—m序列
五.序列发生器 例6-8 试分析如图所示序列发生器
五.序列发生器
序列中1的个数：8个 0的个数：7个
五.序列发生器
五.序列发生器—补充（数字电路逻辑设计，高教，王毓银）
（一）什么是序列发生器 （二）设计给定序列信号的产生电路 方法：
1.移存型序列信号发生器 2.计数型序列信号发生器
例：设计产生序列信号11000、11000、……的发生器
解：分析状态，确定触发器个数
状态转换表
问题：如何用触发器设计本题？
2.计数器型序列信号发生器 例：设计产生序列信号1111000100、1111000100、…… 的发生器
解：分析状态数(计数0-9, 输出:F)
2.计数器型序列信号发生器 输出F卡诺图
第四节 数据寄存器 一、集成锁存器
第四节 数据寄存器
二、锁存器的扩展
1 74LS373
当EN=0时，
上面的芯片工作。
当EN=1时，
2
下面的芯片工作。
74LS373
第四节 数据寄存器 三、寄存器 （1）
边沿 触发
内部 驱动
第四节 数据寄存器 三、寄存器（2）
第四节 数据寄存器 三、寄存器
锁存器
74LS192波形图 注意
74LS192的仿真 注意进位
七、集成同步BCD码计数器 可设置任意进制计数器 16位寄存器
七、集成同步BCD码计数器
七、集成同步BCD码计数器
M=M1M2
（P222）
看波形图 MAXPLUS II
第六节 移位寄存器（SRG-Shift Register）
实际需求：串行传输、 无线通信
锁存
寄存
第五节 计数器 计数器（CTR）
用途： 计数、 分频、 延时、 地址发生器……
第五节 计数器
一、异步二进制计数器 原理： 每一级都是翻转FF，前级输出作为 下一级的时钟
一、异步二进制计数器
二分频
一、异步二进制计数器
缺点：
TCP: TCPmin≥Ntpdmax
看仿真
Ripple Counter
2.扭环形计数器 移存型计数器的应用
2.扭环形计数器 如何解决自启动
2.扭环形计数器
解决办法
卡诺图法：
111 1
0 00 0
2.扭环形计数器 解决办法 卡诺图法：
思路？
其他方法→
2.扭环形计数器
注意！！！ 先选择方案 然后进行验证
如何解决自启动：其它可行方案
五.序列发生器 （一）、什么是序列发生器
X=0 模5
X=1 模7
本章总结： 1.时序电路的分析（异步、同步） 2.时序电路的设计（同步） 3.寄存器 4.计数器：任意进制计数器（异步、同步）
作用：计数、分频 5.移位寄存器
作用：移位、延时、序列发生器、检测器、分频器
步骤： 1.观察电路，写出电路存储器中个触发器的激励函数、电路 输出函数 2.由触发器的特征方程和激励函数求出存储器的输出方程， 即新的状态方程 3.列出状态状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出波形图 6.最后判断电路的逻辑功能，并评述其优缺点
设计步骤： 1.设置输入、输出变量 2.建立转换状态图，确定触发器数目 3.列状态转换表 4.求输出方程，画逻辑图 5.讨论是否有孤立态，能否自启动
思考：
问题： 如何用门电路实现下列描述，肯请指点!
设某电路有两个输入A、B，一个输出C。 （1）系统启动时无论A、B输入何种电平，C均输出低电平。 （2）如果A,B发生改变，无论是那一个发生变化，还是A、B
并、串输入--并、串输出
有误
第六节 移位寄存器 二、集成4位通用移位寄存器
单向移位百度文库
双向移位
第六节 移位寄存器 二、集成4位通用移位寄存器
二、集成4位通用移位寄存器
二、集成4位通用移位寄存器
M1M0
11 预置 01 右移 10左移 00 保持
二、集成4位通用移位寄存器 移位寄存器的扩展
三、移位寄存器的直接应用 关键是控制电路设计
三、移位寄存器的直接应用 并/ 串转换器－74LS166 （串、并入/串出）
三、移位寄存器的直接应用 并/ 串转换器－74LS166 （串、并入/串出）
三、移位寄存器的直接应用 并/ 串转换器－74LS166 （串、并入/串出）
三、移位寄存器的直接应用 并/ 串转换器－74LS166 （串、并入/串出）
五、集成同步4位二进制加法计数器
同步清零：74LS163
异步清零：74LS161
同步清零与异步清零的区别？
五、集成同步4位二进制加法计数器 M=？
五、集成同步4位二进制加法计数器
Q3 Q2 Q1 Q0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
1.环形计数器
0001→
其他循环→
1.环形计数器 为什么说：移位寄存器也可以构成计数器或分频器→
1.环形计数器
1.环形计数器 解决自启动办法： 缺点：主循环状态比较少
2.扭环形计数器
2.扭环形计数器
0000→ 其他
2.扭环形计数器 其他状态？
2.扭环形计数器 扭环形计数器也可作为计数器、分频器
五.序列发生器
（一）、什么是序列发生器 （二）、设计给定序列信号的产生电路 （三）、根据序列循环长度M的要求设计发生器
第七节 用集成器件设计时序电路 例6-16 试设计1011序列检测电路
用移位寄存器设计 方法二: (例6-16 试设计1011序列检测电路)
看仿真
第七节 用集成器件设计时序电路
一、异步二进制计数器 根据具体情况，简化分析过程。
一、异步二进制计数器
一、异步二进制计数器
一、异步二进制计数器
一、异步二进制计数器
RD=Q2Q0 作用：
一、异步二进制计数器
状态图
仔细分析：
二、集成异步4位二进制计数器
二、集成异步4位二进制计数器
结构特点：模二、 模八
二、集成异步4位二进制计数器 构成模16计数器
构成8421BCD计数器
也可构成 5421BCD
三、集成异步BCD计数器
三、集成异步BCD计数器 级联
级联延时
四、同步二进制计数器
四、同步二进制计数器
同步级联翻转的关键：所有前级输出都为1，下一级翻转 相当于有条件的翻转！！！
同时 异步与同步的区别
例6-4 试分析图6-21的计数电路，列出状态转换真值表及 转换图，并说明其功能
例：设计一个“111”检测 器
移位寄存器从结构上看，是将若干个触发器级联起来 按输入方式分：串行和并行输入 按输出方式分：串行和并行输出 按移位方向分：左移和右移
第六节 移位寄存器 一、单向移位寄存器
串入并出
特征方程：
一、单向移位寄存器
一、单向移位寄存器
一、单向移位寄存器
右移
左移 移位寄存器特征方程： 右移： 左移：