单电子晶体管
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
SET工作原理 工作原理
SET在正常工作时 必须满足两个条件 在正常工作时,必须满足两个条件 在正常工作时 必须满足两个条件: (1) KT<e2/2C的条件 越小 越高。 的条件,C越小 越高。 的条件 越小,T越高 工作温度为1 左右 左右。 当 C=10-15F时,工作温度为 K左右。 时 工作温度为 如果使器件工作在室温下,C应小于 应小于3 如果使器件工作在室温下 应小于 aF。 。 (2) 总电阻 大于量子电阻 k(Rk≈26 kΩ),这 总电阻R大于量子电阻 大于量子电阻R 这 样才能避免由于量子涨落引起的波动。 样才能避免由于量子涨落引起的波动。
极小值
2.改变Vg使得 =(N+1/2)e时,此时 2.改变Vg使得Q0=(N+1/2)e时,此时Q=Ne 此时Q=Ne 改变 使得Q 的最小能量是简并的, 和Q=(N+1)e的最小能量是简并的,从源极进 的最小能量是简并的 入库仑岛的电子不需要跨越e 入库仑岛的电子不需要跨越 2/2C的势垒 的势垒 库仑阻塞解除 对应电导出现极大值
SET基本结构 基本结构
隧道势垒
势垒
源
库仑岛
漏
栅 势垒
栅氧化层
SET工作原理 工作原理
量子隧穿效应:电子与某一势
垒碰撞时,如果势垒的厚度减薄 到能够与电子的德布罗意波长相 当,那么电子具有一定的概率穿 过该势垒。 库仑阻塞效应:如果一个库仑 岛的静电势能能级间隔比电子运 动的能量大,那么该电子就难以 隧穿进入该库仑岛。
3.当Vg继续增加 使得 0=(N+1)e时,电导又出现 当 继续增加 使得Q 继续增加,使得 时 电导又出现 极小值。 极小值。
SET工作原理 工作原理
因此随着栅压增加,电导周期性振荡 振荡周期 因此随着栅压增加 电导周期性振荡,振荡周期 电导周期性振荡 ∆Vg为e/C。而振幅与特定能级的隧穿矩阵元相 。 库仑震荡。 关,出现振幅的随机性 :库仑震荡。
半导体SET 半导体
GaAs/AlGaAs SET结构示意图
单岛SET 单岛 纳米粒子SET 纳米粒子
为了减小库仑岛的面积,研究人员把团簇化学技术 为了减小库仑岛的面积 研究人员把团簇化学技术 应用到SET的制造中 这种技术与电子束光刻技术 的制造中,这种技术与电子束光刻技术 应用到 的制造中 相结合,使库仑岛长度减小到 使库仑岛长度减小到10 nm以下 相结合 使库仑岛长度减小到 以下
结构设计
以二氧化硅有序介孔薄膜为核心结构, 以二氧化硅有序介孔薄膜为核心结构,充分发挥 了化学合成和蒸发诱导自组装工艺对二氧化硅有 序介孔结构的分子级控制精度。 序介孔结构的分子级控制精度。
基于有序介孔薄膜的室温单电子晶体管 结构示意图
实验步骤
主要分为三个阶段,依次为库仑岛阵列的制备, 主要分为三个阶段,依次为库仑岛阵列的制备, 库仑岛阵列的制备 焊盘和微米级导线的制备和纳米级导线的制备。 焊盘和微米级导线的制备和纳米级导线的制备。
SET类型 类型 SET
单岛SET
多岛SET
单岛SET 单岛
金属基SET 金属基
采用电子束曝光、 采用电子束曝光、悬挂掩模板技术和多角度蒸铝技术结合形成 主要是因为Al Al/Al2O3/Al岛。这种结构用来作为隧穿势垒 主要是因为 2O3具 岛 这种结构用来作为隧穿势垒,主要是因为 有可控、均匀、稳定的特点。由它形成的隧穿势垒不但高, 有可控、均匀、稳定的特点。由它形成的隧穿势垒不但高,而且陡峭
最大优势:具有可大面积生产, 与硅微电子技术兼容
SET应用研究 应用研究
1.单电子存储器 单电子存储器 2.电子、电流检测和基准器件 电子、 电子 3.单电子数字集成电路 单电子数字集成电路
文献阅读
基于有序介孔薄膜的室温单电子 晶体管制备与分析
摘要
采用金纳米粒子阵列作为库仑岛阵列,束缚金纳 采用金纳米粒子阵列作为库仑岛阵列, 米粒子的二氧化硅有序介孔骨架作为隧穿势垒, 米粒子的二氧化硅有序介孔骨架作为隧穿势垒, 形成尺寸可控的库仑岛和隧穿势垒结构。 形成尺寸可控的库仑岛和隧穿势垒结构。通过巧 妙设计单电子晶体管源极、 妙设计单电子晶体管源极、漏极和栅极的位置与 结构,精确控制源、 结构,精确控制源、漏极与库仑岛间的隧穿势垒 ,保证单电子晶体管整体结构的可设计性和室温 下的正常工作。 下的正常工作。
1.MBE生长异质结技术 生长异质结技术 SET不能在较高的温度下工作,器件重复性差。 不能在较高的温度下工作, 不能在较高的温度下工作 器件重复性差。 2.STM或AFM纳米氧化技术 或 纳米氧化技术 加工时间长,探针的损耗和加工过程中环境变化 加工时间长, 使器件的重复性和稳定性受到影响。 使器件的重复性和稳定性受到影响。 3. EBL技术 技术 受电子背散射的干扰, 受电子背散射的干扰,刻蚀图形的分辨率受到影 响,同时曝光时间长也使其实用性受到限制。 同时曝光时间长也使其实用性受到限制。
SET发现历史 发现历史
1988年,MIT的Scott Thomas在0.2K温度下测量 年 的 在 温度下测量 极窄n沟硅 极窄 沟硅MOS 晶体管的沟道电导随栅压变化时偶然发 沟硅 现了SET现象。 现象。 现了 现象 同一年, 等人根据SET原理,采用 原理, 同一年,IBM的Meirav等人根据 的 等人根据 原理 采用MBE 工艺,利用GaAs/AlGaAs异质结,制作出结构完整的 异质结, 工艺,利用 异质结 SET,在4K温度下观测到 温度下观测到SET特性。 特性。 , 温度下观测到 特性 从此, 引起了世界许多科研人员的重视和深入探讨, 从此,SET引起了世界许多科研人员的重视和深入探讨, 引起了世界许多科研人员的重视和深入探讨 特别是近年来,通过采用迅速发展起来的纳米加工仪器、 特别是近年来,通过采用迅速发展起来的纳米加工仪器、 设备和工艺, 设备和工艺,在多种材料上研制出具有潜在应用价值和发 展前景的SET,使SET向实用化方向大大迈进。 向实用化方向大大迈进。 展前景的 , 向实用化方向大大迈进
LOGO
THANK YOU!
Click to edit company slogan .
引言
二氧化硅有序介孔薄膜
多孔材料可以按其孔径分为三类: 的为微孔, 多孔材料可以按其孔径分为三类:小于 2nm 的为微孔,2~50nm 的为介孔 介孔, 的为大孔。另外,有时也将小于0.7nm 的 的为介孔,大于 50nm 的为大孔。另外,有时也将小于 微孔称为超微孔。 微孔称为超微孔。 之间、 有序介孔材料是一类孔径在 2~50nm 之间、孔径均一且孔道排列 ~ 有序的多孔固体材料。 有序的多孔固体材料。二氧化硅有序介孔薄膜则是孔径在 2~ ~ 50nm 之间、孔径均一且孔道排列有序的多孔二氧化硅薄膜。 之间、孔径均一且孔道排列有序的多孔二氧化硅薄膜。 其特点主要有: 其特点主要有: 1.高度有序的孔道结构; 高度有序的孔道结构; 高度有序的孔道结构 2.孔径呈单一分布,且易于调控; 孔径呈单一分布, 孔径呈单一分布 且易于调控; 3.可以具有不同的孔道拓扑形态 可以具有不同的孔道拓扑形态 4.具有很好的热稳定性和水热稳定性,能够经受高温工艺。 具有很好的热稳定性和水热稳定性, 具有很好的热稳定性和水热稳定性 能够经受高温工艺。
SET制备方法 制备方法
MBE(分子束外延)生长异质结技术 (分子束外延) STM(扫描隧道显微镜)或AFM(原子力显 (扫描隧道显微镜) ( 微镜) 微镜)纳米氧化技术 EBL(电子束光刻)和SOI结合技术 (电子束光刻) 结合技术 EBL与微结构材料技术结合 与微结构材料技术结合
SET制备方法 制备方法
SET工作原理 工作原理
C1
Cg
C2
Vg
设C为系统的电容,C=C1+C2+Cg 库仑岛内电荷Q的静电能E为:E=-QVg+Q2/2C 令Q0=CVg,(1)式可改写为 : E= (Q-Q0)2/2C 电荷Q的数值只能取e的整数倍
(1) (2)
SET工作原理 工作原理
对于式E= (Q-Q0)2/2C 对于式 1.改变 使得 0=Ne时,此时 改变Vg使得 此时Q=Ne时能量取 改变 使得Q 时 此时 时能量取 对应电导随栅压出现 最小值 库仑阻塞
结果讨论
单电子晶体管的结构表征与分析
基于有序介孔薄膜的室温单电子晶体管 SEM 细节照片
结果讨论
电学特性测试与分析
采用Agilent 4156C 半导体参数测试仪 , 采用 Wentworth PML 8000 微探针台等设备组成的系统 进行测试, 进行测试,测试时房间温度为 26.4℃,施加的栅极电压 ℃ 为0V。 。
1. 库仑阻塞和库仑台阶效应分析
漏源电压与ຫໍສະໝຸດ Baidu源电流关系图
结果讨论
2. 库仑振荡效应分析
漏源电压与栅源电流
基本可以确定制备的基于有序介孔薄膜的单电子晶体管为三岛 单电子晶体管,且可以在室温下显示库仑阻塞效应、 单电子晶体管,且可以在室温下显示库仑阻塞效应、库仑台阶 效应和库仑振荡效应,具有室温工作能力。 效应和库仑振荡效应,具有室温工作能力。
LOGO
单电子晶体管(SET) 单电子晶体管( )
Contents
SET背景 背景 SET结构原理 结构原理
SET制备方法 制备方法 SET分类应用 分类应用
文献阅读
研究背景
随着集成电路特征尺寸不断缩小,构成当前 随着集成电路特征尺寸不断缩小 构成当前 集成电路的基本元件——MOS晶体管的 集成电路的基本元件 晶体管的 尺寸最终将会接近理论上的极限,如果尺寸 尺寸最终将会接近理论上的极限 如果尺寸 再进一步缩小,由于沟道内电子数量的涨落 再进一步缩小 由于沟道内电子数量的涨落 将会出现逻辑状态的混乱。 将会出现逻辑状态的混乱。 因此,科研人员开始寻求实现超高集成度、 因此,科研人员开始寻求实现超高集成度、 超低功耗、超高频率晶体管。 超低功耗、超高频率晶体管。单电子晶体 管(SET)现象的发现及其深入研究就是 ) 人们作出的探索之一。 人们作出的探索之一。
纳米粒子SET
多岛SET 多岛 金属基SET
这种方法优点是制造过程相对容易,适合大批制造 这种方法优点是制造过程相对容易 适合大批制造 ,团粒的尺寸和势垒高度都很均匀。 团粒的尺寸和势垒高度都很均匀。 团粒的尺寸和势垒高度都很均匀
多岛SET 多岛 半导体SET 半导体
现在,人们最感兴趣的是用 材料制造的SET。这种晶 现在 人们最感兴趣的是用SOI材料制造的 人们最感兴趣的是用 材料制造的 。 体管被认为是最有发展前途的单电子器件,因为它的制造 体管被认为是最有发展前途的单电子器件 因为它的制造 工艺与CMOS超大规模集成电路兼容。这种器件一般都 超大规模集成电路兼容。 工艺与 超大规模集成电路兼容 采用注入氧隔离技术或键合技术制备SOI材料。 材料。 采用注入氧隔离技术或键合技术制备 材料