组合逻辑电路测试卷
数电组合电路考试题及答案
数电组合电路考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，逻辑“与”运算的输出结果为1的条件是（）。
A. 所有输入端均为0B. 所有输入端均为1C. 至少有一个输入端为0D. 至少有一个输入端为1答案：B2. 若一个逻辑电路的输出仅依赖于当前的输入，而与过去的输入无关，则该电路被称为（）。
A. 时序逻辑电路B. 组合逻辑电路C. 存储电路D. 触发器电路答案：B3. 以下哪个不是基本的逻辑门（）。
A. 与门B. 或门C. 非门D. 异或门答案：D4. 在数字电路中，逻辑“或”运算的输出结果为0的条件是（）。
A. 所有输入端均为1B. 所有输入端均为0C. 至少有一个输入端为1D. 至少有一个输入端为0答案：B5. 一个由三个输入端的与门和一个非门组成的电路，其输出逻辑表达式为（）。
A. \( \overline{A \cdot B \cdot C} \)B. \( \overline{A + B + C} \)C. \( A + B + C \)D. \( A \cdot B \cdot C \)答案：A6. 一个由两个输入端的或门和一个非门组成的电路，其输出逻辑表达式为（）。
A. \( \overline{A + B} \)B. \( \overline{A \cdot B} \)C. \( A + B \)D. \( A \cdot B \)答案：A7. 在数字电路中，逻辑“非”运算的输出结果为1的条件是（）。
A. 输入端为0B. 输入端为1C. 输入端为高电平D. 输入端为低电平答案：A8. 一个由两个输入端的与门和一个或门组成的电路，其输出逻辑表达式为（）。
A. \( A + B \)B. \( A \cdot B \)C. \( \overline{A} + \overline{B} \)D. \( \overline{A} \cdot \overline{B} \)答案：B9. 在数字电路中，逻辑“异或”运算的输出结果为1的条件是（）。
最新组合逻辑电路练习题及答案
组合逻辑电路练习题及答案一.填空题(10)1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式不是唯一的，而其标准表达式是唯一的。
2．任意两个最小项之积为0，任意两个最大项之和为1。
3．对于逻辑函数BC+=，为了化简，利用逻辑代数的基本定理，可表示为CF+CAAB=，但这F+AAB 可能引起0型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为AA+。
4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为39。
5．在3.3V供电的数字系统里，所谓的高电平并不是一定是3.3V，而是有一个电压范围，我们把这个电压范围称为高电平容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平容限。
二.选择题(10)1．在下列程序存储器的种类中，可在线改写的有 b d。
a. PROM；b. E2PROM；c. EPROM；d. FLASH_M2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是d。
a. 机械式；b.电磁式；c. 分立元件式；d. 集成电路3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。
下列各项中，为组合逻辑电路的是befgi ，为时序逻辑电路的是acdh。
a. 触发器；b. 译码器；c. 移位寄存器；d. 计数器；e. 加法器；f. 编码器；ｇ. 数值比较器；h. 寄存器；i. 多路选择器4．卡诺图上变量的取值顺序是采用b的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。
a. 二进制码；b. 循环码；c. ASCII码；d. 十进制码5．在可编程逻辑芯片中，有PROM、PAL、GAL、CPLD等多种结构方式，其中PROM是b，PAL 是c，GAL是a，CPLD是a。
组合逻辑电路题库
题：设计一个能被2或3整除的逻辑电路，其中被除数A 、B 、C 、D 是8421BCD 编码。
规定能整除时，输出L 为高电平，否则，输出L 为低电平。
要求用最少的与非门实现。
（设0能被任何数整除）解：（1）真值表（2）用卡诺图化简101111××××11××0001111000011110AB CDL B DCA LD C B A D C B A D C B A L =++=++=（3）逻辑图题：请用最少器件设计一个健身房照明灯的控制电路，该健身房有东门、南门、西门，在各个门旁装有一个开关，每个开关都能独立控制灯的亮暗，控制电路具有以下功能：（1）某一门开关接通，灯即亮，开关断，灯暗；（2）当某一门开关接通，灯亮，接着接通另一门开关，则灯暗； （3）当三个门开关都接通时，灯亮。
解：设东门开关为A，南门开关为B，西门开关为C。
开关闭合为1，开关断开为0。
灯为Z，灯暗为0，灯亮为1。
根据题意列真值表如下：A B C Z A B C Z0 0 0 0 1 0 0 10 0 1 1 1 0 1 00 1 0 1 1 1 0 00 1 1 0 1 1 1 1（2）画出卡诺图如图所示。
（3）根据卡诺图，可得到该逻辑电路的函数表达式：=+++Z ABC ABC ABC ABC（3）根据逻辑函数表达式，可画出逻辑电路图。
3．试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个1时输出为1，否则输出为0。
解：（1）真值表A B C F A B C F0 0 0 0 1 0 0 10 0 1 1 1 0 1 00 1 0 1 1 1 0 00 1 1 0 1 1 1 1（2）ABCAF⋅A⋅CB++=（无法用卡诺图化简）B+=⋅ABACBCCBBACCABCA（3）逻辑图F4．4位无符号二进制数A （ A 3A 2A 1A 0），请设计一个组合逻辑电路实现：当0≤A ＜8或12≤A ＜15时，F 输出1，否则，F 输出0。
组合逻辑电路单元测试题
组合逻辑电路单元测试题一、选择填空（20分）1．若在编码器中有50个编码对象，则要求输出二进制代码位数为（ ）位。
A. 5B. 6C.10D. 502．一个16选1的数据选择器，其地址（选择控制）输入端有（ ）个。
A. 1B. 2C. 4D. 16 3．一个4选1的数据选择器，其输入端有（ ）个。
A. 1B. 2C. 4D. 8 4．八路数据分配器，其地址输入端有（ ）个。
A. 1B. 2C. 3D. 45．一个译码器若有100个译码输出端，则译码输入端有（ ）个。
A. 5B. 6C. 7D. 86．用4选1数据选择器实现函数0101A A A A Y +=, 应使( )。
A. D 0=D 2=0， D 1=D 3=1B. D 0=D 2=1 ，D 1=D 3=0C. D 0=D 1=0 ，D 2=D 3=1D. D 0=D 1=0， D 2=D 3=07．74LS138是3线-8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出-01234567Y Y Y Y Y Y Y Y 分别应为 。
8．用3线-8线译码器74LS138实现原码输出的8路数据分配器，应S 1= ，=2S ，=3S 。
9．以下电路中，加以适当辅助门电路，( )适于实现单输出组合逻辑电路。
A. 二进制译码器B. 数据选择器C. 数值比较器D. 七段显示译码器 10．组合逻辑电路消除竞争冒险的方法有( )。
A. 修改逻辑设计B. 在输出端接入滤波电容C. 后级加缓冲电路D. 屏蔽输入信号的尖峰干扰 11．在二-十进制译码器中，伪码应做约束项处理( )。
A.对B.错12．编码器在任何时刻只能对一个输入信号进行编码( )。
A.对B.错13．优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效( )。
A.对B.错14．二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路( )。
A.对B.错15．数据选择器和数据分配器的功能正好相反，互为逆过程( )。
数电组合逻辑电路练习题共48页文档
6、法律的基础有两个，而且只有两个……公平和实用。——伯克 7、有两种和平的暴力，那就是法律和礼节。——歌德
8、法律就是秩序，有好的法律才有好的秩序。——亚里士多德 9、上帝把法律和公平凑合在一起，可是人类却把它拆开。——查·科尔顿 10、一切法律都是无用的，因为好人用不着它们，而坏人又不会因为它们而变得规矩起来。——德谟耶克斯
25、学习是劳动，是充满思想的劳动。—于夸大，也会招来人们的反感轻蔑和嫉妒。——培根 22、业精于勤，荒于嬉；行成于思，毁于随。——韩愈
23、一切节省，归根到底都归结为时间的节省。——马克思 24、意志命运往往背道而驰，决心到最后会全部推倒。——莎士比亚
数电组合逻辑电路练习题
B FABAB√
C
FAB ×
D
F AB ×
由逻辑图写出逻辑表达式：
FY0Y3m 0m 3m 0m 3 A 2 A 1 A 0 A 2 A 1 A 0 0 A B 0 A A B B AB
数字电子技术
第 3 章 组合逻辑电路
单项选择题
14、图示为用3线 ─ 8线译码器74LS138 构成的4路数据分配器，在地
输出、输入为同或逻辑关系。
数字电子技术
第 3 章 组合逻辑电路
单项选择题
13、由3线—8线译码器芯片74LS138构成的电路如图所示，其输
出表达式为
( )。
F
&
A FABAB×
________
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
_ _74LS138
S1 S2 S3
A2 A1 A0
1
AB
分析提示
数字电子技术
第 3 章 组合逻辑电路
单项选择题
11、4选1数据选择器，地址输入量为 A1、A0 ，数据输入量为 D3、D2 、
D1、D0 , 若使输出Y = D2，则应使地址输入A1A0 =
( )。
A
00
×
B
01Βιβλιοθήκη ×C10√
D
11
×
分析提示
4选1数据选择器处于工作状态时输出逻辑表达式为： Y A 1 A 0 D 0 A 1 A 0 D 1 A 1 A 0 D 2 A 1 A 0 D 3
A 3种类型5个
√
B 3种类型4个
×
C 2种类型4个
×
D 2种类型3个
×
分析提示
实现逻辑非运算 A 及B ，需用2个非门； 实现逻辑与运算 A B 及 AB ，需用2个与门； 实现逻辑或运算 ABAB，需用1个或门。
组合逻辑电路 自测练习及答案(2)
组合逻辑电路自测练习及答案（2）一、填空（每空4分，共28分）1、逻辑电路按照是否含有触发器可分为_______逻辑电路和_______逻辑电路。
2、组合电路由______构成，它的输出只取决于______而与原状态无关。
3、能够将输入的每一个高、低电平信号编成一个对应的二进制代码输出的器件称为 。
4、欲对全班46个学生以二进制代码编码表示，最少需要二进制码的位数是 。
5、16个输入端的二进制编码器，其输出端有 个。
二、（25分）电路如下左图所示，请写出Y 的逻辑函数式，列出真值表，指出电路完成了什么功能？三、（22分）电路如上右图所示，请写出Y 的逻辑函数式，列出真值表，指出电路完成了什么功能？四、（25分）有一水箱由大、小两台水泵L M 和S M 供水，水箱中设置了3个水位检测元件A 、B 、C 。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时S M 单独工作；水位低于B 点而高于A 点时L M 单独工作；水位低于A 点时两台水泵同时工作。
试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。
A B CY模块4-1（2） 分析设计和组合逻辑电路（门电路）一、填空（每空4分，共28分）1. 时序、组合2. 门电路；当前的输入3. 编码器4. 85.4 二、（25分）解：(1)写出输出逻辑函数式：（9分）()()ABC C B A C B A C B A C B A C B A C B A Y +++=⊕+⊕=⊕⊕=(2)列逻辑函数真值表（8分）(3)分析逻辑功能（8分）A 、B 、C 三个输入变量中，有奇数个1时，输出为1，否则输出为0。
因此，图示电路为三位判奇电路，又称奇校验电路。
三、（22分）解：（1）写出逻辑表达式：（8分）BC A C AB ABC ABC AC BC AB F ///+++=++=（2）画出真值表：（8分） （3）说明电路功能：（6分）功能1： F 用来对3人的表决结果进行判定。
数字电路基础-组合逻辑电路和时序逻辑电路考试试卷
数字电路基础-组合逻辑电路和时序逻辑电路考试试卷（答案见尾页）一、选择题1. 数字电路中的基本逻辑门有哪些？A. 或门B. 与门C. 非门D. 异或门E. 同或门2. 下列哪种逻辑电路可以实现时序控制？A. 组合逻辑电路B. 时序逻辑电路C. 计数器D. 编码器3. 在组合逻辑电路中，输出与输入的关系是怎样的？A. 输出总是与输入保持相同的逻辑状态B. 输出仅在输入发生变化时改变C. 输出与输入没有直接关系D. 输出在输入未知时保持不变4. 时序逻辑电路中的时钟信号有何作用？A. 提供时间信息B. 控制电路的工作顺序C. 改变电路的工作频率D. 用于解码5. 下列哪种器件是时序逻辑电路中常见的时序元件？A. 计数器B. 编码器C. 解码器D. 触发器6. 组合逻辑电路和时序逻辑电路的主要区别是什么？A. 组合逻辑电路的输出与输入存在一对一的逻辑关系；时序逻辑电路的输出与输入之间存在时间上的依赖关系。
B. 组合逻辑电路只能处理数字信号；时序逻辑电路可以处理模拟信号。
C. 组合逻辑电路中没有存储单元；时序逻辑电路中存在存储单元（如触发器）。
D. 组合逻辑电路的响应速度较快；时序逻辑电路的响应速度较慢。
7. 在组合逻辑电路中，如果输入信号A和B都为，则输出F将是：A. 0B. 1C. 取决于其他输入信号D. 无法确定8. 在时序逻辑电路中，触发器的时钟信号来自哪里？A. 外部时钟源B. 内部时钟源C. 控制器D. 数据输入端9. 时序逻辑电路的设计通常涉及哪些步骤？A. 确定逻辑功能需求B. 选择合适的触发器C. 设计状态转移方程D. 将设计转换为实际电路E. 对电路进行仿真和验证二、问答题1. 什么是组合逻辑电路？请列举几种常见的组合逻辑电路，并简述其工作原理。
2. 时序逻辑电路与组合逻辑电路有何不同？请举例说明。
3. 组合逻辑电路中的基本逻辑门有哪些？它们各自的功能是什么？4. 什么是触发器？它在时序逻辑电路中的作用是什么？5. 组合逻辑电路设计的基本步骤是什么？请简要说明。
组合逻辑电路练习试卷
组合逻辑电路练习试卷一、选择题（每题5分，共10题，总分50分）2、若在编码器中有50个编码对象，则要求输出二进制代码位数为（） [单选题] *A. 5 B、6(正确答案)C、10D、505、在下列逻辑电路中，不是组合逻辑电路的有（）。
[单选题] *A、译码器B、编码器C、全加器D、寄存器(正确答案)6、101键盘的编码器输出（）位二进制代码 [单选题] *A. 2B. 6C. 7(正确答案)D. 87、以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻辑电路 [单选题] *A.二进制译码器(正确答案)B、加法器C、数值比较器D、七段显示译码器8、组合逻辑电路在电路结构上的特点下列不正确的是（） [单选题] *A、在结构上只能由各种门电路组成B、电路中不包含记忆（存储）元件C、有输入到输出的通路D、有输出到输入的反馈回路(正确答案)9、n个变量可以构成（）个最小项。
[单选题] *A、nB、2nC、2^n(正确答案)D、2^n-110、标准与或式是由（）构成的逻辑表达式。
[单选题] *A、与项相或B、最小项相或(正确答案)C、最大项相与D、或项相与二、判断题（每题/5分，共10题，总分50分）11、优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
[单选题] *正确错误(正确答案)12、编码与译码是互逆的过程。
[单选题] *正确(正确答案)错误13、二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。
[单选题] *正确(正确答案)错误14、液晶显示器的优点是功耗极小、工作电压低。
[单选题] *正确(正确答案)错误15、液晶显示器可以在完全黑暗的工作环境中使用。
[单选题] *正确错误(正确答案)答案解析：改正：黑、深蓝、深灰16、共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
[单选题] *正确(正确答案)错误19、逻辑变量的取值，１比０大。
(完整版)组合逻辑电路习题及答案.
1.组合电路如图所示，分析该电路的逻辑功能。
解：(1)由逻辑图逐级写出逻辑表达式ABC P =CP BP AP L ++=ABC C ABC B ABC A ++= (2)化简与变换CB A ABC C B A ABC C B A ABC L +=+++=++=)((3)由表达式列出真值表(4)分析逻辑功能由真值表可知，当A 、B 、C 三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。
2.由3线-8线译码74LS138（输出低电平有效）和4选1数据选择器（74LS153）组成如图所示的电路，B 1、B 2和C 1、C 2为二组二进制数，试列出真值表，并说明功能。
真值表A B CL解： 输出表达式： 212101122321F D C C D C C D C C D C C =+++021*********Y C C Y C C Y C C Y C C =⋅+⋅+⋅+⋅21021210212102121021A A A C C A A A C C A A A C C A A A C C =⋅+⋅+⋅+⋅2121212121212121B BC C B B C C B B C C B B C C =⋅+⋅+⋅+⋅功能说明：由地址码C 2C 1选择B 2B 1的最小项的反变量输出3.设计一个监视交通信号灯工作状态的逻辑电路。
正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。
要求：（1）用门电路实现（2）用3-8线译码器实现（3）用4选1数据选择器实现。
解：(1)用门电路实现真值表B 2C 1C 0 00 11 01 1F21B B 21B B 21B 21B B①逻辑抽象输入变量：R 、A 、G ，红、黄、绿灯；灯亮为1，不亮为0。
输出变量：Z--故障信号，正常工作Z 为0，发生故障Z 为1。
列出真值表②写出函数式并化简 Z R A G RAG RA G RAG RAG =++++ 经卡诺图化简得： Z R A G RA RG AG =+++ ③画出电路图(2)用3-8线译码器实现①标准与或式 03567 Z R A G RAG RA G RAG RAG m m m m m =++++=++++ ②化成与非-与非式 0356703567Z m m m m m m m m m m =++++=⋅⋅⋅⋅ ③设R =A 2、A =A 1、G =A 0 则03567Z Y Y Y Y Y =⋅⋅⋅⋅ ④画连线图(3)用4选1数据选择器实现①标准与或式 Z R A G RAG RA G RAG RAG =++++S =1时 4选1 010*********Y D A A D A A D A A D A A =+++ ②确定输入变量和地址码的对应关系令A =A 1，G = A 0 ( )()()1Z R A G R AG R AG AG =+++⋅ 则：0D R = 12D D R == 31D =4.分别用74LS153(4选1数据选择器)和74LS152(8选1)实现函数F=AB+BC+AC 。
【数电】组合逻辑电路习题(含答案)
《组合逻辑电路》练习题及答案[3.1］ 分析图P3。
1电路的逻辑功能,写出Y 1、、Y 2的逻辑函数式，列出真值表,指出电路完成什么逻辑功能。
[解］BCAC AB Y BC AC AB C B A ABC Y ++=+++++=21)(真值表： A B C Y 1 Y 2 000 0 0 00 1 1 0 010 1 0 01 1 0 1 100 1 0 10 1 0 1 110 0 111 1 1 1由真值表可知:B 、C 为加数、被加数和低位的进位，Y 1为“和”,Y 2为“进位"。
［3。
2］ 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1~Y 4的逻辑式，列出真值表。
[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。
3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++=(2）COMP=0、Z=0时,Y 1=A 1, Y 2=A 2， Y 3=A 3, Y 4=A 4.COMP =0、Z=0的真值表从略。
［题3.3］ 用与非门设计四变量的多数表决电路。
当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。
［解］ 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。
ABCD D ABC D C AB CD B A BCD A Y ++++=BCD ACD ABC ABC +++=BCD ACD ABD ABC ⋅⋅⋅=十进制数A 4A 3A 2A 1 Y 4Y 3Y 2 Y 1 十进制数 A 4 A 3 A 2 A 1Y 4 Y 3 Y 2 Y 1 0 0 0 0 0 100 1 8 1000 000 1 1 000 1 1000 9 100 10000 2 0010 011 1 伪码 1010 011 1 3 001 1 0110 101 1 0110 4 0100 010 1 1100 010 1 5 010 1 0100 110 1 0100 6 0110 001 1 1110001 1 7011 10010111 10010A B C D Y A B C D Y 0 0 0 0 0 1000 0 000 1 0 100 1 0 0010 0 1010 0 001 1 0 101 1 1 0100 0 1100 0 010 1 0 110 1 1 0110 0 1110 1011 1 1 111 1 1[3.4］ 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。
组合逻辑电路习题解答
（有些题答案错了）自我检测题1．组合逻辑电路任何时刻(de)输出信号,与该时刻(de)输入信号 有关 ,与以前(de)输入信号 无关 .2．在组合逻辑电路中,当输入信号改变状态时,输出端可能出现瞬间干扰窄脉冲(de)现象称为 竞争冒险 .3．8线—3线优先编码器74LS148(de)优先编码顺序是7I 、6I 、5I 、…、0I ,输出为2Y 1Y 0Y .输入输出均为低电平有效.当输入7I 6I 5I …0I 为时,输出2Y 1Y 0Y 为 010 .4．3线—8线译码器74HC 处于译码状态时,当输入A 2A 1A 0=001时,输出07Y ~Y = .5．实现将公共数据上(de)数字信号按要求分配到不同电路中去(de)电路叫 数据分配器 .6．根据需要选择一路信号送到公共数据线上(de)电路叫 数据选择器 .7．一位数值比较器,输入信号为两个要比较(de)一位二进制数,用A 、B 表示,输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B ),则Y (A ＞B )(de)逻辑表达式为B A .8．能完成两个一位二进制数相加,并考虑到低位进位(de)器件称为 全加器 .9．多位加法器采用超前进位(de)目(de)是简化电路结构 . （√, ）10．组合逻辑电路中(de)冒险是由于 引起(de). A ．电路未达到最简 B ．电路有多个输出 C ．电路中(de)时延 D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现(de)冒险,以下说法哪一种是正确并优先考虑(de)A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时,输出可能有竞争冒险. A ．01→10 B ．00→10 C ．10→11 D ．11→0113．译码器74HC(de)使能端321E E E 取值为 时,处于允许译码状态.A ．011B ．100C ．101D ．01014．数据分配器和 有着相同(de)基本电路结构形式.A ．加法器B ．编码器C ．数据选择器D ．译码器15．在二进制译码器中,若输入有4位代码,则输出有 个信号. A ．2 B ．4 C ．8 D ．1616．比较两位二进制数A=A 1A 0和B=B 1B 0,当A ＞B 时输出F =1,则F 表达式是.A ．B A F =．0101B B A A F ++= ．0011B A B A F ++=17．集成4位数值比较器74LS85级联输入I A ＜B 、I A=B 、I A ＞B 分别接001,当输入二个相等(de)4位数据时,输出F A ＜B 、F A=B 、F A ＞B 分别为 . A ．010 B ．001 C ．100 D ．01118．实现两个四位二进制数相乘(de)组合电路,应有 个输出函数.A ． 8B ．9C ．10D ．11 19．设计一个四位二进制码(de)奇偶位发生器（假定采用偶检验码）,需要 个异或门.A ．2B ．3C ．4D ．520．在图中,能实现函数C B B A F +=(de)电路为 .A B FCB AC F（a ） （b ） （c ）图A ．电路 （a ）B ．电路（b ）C ．电路（c ）D ．都不是习 题1．分析图所示组合逻辑电路(de)功能,要求写出与-或逻辑表达式,列出其真值表,并说明电路(de)逻辑功能.A B CS图解： CO =AB +BC +ACAC BC AB C B A ABC CO C B A ABC S +++++=+++=）（）（AC BC AB C B A ABC ）（+++=AC BC AB C AC BC AB B AC BC AB A ABC +++= A B AB C AC C A B C BC B A ABC +++= C B A C B A C B A ABC +++=真值表电路功能：一位全加器,A 、B 为两个加数,C 为来自低位(de)进位（似乎错了）,S 是相加(de)和,CO 是进位.2．已知逻辑电路如图所示,试分析其逻辑功能.A B C图解：（1）逻辑表达式 ABC P =1,ABC B BP P ==12,ABC A AP P ==13,ABC C CP P ==14432P P P F =ABC C ABC A ABC B =ABC C ABC A ABC B ++=)(C B A ABC ++= ))((C B A C B A ++++=C AB C B A C B A BC A C B A C B A +++++=（2（3）功能从真值表看出,ABC=000或ABC=111时,F=0,而A、B、C取值不完全相同时,F=1.故这种电路称为“不一致”电路.3．试用与非门设计一组合逻辑电路,其输入为3位二进制数,当输入中有奇数个1时输出为1,否则输出为0.解：（1）真值表（2）ABCAF⋅⋅BAC+B=（无法用卡诺图化简）++=⋅ABCCBABCACBACCAB（3）逻辑图F4．4位无符号二进制数A（ A3A2A1A0）,请设计一个组合逻辑电路实现：当0≤A＜8或12≤A＜15时,F输出1,否则,F输出0.解：（1）真值表：（2）表达式（3）电路图1111111111100001101110110100A 3A 2A 1A0F 0A 3A 1A 2A 0F02123A A A A A F ++=（4）如果要求用与非门实现,则：01230123012302123A A A A A A A AA A A A A A A A A F =+=+=++=逻辑图：A A A A5．约翰和简妮夫妇有两个孩子乔和苏,全家外出吃饭一般要么去汉堡店,要么去炸鸡店.每次出去吃饭前,全家要表决以决定去哪家餐厅.表决(de)规则是如果约翰和简妮都同意,或多数同意吃炸鸡,则他们去炸鸡店,否则就去汉堡店.试设计一组合逻辑电路实现上述表决电路.解：（1）逻辑定义：A 、B 、C 、D 分别代表约翰、简妮、乔和苏.F =1表示去炸鸡店,F =0表示去汉堡店.（2）真值表（3）用卡诺图化简 （4）逻辑图AB 00CD01111000011110F0000001011111B CA FDF =AB +ACD +BCD6．试设计一个全减器组合逻辑电路.全减器是可以计算三个数、Y 、BI (de)差,即D =-Y -CI .当＜Y +BI 时,借位输出BO 置位.解：设被减数为,减数为Y ,从低位来(de)借位为BI ,则1位全减器(de)真值表如图 (a)所示,其中D 为全减差,BO 为向高位发出(de)借位输出.（1）真值表0101110100011110X Y BID 0111010100011110XY BIBO由卡诺图得I B Y X D ⊕⊕=Y X B X YB B I I O ++=电路图Y XDBOBI7．设计组合逻辑电路,将4位无符号二进制数转换成格雷码.解：（1）列出4位二进制码→4位格雷码(de)转换真值表,如表所示.（2）根据真值表分别画出输出变量G 3,G 2,G 1,G 0(de)卡诺图,如图所示.化简后,得33B G =,232B B G ⊕=,121B B G ⊕=,010B B G ⊕=00001111000011110001101100011011B 3B 2B 1B 0G 20011110011000110001101100011011B 3B 2B 1B 0G 10101010101010110001101100011011B 3B 2B 1B 0G 0（3）由逻辑表达式得电路实现,如图所示.B 3B 2B 0B 0G 3G 2G 0G 08．请用最少器件设计一个健身房照明灯(de)控制电路,该健身房有东门、南门、西门,在各个门旁装有一个开关,每个开关都能独立控制灯(de)亮暗,控制电路具有以下功能：（1）某一门开关接通,灯即亮,开关断,灯暗；（2）当某一门开关接通,灯亮,接着接通另一门开关,则灯暗； （3）当三个门开关都接通时,灯亮.解：设东门开关为A ,南门开关为B ,西门开关为C .开关闭合为1,开关断开为0.灯为Z ,等暗为0,灯亮为1.根据题意列真值表如下：（2）画出卡诺图如图所示.010111100011110ABC Z=1=1A ZB C（3）根据卡诺图,可得到该逻辑电路(de)函数表达式：C B A ABC C B A C B A C B A Z ⊕⊕=+++=（3）根据逻辑函数表达式,可画出逻辑电路图如图所示.9．设计一个能被2或3整除(de)逻辑电路,其中被除数A 、B 、C 、D 是8421BCD 编码.规定能整除时,输出L 为高电平,否则,输出L 为低电平.要求用最少(de)与非门实现.（设0能被任何数整除）解：（1）真值表（2）用卡诺图化简101111××××11××0001111000011110AB CDL B DC A LD C B A D C B A D C B A L =++=++=（3）逻辑图10．如图所示为一工业用水容器示意图,图中虚线表示水位,A 、B 、C 电极被水浸没时会有高电平信号输出,试用与非门构成(de)电路来实现下述控制作用：水面在A 、B 间,为正常状态,亮绿灯G ；水面在B 、C 间或在A 以上为异常状态,点亮黄灯Y ；面在C 以下为危险状态,点亮红灯R .要求写出设计过程.A B C图解：（1）真值表（2）卡诺图化简A0BC100011110Y 010××××A0BC100011110G 001××××BA B A G ==1A CB AC B Y ⋅=+=A 0BC100011110R 100×××0×GCR =YR（3）逻辑图11．试用卡诺图法判断逻辑函数式Y （A ,B ,C ,D ）=∑m （0,1,4,5,12,13,14,15）是否存在逻辑险象,若有,则采用增加冗余项(de)方法消除,并用与非门构成相应(de)电路.解：卡诺图如图（a ）所示. 最简逻辑函数式为：AB C A Y +=此函数存在逻辑险象.只要如图所示增加冗余项C B 即可,逻辑式变为：C B AB C A C B AB C A Y ⋅⋅=++=用与非门构成(de)相应电路如图 (b)所示.AL 2C100011110AB CD00011110100110011110Y B（a ） （b ）12．已知∑∑+=)14,2,1()13,12,11,10,9,8,7,3,0(),,,(d m D C B A Y ,求Y (de)无竞争冒险(de)最简与-或式.解：卡诺图如图所示：1×1000101110001111000011110AB CDY×11×0C B A CD A D B C A Y +++=上式中C B A 为冗余项,以消除竞争冒险.13．某一组合电路如图所示,输入变量（A ,B ,D ）(de)取值不可能发生（0,1,0）(de)输入组合.分析它(de)竞争冒险现象,如存在,则用最简单(de)电路改动来消除之.F图解：解法1：从逻辑图得到以下表达式：AC D C B C B A F ++=根据表达式得到卡诺图：1100100010110110001111000011110AB CD F但由于从卡诺图可见,包围圈有两处相切,因此存在竞争冒险现象.可以通过相切点位置增加一个乘积项,得D AB D C A AC D C B C B A F ++++=进一步分析,当ACD =000时, B B F +=,由于输入变量（A ,B ,D ）(de)取值不可能发生（0,1,0）(de)输入组合,因此,当ACD =000时,B 必然为0,不会产生竞争冒险.因此,D C A 这一项不需要增加,只需要增加D AB .电路图为：F解法二：如果逻辑表达式在某种取值下,出现A A F +=、B B F +=、C C F +=、D D F +=,就有可能出现竞争冒险.根据逻辑表达式AC D C B C B A F ++=,A A F +=和D D F +=不会出现. 当A =C =D =0,出现B B F +=,但由于输入变量（A ,B ,D ）(de)取值不可能发生（0,1,0）(de)输入组合,因此,当ACD =000时,B 必然为0,因此也不会产生竞争冒险.只有当A =B =1,D =0,出现C C F +=,存在竞争冒险问题,加冗余项D AB 可消除竞争冒险.14．电路如图所示,图中①~⑤均为2线—4线译码器.（1）欲分别使译码器①~④处于工作状态,对应(de)C 、D 应输入何种状态（填表）；（2）试分析当译码器①工作时,请对应A 、B (de)状态写出1310Y ~Y (de)状态（填表）；（3）说明图(de)逻辑功能. 表 表13Y 12Y 11Y 10Y 23Y 22Y 21Y 20Y 33Y 32Y 31Y 30Y 43Y 42Y 41Y 40Y图解：逻辑功能：由74LS 构成(de)4线—16线译码器15．图所示电路是由3线-8线译码器74HC 及门电路构成(de)地址译码电路.试列出此译码电路每个输出对应(de)地址,要求输入地址A 7A 6A 5A 4A 3A 2A 1A 0用十六进制表示.A 3A 4A 5A 6A 7图解：由图可见,74HC(de)功能扩展输入端必须满足E 1＝1、032==E E 才能正常译码,因此E 1＝A 3＝1；542A A E =,即A 4＝1,A 5＝1； 0763=+=A A E ,即A 6＝0,A 7＝0.所以,该地址译码器(de)译码地址范围为A 7A 6A 5A 4A 3A 2A 1A 0＝00111A 2A 1A 0＝00111000～00111111,用十六进制表示即为38H ～3FH.输入、输出真值表如表1所示.表1 地址译码器(de)真值表16．写出图所示电路(de)逻辑函数,并化简为最简与-或表达式.10B AC L图解：由图（a ）写出逻辑函数并化简,得CC AB C B A C B A C B A Y Y Y Y Y Y Y Y L =+++=+++==6420642017．试用一片3线-8线译码器74HC 和最少(de)门电路设计一个奇偶校验器,要求当输入变量ABCD 中有偶数个1时输出为1,否则为0.（ABCD 为0000时视作偶数个1）.解：ABCD D C AB D C B A D C B A D BC A D C B A CD B A D C B A F +++++++=ABCD D C B A D C B A CD B A D C AB D C B A D BC A D C B A ++++++++=D ABC C B A C B A C B A D C AB C B A BC A C B A ）（）（+++++++=D C AB C B A BC A C B A D C AB C B A BC A C B A ）（）（+++++++=D C AB C B A BC A C B A ⊕+++=）（D C AB C B A BC A C B A ⊕⋅⋅⋅=）（连接图AB C 100F18．用一个8线-3线优先编码器74HC148和一个3线-8线译码器74HC 实现3位格雷码→3位二进制(de)转换.解：根据下表可得到连线图：B 1B 0B 2G G G19．根据图所示4选1数据选择器,写出输出Z(de)最简与-或表达式.解：C A C A B CAB B A BC A B A Z ++=+++=20．由4选1数据选择器和门电路构成(de)组合逻辑电路如图所示,试写出输出E (de)最简逻辑函数表达式.解：D C C A D ABC D C B A CD B A CD B A E +=+++=图 图21．由4选1数据选择器构成(de)组合逻辑电路如图所示,请画出在图所示输入信号作用下,L (de)输出波形.A B C L图解：4选1数据选择器(de)逻辑表达式为：301201101001D A A D A A D A A D A A Y +++=将A 1=A ,A 0=B ,D 0=1,D 1=C ,C D =2,D 3=C 代入得ABC C B A BC A C B A C B A ABC C B A BC A B A Y ++++=+++=根据表达式可画出波形图：CA B L22．已知用8选1数据选择器74LS151构成(de)逻辑电路如图所示,请写出输出L (de)逻辑函数表达式,并将它化成最简与-或表达式.图解：（1）写出逻辑函数表达式：C AB C B A BC A C B A C B A L ++++=（2）用卡诺图化简1111010010110101L BCAB AC L +=23．用一个8选1数据选择器74LS151和非门实现：))()()((F B C A D A C B BF C A C B A E Y +++++++++=解：)(F B C A D A BC BF C A C B A E Y +++=)(F m F m m D m D m m F m F m m m E 2027376441+++++++++=)(7643210m F m m D m m m F m E ++++++=CBAE124．图所示是用二个4选1数据选择器组成(de)逻辑电路,试写出输出Z与输入M、N、P、Q之间(de)逻辑函数式.PN图解；P）（Z）（+=NMQ++NQNMQMNMQPPNNMQ+=M++MQPQPQMNNPNQ+=NQPP25．用二个4选1数据选择器实现函数L,允许使用反相器.BACDEEL+A+++=+AEBDEFBCEDCCDEABB解：BCEAEBCDL++=+++EBEDAADEFCBBCDEA+B+B+E+（=）++ECBDADFBECDACAAECDB++BEE（=）A++++AADFBEBECCDCADDC电路图26．一个组合逻辑电路有两个控制信号C1和C2,要求：（1）C2C1=00时,B=AF⊕（2）C2C1=01时,ABF=（3）C2C1=10时,B=F+A（4）C2C1=11时,ABF=试设计符合上述要求(de)逻辑电路（器件不限）解：方法一：真值表→卡诺图化简→逻辑图真值表卡诺图化简000011110C 2C 1AB00011110101110100101FAB C C B A C C B A C B A C A C C F 12122212++++=逻辑图F方法二：利用数据选择器和少量门电路实现27．试用4选1数据选择器74LS153（1/2）和最少量(de)与非门实现逻辑函数DCBDCCAF++=.解：DCBDCDDCADCBDCCAF+++=++=)(0⋅+++=+++=CDDCDCADCABDCBDCDCADCA令A1=C,A0=D,ABD=0,AD=1,D2=1,D3=0连线图：BA A28．P（P2P1P0）和Q（Q2Q1Q0）为两个三位无符号二进制数,试用一个74LS和一个74LS151和尽可能少(de)门电路设计如下组合电路：当P=Q 时输出F=1,否则F=0.解：P P P29．试用8选1数据选择器74LS151实现逻辑函数L =AB +AC .解：567m m m ABC C B A ABC C AB AC AB L ++=+++=+=130．用8选1数据选择器74LS151设计一个组合电路.该电路有3个输入A 、B 、C 和一个工作模式控制变量M ,当M =0时,电路实现“意见一致”功能（A ,B ,C 状态一致时输出为1,否则输出为0）,而M =1时,电路实现“多数表决”功能,即输出与A ,B ,C 中多数(de)状态一致.解：CMAB C B MA BC A M ABC C B A M MABC C MAB C B MA BC A M ABC M C B A M F ++++=+++++=电路图M31．已知8选1数据选择器74LS151芯片(de)选择输入端A 2(de)引脚折断,无法输入信号,但芯片内部功能完好.试问如何利用它来实现函数F (A ,B ,C )＝∑m (1,2,4,7).要求写出实现过程,画出逻辑图.解：对于LSTTL 集成芯片,某个输入引脚折断后该脚悬空,相当于输入高电平1.74LS151(de)高位地址端A 2折断后,输出不再响应D 0,D 1,D 2,D 3输入,8选1数据选择器只相当于一个4选1,此时地址输入为A 1A 0,数据输入为D 4,D 5,D 6,D 7,输出Y 等于7016015014017012601250124012D A A D A A D A A D A A D A A A D A A A D A A A D A A A Y +++=+++=与函数F 相比较ABCC B A C B A C B A m C B A F +++==∑)7,4,2,1(),,(不难看出,只要令AB 为地址,则D 4＝C ,D 5＝C ,D 6＝C ,D 7＝C .逻辑图如图所示.图 题(de)电路实现32．用三片四位数值比较器74LS85实现两个12位二进制数比较.解：74LS85（片0）A 3A 1A 2A 0B 3B 1B 2B 0I （A ＞B ）I （A =B ）I （A ＜B ）Y (A ＞B )Y (A =B )Y (A ＜B )100w 2 v 2w 0w 1 v 1 v 074LS85（片1）A 3A 1A 2A 0B 3B 1B 2B 0I （A ＞B ）I （A =B ）I （A ＜B ）Y (A ＞B )Y (A =B ）Y (A ＜B )w 6W ＜VW ＞V W =V v 6w 4w 5 v 5 v 4w 7 v 7w 3 v 374LS85（片2）A 3A 1A 2A 0B 3B 1B 2B 0I （A ＞B ）I （A =B ）I （A ＜B ）Y (A ＞B )Y (A =B ）Y (A ＜B )w 10 v 10w 8w 9 v 9 v 8w 11 v 1133．用一片4位数值比较器74HC85和适量(de)门电路实现两个5位数值(de)比较.解：高4位加到比较器数值输入端,最低位产生级联输入.0V W I =）（B ＞A ,00V W I =）（B ＜A ,I （A=B ）=W 0⊙V 0W ＜VW ＞V W =V W V34．用两个四位加法器74283和适量门电路设计三个4位二进制数相加电路.解：三个4位二进制数相加,其和应为6位.基本电路如图所示.两个加法器产生(de)进位通过一定(de)逻辑生成和(de)高两位.214CO CO S ⊕=, 215CO CO S ⋅=C O1C O2S 5S 4C O1∑A 3A 1A 2A 0B 3B 1B 2B 0S 3S 1S 2S 0CI 0C OX 0X 1X 2X 3Y 0Y 1Y 2Y 3C O2∑A 3A 1A 2A 0B 3B 1B 2B 0S 3S 1S 2S 0CI 0C OS 0S 1S 2S 3Z 0Z 1Z 2Z 335．A 、B 为4位无符号二进制数（B ≠0）,用一个74LS283、非门和一个其它类型门电路实现：当A =（B -1）模16时,输出Y =1,否则为0. 解：∵ （B -1）模16即为B -1∴ A =B -1时Y =1,否则Y =0,即B -1-A =B +A +1-1=B +A 为0时,Y =1.A 0A 1A 2A 3Y36．A 、B 为四位二进制数,试用一片74283实现Y =4A +B . 解：Y =4A +B =A 3A 2A 1A 000+B 3B 2B 1B 0∑A 3A 1A 2A 0B 3B 1B 2B 0S 3S 1S 2S 0CI 0C OA 0A 1A 2A 3B 0B 1B 2B 3X 50X 4X 3X 2X 1X 037．用一片74283和尽量少(de)门电路设计余3码到2421码(de)转换.解：余3码到2421码(de)转换(de)真值表为：从真值表中可以看到,当A 3=0时,B =A -3,当A 3=1时,B =A +3B 0B 1B 2B 3A 313A38．设计一个一位8421BCD 码乘以5(de)电路,要求输出也为8421BCD码.要求：（1）用4线/16线译码器及门电路实现；（2）只用四位全加器74LS283实现；（3）不用任何器件实现.解：根据题意列出真值表（1）从真值表可写出逻辑表达式：B7=0,B3=0,B 1=0,B 6=∑m （8,9）, B 5=∑m （4,5,6,7）, B 4=∑m （2,3,6,7）, B 0=B 2=∑m （1,3,5,7,9）.0A 1A 2A 02(B 0)A 3456B 7B 3B 1（2）用全加器实现A 3A 2A 1A 00 1 0 10 0 A 3A 2A 1A 0A 3A 2A 1A 0×+A 1A 0用74283实现逻辑图与36题同. （3）不用任何器件实现B 7=0,B 6=A 3,B 5=A 2,B 4=A 1,B 3=0,B 2=A 0,B 1=0,B 0=A 039．利用两片并行进位加法器和必要(de)门电路设计一个8421BCD 码加法器.8421BCD 码(de)运算规则是：当两数之和小于等于9（1001）时,所得结果即为输出；当所得结果大于9时,则应加上6（0110）.解：连线图如图所示.加法器1完成两个加数得初始加法,加法器2对加法器1输出进行修正.A 3A 1A 2A 0B B B B S 4S 0S 1S 2S 3。
组合逻辑电路 自测练习及答案(1)
组合逻辑电路练习及答案（自测一）一、填空题（每空3分，共33分）1、所谓分析一个给定的逻辑电路，就是要通过分析找出电路的来。
2、逻辑电路的设计就是根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单的。
3、“最简”是指电路、、。
4、根据逻辑功能的不同特点，数字电路分为_______逻辑电路和____逻辑电路。
5、组合逻辑电路任意时刻的输出与________无关，因此它是无记忆功能的电路。
6、编码器的逻辑功能是把输入的高低电平编成一个。
7、对于优先编码器，允许同时输入多个编码信号。
当有多个编码信号同时出现时，只对优先级的信号编码。
8、16位输入的二进制编码器，其输出端有位。
二、（22分）设计一位8421BCD码的判奇电路，当输入码为奇数时，输出为1，否则为0。
要求使用与非门实现，画出逻辑电路图。
三、（23分）设有甲乙丙三人进行表决，若有两人以上（包括两人）同意，则通过表决，用ABC代表甲乙丙，用L表示表决结果。
试写出真值表，逻辑表达式，并画出用与非门构成的逻辑图。
四、（22分）试分析下图逻辑电路，写出逻辑表达式，列出真值表，表达式化简后再画出新的逻辑图。
模块4-1（1） 分析设计和组合逻辑电路（门电路）一、填空题（每空3分，共33分）1.逻辑功能2.逻辑电路3. 所用的器件最少、器件的种类最少、器件之间的连线也最少4.时序、组合5.电路原来的状态6.二值代码7. 最高8. 4位 二、（22分）解：（1）根据电路逻辑描述画出卡诺图：（8分）（2）最简“与－或式”为（4分）：化为“与非－与非式”为（4分）： （3）与非门实现图略（6分）三、（23分）解：（1）分析题意,写出如右真值表（8分）用1表示同意，0表示反对或弃权， 可列出真值表如下：（2）由真值表写表达式：（4分） （3）化简函数表达式（4分）BCD D C B D C B D C B A D C B A Y ++++=BCD D C B D C B D C B A D C B A Y ⋅⋅⋅⋅=BCA ABC C ABC B A L +++=BCAB AC BC AB AC BC AB AC BC A ABC C AB C B A L ⋅⋅=++=++=+++=④画逻辑图如下（7分）四、（22分）解：（1）写出逻辑表达式：⎪⎭⎫ ⎝⎛++⋅=BC C ABC AB Y （4分）化简得到：ABC C B A BC C ABC AB BC C ABC AB Y =++=+++=⎪⎭⎫ ⎝⎛++⋅= （4分）（2）真值表如下图所示：（8分）（3）新的电路图可用一个三输入的与非门，图略/)(ABC Y =。
组合逻辑电路练习题和答案
第2章习题一、单选题1.若在编码器中有50个编码对象，则输出二进制代码位数至少需要（ B ）位。
A）5 B）6 C）10 D）502.一个16选1的数据选择器，其选择控制（地址）输入端有（ C ）个，数据输入端有（ D ）个，输出端有（ A ）个。
A）1 B）2 C）4 D）163.一个8选1的数据选择器，当选择控制端S2S1S0的值分别为101时，输出端输出（ D ）的值。
A）1 B）0 C）D4D）D54.一个译码器若有100个译码输出端，则译码输入端至少有（ C ）个。
A）5 B）6 C）7 D）85.能实现并-串转换的是（ C ）。
A）数值比较器B）译码器C）数据选择器D）数据分配器6.能实现1位二进制带进位加法运算的是（ B ）。
A）半加器B）全加器C）加法器D）运算器7.欲设计一个3位无符号数乘法器（即3×3），需要（）位输入及（ D ）位输出信号。
A）3，6 B）6，3 C）3，3 D）6，68.欲设计一个8位数值比较器，需要（）位数据输入及（ B ）位输出信号。
A）8，3 B）16，3 C）8，8 D）16，169. 4位输入的二进制译码器，其输出应有（ A ）位。
A）16 B）8 C）4 D）1二、判断题1. 在二——十进制译码器中，未使用的输入编码应做约束项处理。
（）2. 编码器在任何时刻只能对一个输入信号进行编码。
（）3. 优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。
（）4. 编码和译码是互逆的过程。
（）5. 共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
（）6. 3位二进制编码器是3位输入、8位输出。
（）7. 组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。
（）8. 半加器与全加器的区别在于半加器无进位输出，而全加器有进位输出。
（）9. 串行进位加法器的优点是电路简单、连接方便，而且运算速度快。
几种常用的组合逻辑电路试题及答案
第六章几种常用的组合逻辑电路一、填空题1、（8-1易）组合逻辑电路的特点是：电路在任一时刻输出信号稳态值由决定（a、该时刻电路输入信号；b、信号输入前电路原状态），与无关（a、该时刻电路输入信号；b、信号输入前电路原状态），属于（a、有；b、非）记忆逻辑电路。
2、（8-2易）在数字系统中，将具有某些信息的符号变换成若干位进制代码表示，并赋予每一组代码特定的含义，这个过程叫做，能实现这种功能的电路称为编码器。
一般编码器有n个输入端，m个输出端，若输入低电平有效，则在任意时刻，只有个输入端为0，个输入端为1。
对于优先编码器，当输入有多个低电平时，则。
3、（8-3易，中）译码是的逆过程，它将转换成。
译码器有多个输入和多个输出端，每输入一组二进制代码，只有个输出端有效。
n 个输入端最多可有个输出端。
4、（8-2易） 74LS148是一个典型的优先编码器，该电路有个输入端和个输出端，因此，又称为优先编码器。
5、（8-4中）使用共阴接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器；使用共阳接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器，这样才能显示0~9十个数字。
6、（8-4中）译码显示电路由显示译码器、和组成。
7.（8-4易）译码器分成___________和___________两大类。
8.（8-4中）常用数字显示器有_________,_________________,____________等。
9.（8-4中）荧光数码管工作电压_______，驱动电流______，体积_____，字形清晰美观，稳定可靠，但电源功率消耗______，且机械强度_____。
10．（8-4中）辉光数码管管内充满了_________，当它们被______时，管子就发出辉光。
11.（8-4易）半导体发光二极管数码管（LED）可分成_______，_______两种接法。
12.（8-4中）发光二极管正向工作电压一般为__________。
【精品】第六章几种常用的组合逻辑电路试题及答案
1.（8-5中）设一位二进制半加器的被加数为A，加数为B，本位之和为S，向高位进位为C，试根据真值表1）.写出逻辑表达式2）.画出其逻辑图。
真值表：2.3.4.5.（8-5难）设一位二进制全加器的被加数为A i，加数为B i，本位之和为Si ，向高位进位为Ci，来自低位的进位为Ci-1，根据真值表1）.写出逻辑表达式2）.画出其逻辑图。
真值表：3.（8-1难）分析图示逻辑电路：1）.列真值表2）.写出逻辑表达式3）.说明其逻辑功能。
=++，根据给出的4．（8-3难*）用一个74LS138译码器实现逻辑函数Y ABC ABC ABC部分逻辑图完成逻辑图的连接。
6.（8-1难）试用2输入与非门和反向器设计一个3输入（I0、I1、I2）、3输出（L0、L1、L2）的信号排队电路。
它的功能是：当输入I0为1时，无论I1和I2为1还是0，输出L0为1，L1和L2为0；当I0为0且I1为1，无论I2为1还是0，输出L1为1，其余两个输出为0；当I2为1且I0和I1均为0时，输出L2为1，其余两个输出为0。
如I0、I1、I2均为0，则L0、L1、L2也均为0。
1).列真值表2).写出逻辑表达式3）.将表达式化成与非式4）.根据与非式画出逻辑图7.（8-1难）某个车间有红、黄两个故障指示灯，用来表示3台设备的工作情况。
如一台设备出现故障，则黄灯亮；如两台设备出现故障，则红灯亮；如三态设备同时出现故障，则红灯和黄灯都亮。
试用与非门和异或门设计一个能实现此要求的逻辑电路。
1).列真值表2).写出逻辑表达式3）.根据表达式特点将其化成与非式，或者是异或式 4）.根据化成的表达式画出逻辑图9.（8-3难）请用3-8线译码器译码器和少量门器件实现逻辑函数()()∑=7630,,，，，m A B C F 。
五，计算题（8-1易、中）有一组合逻辑电路如图8-1（a）所示，其输入信号A、B的波形如图8-1（b）所示。
问：（1）写出逻辑表达式并化简（2）列出真值表（3）画出输出波形描述该电路的逻辑功能。
2023年组合逻辑电路题库
题: 设计一种能被2或3整除旳逻辑电路, 其中被除数A.B.C.D 是8421BCD 编码。
规定能整除时, 输出L 为高电平, 否则, 输出L 为低电平。
规定用至少旳与非门实现。
（设0能被任何数整除）（2）用卡诺图化简101111××××11××0001111000011110AB CDL B DCA LD C B A D C B A D C B A L =++=++=（3）逻辑图题: 请用至少器件设计一种健身房照明灯旳控制电路, 该健身房有东门、南门、西门, 在各个门旁装有一种开关, 每个开关都能独立控制灯旳亮暗, 控制电路具有如下功能:（1）某一门开关接通, 灯即亮, 开关断, 灯暗；（2）当某一门开关接通, 灯亮, 接着接通另一门开关, 则灯暗； （3）当三个门开关都接通时, 灯亮。
（2）画出卡诺图如图所示。
（3）根据卡诺图, 可得到该逻辑电路旳函数体现式:Z ABC ABC ABC ABC =+++（3）根据逻辑函数体现式, 可画出逻辑电路图。
3．试用与非门设计一组合逻辑电路, 其输入为3位二进制数, 当输入中有奇数个1时输出为1, 否则输出为0。
解: （1）真值表 A BCFABCF0 0 0 0 1 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 0 0111111（2）ABC C B A C B A C B A ABC C B A C B A C B A F ⋅⋅⋅=+++=（无法用卡诺图化简） （3）逻辑图&&&C &F&A B B A C A B CA B C4. 4位无符号二进制数A （ A3A2A1A0）, 请设计一种组合逻辑电路实现: 当0≤A ＜8或12≤A ＜15时, F 输出1, 否则, F 输出0。
（2）体现式 （3）电路图1111111111100001101110110100A 3A 2A 1A0F 0A 3A 1A 2A 0F02123A A A A A F ++=（4）假如规定用与非门实现, 则:01230123012302123A A A A A A A A A A A A A A A A A F =+=+=++=逻辑图：AA。
组合逻辑电路习题(1)
组合逻辑电路习题-（一）姓名________ 班级__________一、填空题1.如果要将一组并行输入的数据转换为串行输出，则应该采用（）电路。
2.显示器是译码器的（），它将译码器输出的数字信号在数码管上直观的反映出（），数字电路中常用（）显示数码管。
3.半加器指两个一位二进制数求和，只考虑（），不考虑（）。
4.分段数码显示器有（）、（）、和（）等几种，虽然它们形状各异，但是（）是相同的。
5.时序逻辑电路按照状态转换情况可以分为（）和（）两大类。
6.时序逻辑电路的特点：任意一个时刻的输出，不仅取决于该时刻的（），还与（）有关。
7.时序逻辑电路主要有组合逻辑电路和（）组成。
8.在编码电路中，用n位二进制数可以表示（）个状态。
9.三极管（）的时候，相当于开关的接通；三极管（）的时候，相当于开关的断开。
也就是说，三极管相当于一个由（）控制的无触点开关。
10.CMOS门的电路特点是（）、（）、（）、（）。
二、选择题1.下列选项中不可以作为无触点开关的是（）A.二极管B.三极管C.电阻D.可控硅2.能够将串行输入数据转换为并行输出的电路是（）A.编码器B.译码器C.比较器D.数据分配器3.下列器件不属于组合逻辑电路的是（）A.编码器B.译码器C.触发器D.加法器4.三位二进制编码器输出与输入端的数量分别为（）A.3个、2个B.3个、8个C.8个、3个D.2个、3个5.七段显示译码器，当译码器七个输出端状态是abcdefg=0110011，高电平有效，输入一定为（）A.0011B.0110C.0100D.01016.译码器输出的是（）A.纯数字B.纯字母C.信号D.不能确定7.计算机系统中进行的基本运算是（）A.加法B.减法C.乘法D.除法8.要使一路数据分配到多路装置中可以用（）A.编码器B.数据选择器C.数据分配器D.译码器9.译码器驱动输出为低电平，则显示器应该选用（）A.共阴极显示器B.共阳极显示器C.两者均可D.不能确定10.构成计数器的基本电路是（）A.与门B.555C.非门D.触发器三、判断题1.数字集成电路能够完成数学运算和逻辑运算。