数字逻辑实验、知识点总结

数字逻辑实验报告、总结

专业班级：计算机科学与技术3班学号：41112115 姓名：华葱一、实验目的

1．熟悉电子集成实验箱的基本结构和基本操作

2．通过实验进一步熟悉各种常用SSI块和MSI块的结构、各管脚功能、工作原理连接方法

3．通过实验进一步理解MSI块的各输入使能、输出使能的作用（存在的必要性）

4．通过实验明确数字逻辑这门课程在计算机专业众多课程中所处的位置，进一步明确学习计算机软硬件学习的主线思路以

及它们之间的关系学会正确学习硬件知识的方法。

二、实验器材

1．集成电路实验箱

2．导线若干

3．14插脚、16插脚拓展板

4．各种必要的SSI块和MSI块

三、各次实验过程、内容简述

（一）第一次实验：利用SSI块中的门电路设计一个二进制一位半加器

1.实验原理：根据两个一位二进制数x、y相加的和与进

位的真值表，可得：和sum=x异或y，进位C out=x×y。

相应电路：

2. 实验内容：

a) 按电路图连接事物，检查连接无误后开启电源 b) 进行测试，令={<0,0>,<0,1>,<1,0>,<1,1>}，看输出位sum 和C out 的变化情况。

c) 如果输出位的变化情况与真值表所述的真值相应，则达到实验目的。

（二） 第二次实验：全加器、74LS138译码器、74LS148编码器、74LS85

比较器的测试、使用，思考各个输入、输出使能端的作用 1. 实验原理： a) 全加器 i.

实验原理：

在半加器的基础上除了要考虑当前两个二进制为相加结果，还要考虑低位（前一位）对这一位的进位问题。由于进位与当前位的运算关系仍然是和的关系，所以新引入的低位进位端C in 应当与当前和sum 再取异或，而得到真正的和Sum ；而进位位C out 的产生有三种情况：={<1,1,0>,<1,0,1>,<0,1,1>},也就是说当x 、y 、C in 中当且仅当其中的两个数为1，另一个数为0的时候C out =1，因此：C out =xy+xC in +yC in 得电路图（也可

Sum Cout

以列出关于C in 的真值表，利用卡诺图求解C in 的函数表达式）：

ii.

实验内容：进行测试，穷举的8中指派作为测试，重点测试={<1,1,0>,<1,0,1>,<0,1,1>}这三种情况。

iii.

如果输出位的变化情况与真值表所述的真值相应，则达到实验目的。 b) 74LS138译码器 i.

实验原理：译码器是一个能够将一串序列号（我个人理解为地址）所对应的有序编号（按照某种认为约定）进行表达的电子逻辑器件，74LS138译码器是译码器的一种，它能够将一个与十进制整数值等值的二进制序列翻译为相应的十进制值，将信号输出在相应的数据线上。原理：每一个一位（0~7）十进制值Y i 都对应一个三位二进制序列的表达，也就

x

y C in

Sum

C out

对应一个极小项m i ，即Y i =m i ，则可根据m i 对应的三个输入变量组合设计门电路（例如Y 5=m 5=ABC ）。将这8个十进制值都做这样的门电路设计，在进行相应的封装、集成，就形成了这种3-8译码器，其外部逻辑状态如图所示：

ii.

实验内容：按要求连接电路，将使能端按=<1,0,0>连接使译码器使能，将三个输入端按={A,B,C 组成的极小项| m i 0≤i ≤7}测试译码器，观察各个输出端Y i 是否正确输出，如果能，则达到实验目的。

iii. 思考：G 1,G 2A ,G 2B 作用。

1. G 1的作用：G 1在3-8译码器中起开启/封锁各与门的作用，它的存在决定了该3-8译码器芯片是否工作，因此如果需要拓展译码输入的位数由3位到多位，则需要利用该使能端。如：若需要设计一个4线-16线译码器，则可用最高位N 3控制G 1，因为如果N 3为0则表明输入实际上是3位二

__

。 。 。 。 。 。 。 。

进制，译码只许一块3-8译码器，但如果N3为1则表明输入为4位二进制，则需要开启第二块74LS138工作，因此可以通过N3的值驱动第二块74LS138，所以N3可以接到第二块74LS138的G1端。

2.G2A的作用：如1所述，当N3的值为1（N3 N2N1N0

所对应的十进制大于7了），则第二块74LS138需要启用，但由于Y i的i > 7因此第一块74LS138不再有译码输出，因此第一块74LS138需要被封锁，这如果用第一块74LS138的G1来控制，这将会破坏译码器器件使能输入的一致性（标准性）影响将来进一步的级联拓展（这将在3中具体说明）。G2A的存在就解决了这个问题，N3可以通过G2A来控制第一块74LS138的工作状态，而不影响整个4线-16线译码器的使能。

3.G2B的作用：考虑到整个4线-16线译码器的使能

控制以及译码器器件输入使能的一致性，即人们希望设计出来的4线-16线译码器能够像74LS138一样具有三个使能端，第一个高有效，第二、三两个低有效，这样可以方便进一步的级联扩展，则有必要存在一个低有效使能端作为整个4-16译码器的第一个低有效使能端，而3-8

译码器的G 1和G 2A 已被占用，不能承担此项工作，这就是G 2B 存在的意义。

4. 其实根据我个人的理解，G 1,G 2A ,G 2B 存在的意义并不是为方便级联拓展，因为级联的含义是前一个译码器的输出作为后一个译码器的输入，它解决的是n 线-(8n-1)线(n 为3的倍数)译码器设计，而4-16译码器（具体电路如图所示）的结构并不是两个74LS138级联，而是并联。

（注：由于我对译码器的级联比较熟悉，而对译码器的并联较为生疏，因此我在此只做译码器并联的复习，级联的问题省略）

。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

N 0

N 1 N 2 N 3 /EN

/DEC 0

/DEC 1 /DEC 11 /DEC 10 /DEC 9 /DEC 8 /DEC 7

/DEC 6 /DEC 5 /DEC 4 /DEC 3 /DEC 2 /DEC 15

/DEC 14 /DEC 13 /DEC 12 第二块