微电子器件与IC设计基础
第5章微电子概论基本IC单元版图设计
MOSIS is a low-cost prototyping and production volume service for VLSI circuit development. Since 1981, MOSIS has fabricated more than 50,000 circuit designs for commercial firms, government agencies, and research and educational institutions around the world.
中一个可能的原因是厚度的不同。 - 用“四探针测试”法探测每方欧姆数值（R=V/I）。 - ic中典型的电阻值： poly栅： 2~3欧姆/方
metal层： 20~100毫欧姆/方（小电阻；良导体） diffusion： 2~200欧姆/方 - 工艺中的任何材料都可以做电阻。 常用的材料有poly和diffusion。 常用电阻器阻值范围： 10~50 欧姆
19
PMOS
第三电极阻止寄生的有源导通
20
工艺流程
台湾半导体制造公司（TSMC台积电）的0.35m CMOS工艺。TSMC的0.35m CMOS工艺是MOSIS 1997年以来提供的深亚微米工艺。
TSMC的0.35m沟道尺寸和对应的电源电压、电 路布局图中金属布线层及其性能参数如表5.1所示。
17
基本IC单元版图设计 – 电阻
基本材料的复用:
- pmos/nmos晶体管去掉栅，就可以得到一些我们想要的电阻，这些电阻被 称为“扩散电阻”。对于扩散电阻器版图设计特别需要注意的是作为偏置连接的 第
微电子技术基础-集成电路设计
1
17
设计方法举例
反相器的标准单元
反相器的 掩膜版图 单元库中的每个单元 都具有3种描述方式 ： ①单元的逻辑符号（ 以字母L为特征符）
②单元的拓扑版图（ 以字母O为特征符） ③单元的掩膜版 图（ 以字母A为特征符） 反相器 的拓扑 图
1
反相器的 逻辑符号
设计方法举例
标ห้องสมุดไป่ตู้单元设计的版图布置
单元库一般包括 有下列元件：
32
作业
1. 试述门阵列和标准单元设计方法的概 念和它们之间的异同点。 2. 标准单元库中的单元的主要描述形式 有哪些？分别在 IC 设计的什么阶段应 用？
31
集成电路设计EDA系统
Mentor Graphics的特色
从市场占有来看，Cadence的强项产品为IC版图 设计和服务，Synopsys的强项产品为逻辑综合, Mentor Graphics的强项产品为PCB设计和深亚 微米IC设计验证和测试等。
Mentor的网站：
1 20
设计方法举例
FPGA的版图布置
由布线分隔的可编程逻辑 （或宏单元）（CLB： Configurable Logic Block)、 可编程输入\输出块（IOB： Input/output Block) 和布线通道中可编程内部 连线（PI:Programmable Inteconnect)三部分组成。
集成电路设计
基本过程
设计的基本过程 （举例）
功能设计 逻辑和电路设计 版图设计
集成电路设计的最终输出是掩膜版图，通 过制版和工艺流片可以得到所需的集成电 路。 设计与制备之间的接口：版图
微电子器件与IC设计基础第二版教学设计
微电子器件与IC设计基础第二版教学设计1. 教学目标本次教学旨在帮助学生了解微电子器件与IC设计的基础知识，掌握单管放大电路与数字电路的基本特性，学习MOS管的工作原理及其应用，了解CMOS技术和ASIC设计流程等。
2. 教学内容本次教学包含以下几个部分：2.1 单管放大电路1.三极管的结构、函数及工作原理2.三极管的基本放大电路及特性3.三极管的共射、共基、共集三种工作方式及其应用2.2 数字电路1.逻辑门电路及其操作方法2.组合电路（编码器、解码器、选择器、多路复用器、反相器、非门、与门、或门等）的设计与应用3.数字时序电路（触发器、计数器）的设计与应用2.3 MOS管及其应用1.MOS管的工作原理及基本特性2.CMOS技术的基本概念及应用3.成功应用CMOS技术的典型集成电路与应用场景2.4 ASIC设计流程1.ASIC设计流程的基本概念与步骤2.异步电路设计流程3.时序分析与时序约束3. 教学方法在教学过程中，介绍理论知识的同时，将具体的例子引入课堂，便于学生更加深刻地理解并应用所学知识。
在讲解过程中，要加强交互式讲解，引导学生思考问题并结合实际情况，进行练习和作业，并及时解答学生疑问。
4. 教材和参考书目本次教学课程主要参考以下教材和参考书目：1.《微电子器件与IC设计基础》第二版，作者：特里谢伯德，出版社：清华大学出版社2.《单片集成电路设计》第二版，作者：R.瓦洛恩，出版社：机械工业出版社3.《CMOS数字集成电路设计与仿真》第二版，作者：Michael Schulte，出版社：清华大学出版社5. 教学评估本次教学的评估主要包括两个方面：知识掌握程度和实验掌握程度。
知识掌握程度方面，可通过课堂练习、作业和考试等形式进行评估。
实验掌握程度方面，可通过实验报告和实验成果评估进行评估。
同时，可以邀请学生进行教学反馈调查，以评估教学质量、帮助教师发现不足之处，改进教学方法。
微电子器件基础PPT全套课件
电子管的发明
1883年，美国发明家爱迪生 （T· A· Edison，1847—1931）发现了 热的灯丝发射电荷的现象，并被称之为 “爱迪生效应”。 1897年，英国物理学家汤姆逊 （J· J· Thomson1856～1940 ）解释了 这种现象，并把带电的粒子称为“电 子”。 1904英国伦敦大学电工学教授弗莱明 （S· J· A· Fleming1849～1945）研制出检测 电波用的第一只真空二极管，从而宣告 人类第一个电子二极管的诞生。
SW uP
MPEG ROM
PCB
ROM ATM ASIC
SW
FPGA
SW
SW
SRAM ROM
uP Core
MPEG ROM
FPGA A/D Block
ATM Glue Logic
SOC
SoC Example
R O M
D R A M
CPU
DSP
FPGA
SRAM
Flash
Switch
Fabric
Al V Rc Rb in out n SiO2 E n+ p n n+ B
300 Cu Strained Si high-K metal
300 ? Strained Si high-K metal
SiO2 poly Si
SiO2 poly Si
SiO2 poly Si
The limit for oxide -0.8 nm Dielectrics with high k= HfO2, ZrO2… Polysilicon metal
2009 0.045 64G 520 620 2500 8-9 0.6-0.9 300
ic设计必备知识点
ic设计必备知识点在现代科技发展迅猛的背景下，集成电路（IC）设计在电子领域中扮演着重要的角色。
为了更好地理解和应用IC设计，有一些必备的知识点是不可或缺的。
本文将介绍IC设计的核心概念、设计流程以及常用的设计工具和技术。
一、IC设计的核心概念1. MOSFET：金属氧化物半导体场效应管（MOSFET）是IC设计中最基本的构建块之一。
它是一种三端器件，由金属栅、绝缘层和半导体构成。
MOSFET的工作原理涉及栅极电压和源极-漏极电压之间的关系。
2. CMOS：互补金属氧化物半导体（CMOS）是一种常用的逻辑电路设计风格。
它由两个互补的MOSFET（pMOS和nMOS）组成，能够在低功耗消耗和高集成度之间取得平衡。
3. 时钟和时序：时钟在IC设计中起到同步和定时电路的作用，确保各个部分的协调工作。
时序设计涉及到信号的传输延迟、时钟抖动、时序约束等问题。
4. 逻辑门：逻辑门是IC设计中的基本单元，用于执行逻辑操作。
常见的逻辑门有与门、或门、非门等，它们可以组合形成更复杂的逻辑电路。
二、IC设计的流程1. 规划和需求分析：在IC设计之前，需要明确设计的目标和需求，包括功能、性能、功耗等方面的要求。
这些需求将指导后续的设计过程。
2. 电路架构设计：在这一阶段，设计师需要确定电路的整体结构和模块划分。
根据需求分析，选择合适的电路拓扑，并确定模块之间的接口和通信方式。
3. 逻辑设计：逻辑设计是将电路架构转化为逻辑电路图的过程。
使用硬件描述语言（HDL）进行高级抽象描述，并进行功能验证和仿真。
4. 物理设计：物理设计将逻辑电路图转化为布局和布线信息。
包括芯片尺寸和形状的规划，元件的布局，信号线的路径规划等。
5. 验证和测试：在IC设计完成后，需要进行验证和测试以确保其满足设计要求。
常用的验证手段包括静态和动态的功能验证、时序约束验证以及功耗和可靠性测试等。
三、IC设计的常用工具和技术1. EDA工具：EDA（Electronics Design Automation）工具是IC设计中不可或缺的辅助软件。
IC设计基础第2章
埋层氧化
N-epi N+-BL P-SUB
埋层光刻1
埋层扩散
N-epi N+-BL P-SUB
外延生长
N-epi N+-BL P-SUB
氧化 P+
N-epi N+-BL P-SUB
隔离光刻2 P+
N-epi N+-BL P-SUB
P+
隔离扩散
热氧化
基区光刻3
典型的PN结隔离的掺金TTL电路工艺流程(一)
• 。
E N+
N+-BL P-SUB
B
P
C N+
P+
双极典型工艺（前、后道）
PN结隔离的掺金TTL工艺流程（前道），主要工序约40道； 管芯工序中的化学清洗、检验，以及中测后的管芯分割、粘 片、压焊、封装、测试分类、筛选、成测等后工序也须重视 ；
P-SUB
N+-BL
衬底制备
N-epi N+-BL P-SUB
混合集成电路分厚膜、薄膜2种； 1. 厚膜 IC：厚膜工艺在陶瓷基板上制作 电阻和互连线，材料是各种浆料：氧化钯-银 等电阻浆料、金或铜等金属浆料、隔离介质 的玻璃浆料；丝网印刷方法将浆料涂敷到基 板上，形成电阻或互连线图形，图形的形状、 尺寸和精度主要由丝网掩模决定，浆料印刷 后要进行干燥、烧结。 2. 薄膜 IC: 薄膜 ( 厚度小于 1mm) 工艺制 作阻容元件和互连线，主要用真空蒸发、磁 控溅射等，通常用光刻、腐蚀、激光微调等 技术实现准确的薄膜图形。
第2章 IC的基本制造工艺
• 双极型IC工艺
典型工艺 集成元件
• CMOS-IC工艺 P阱 n阱 双阱 • Bi-CMOS工艺
IC基础知识
IC基础知识IC设计基础（流程、⼯艺、版图、器件）1、我们公司的产品是集成电路，请描述⼀下你对集成电路的认识，列举⼀些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA 等的概念）。
2、FPGA和ASIC的概念，他们的区别。
答案：FPGA是可编程ASIC。
ASIC:专⽤集成电路，它是⾯向专门⽤途的电路，专门为⼀个⽤户设计和制造的。
根据⼀个⽤户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。
与门阵列等其它ASIC(Application Specific IC)相⽐，它们⼜具有设计开发周期短、设计制造成本低、开发⼯具先进、标准产品⽆需测试、质量稳定以及可实时在线检验等优点3、什么叫做OTP⽚、掩膜⽚，两者的区别何在？OTP means one time program，⼀次性编程MTP means multi time program，多次性编程OTP（One Time Program）是MCU的⼀种存储器类型MCU按其存储器类型可分为MASK(掩模)ROM、OTP(⼀次性可编程)ROM、FLASHROM等类型。
MASKROM的MCU价格便宜，但程序在出⼚时已经固化，适合程序固定不变的应⽤场合；FALSHROM的MCU程序可以反复擦写，灵活性很强，但价格较⾼，适合对价格不敏感的应⽤场合或做开发⽤途；OTP ROM的MCU价格介于前两者之间，同时⼜拥有⼀次性可编程能⼒，适合既要求⼀定灵活性，⼜要求低成本的应⽤场合，尤其是功能不断翻新、需要迅速量产的电⼦产品。
4、你知道的集成电路设计的表达⽅式有哪⼏种？数字和模拟门海门阵列FPGA ASIC CPLD5、描述你对集成电路设计流程的认识。
答案：集成电路设计的流程⼀般先要进⾏软硬件划分，将设计基本分为两部分：芯⽚硬件设计和软件协同设计。
芯⽚硬件设计包括：1．功能设计阶段。
微电子器件与IC设计基础_第2版_刘刚_陈涛_课后答案(DOC)
课后习题答案1.1 为什么经典物理无法准确描述电子的状态？在量子力学中又是用什么方法来描述的？ 解：在经典物理中，粒子和波是被区分的。
然而，电子和光子是微观粒子，具有波粒二象性。
因此，经典物理无法准确描述电子的状态。
在量子力学中，粒子具有波粒二象性，其能量和动量是通过这样一个常数来与物质波的频率ω和波矢k 建立联系的，即k n ch p h E ====υωυ 上述等式的左边描述的是粒子的能量和动量，右边描述的则是粒子波动性的频率ω和波矢k 。
1.2 量子力学中用什么来描述波函数的时空变化规律？解：波函数ψ是空间和时间的复函数。
与经典物理不同的是，它描述的不是实在的物理量的波动，而是粒子在空间的概率分布，是一种几率波。
如果用()t r ,ψ表示粒子的德布洛意波的振幅，以()()()t r t r t r ,,,2ψψψ*=表示波的强度，那么，t 时刻在r 附近的小体积元z y x ∆∆∆中检测到粒子的概率正比于()z y x t r ∆∆∆2,ψ。
1.3 试从能带的角度说明导体、半导体和绝缘体在导电性能上的差异。
解：如图1.3所示，从能带的观点来看，半导体和绝缘体都存在着禁带，绝缘体因其禁带宽度较大(6~7eV)，室温下本征激发的载流子近乎为零，所以绝缘体室温下不能导电。
半导体禁带宽度较小，只有1~2eV ，室温下已经有一定数量的电子从价带激发到导带。
所以半导体在室温下就有一定的导电能力。
而导体没有禁带，导带与价带重迭在一起，或者存在半满带，因此室温下导体就具有良好的导电能力。
1.4 为什么说本征载流子浓度与温度有关？解：本征半导体中所有载流子都来源于价带电子的本征激发。
由此产生的载流子称为本征载流子。
本征激发过程中电子和空穴是同时出现的，数量相等，i n p n ==00。
对于某一确定的半导体材料，其本征载流子浓度为kT E V C i g e N N p n n ==002式中，N C ，N V 以及Eg 都是随着温度变化的，所以，本征载流子浓度也是随着温度变化的。
微电子器件与IC设计
39
2.2.4、V-I 特性方程
PN结N区边界处少子扩散电流密度：
jp
q
pN 0
exp
qV kT
1
Dp Lp
PN结P区边界处少子扩散电流密度：
jn
q nP0
exp
qV kT
1
Dn Ln
40
第41页/共60页
通过器件的总电流为常数，且为上 两式的总和，为理想二极管方程式：
x
6
2.1.1、PN结的形成及类型
线性缓变结近似
杂 质
适用于表面杂质浓度较低、结深较
浓
深的缓变结
度
杂
ND NA aj x xj
质 浓
度
dN ( x) a j dx xxj c
第8页/共60页
ND -NA xj
αj
xj
x
x
7
2.1.1、PN结的形成及类型
突变结近似
适用于表面杂质浓度较高、结深较 浅的缓变结
J J p (xn ) Jn (xp )
Js
exp
qV kT
1
其中是Js饱和电流密度:
Js
qDp pn0 Lp
N区
杂 质
NA
浓
度
ND
xj
第5页/共60页
x
4
2.1.1、PN结的形成及类型
(2)、缓变结
N
P
杂 质
ND -NA
浓
度
xj
第6页/共60页
x
5
2.1.1、PN结的形成及类型
(3)、实际PN结近似
N
P
缓变PN结附近杂质浓度有两种近似处理
方法
微电子与IC设计第一章
1.3.2 本征载流子浓度
本征半导体（intrinsic semiconductor） ： 当半导体中的杂质远小于由热产生的电子空穴 时，此种半导体称为本征半导体。( 纯净的、未掺杂 的、没有晶格缺陷的完整的 )
34
1.3.2 本征载流子浓度 本征载流子：本征半导体中的载流子
本征激发：产生与复合
概况 由硅石 粗硅 高纯多晶硅（纯度在99.9999999 ％以上）单晶硅
13
1． 粗硅的制备 粗硅
又称工业硅或结晶硅（冶金级硅）， 纯度在95％99％。这种硅是石英砂在电炉中 用碳还原方法冶炼而成的。 反应要点：高温1600℃1800℃ 原因：SiO2(s)十2C(s)＝Si(s)十2CO(g) 粗硅中杂质多，主要有Fe、Al、C、B、P、 Cu 等，其中Fe 含量最多。可用酸洗法初步提 纯，高纯硅还需进一步提纯。
用扫描隧道显微镜观察到的硅晶体表面的原子排列
7
1.1.2 硅材料的分类
1、按形态分： 薄膜型：淀积在玻璃、钢片、铝片等廉价衬底上，所 用的硅材料很少。 体材料（块状硅）：通常以硅片形式出现 单晶硅片（晶圓）
8
2、按纯度分：
名称 合金级硅 英文缩写 AG-Si 杂质总含量 1N 主要用途 炼合金
18
1.1.4 多晶硅材料相关产业链产品
半导体硅系列产品和设备产业链
19
太阳能光伏系列产品和设备产业链
20
多晶硅副产物系列产品和设备产业链
21
1.2 半导体的形成与能带
1.2.1 原子能级与晶体能带 1、原子结合成晶体前 电子在各自的轨道上做圆周运动，每一壳层对 应相应的能量。
2、形成晶体后
非晶硅：短程有序，长程无序
微电子器件与IC设计基础_第2版_刘刚_陈涛_课后答案
课后习题答案1.1 为什么经典物理无法准确描述电子的状态？在量子力学中又是用什么方法来描述的？ 解：在经典物理中，粒子和波是被区分的。
然而，电子和光子是微观粒子，具有波粒二象性。
因此，经典物理无法准确描述电子的状态。
在量子力学中，粒子具有波粒二象性，其能量和动量是通过这样一个常数来与物质波的频率ω和波矢k 建立联系的，即 k n c h p h E ====υωυ 上述等式的左边描述的是粒子的能量和动量，右边描述的则是粒子波动性的频率ω和波矢k 。
1.2 量子力学中用什么来描述波函数的时空变化规律？解：波函数ψ是空间和时间的复函数。
与经典物理不同的是，它描述的不是实在的物理量的波动，而是粒子在空间的概率分布，是一种几率波。
如果用()t r ,ψ表示粒子的德布洛意波的振幅，以()()()t r t r t r ,,,2ψψψ*=表示波的强度，那么，t 时刻在r 附近的小体积元z y x ∆∆∆中检测到粒子的概率正比于()z y x t r ∆∆∆2,ψ。
1.3 试从能带的角度说明导体、半导体和绝缘体在导电性能上的差异。
解：如图1.3所示，从能带的观点来看，半导体和绝缘体都存在着禁带，绝缘体因其禁带宽度较大(6~7eV)，室温下本征激发的载流子近乎为零，所以绝缘体室温下不能导电。
半导体禁带宽度较小，只有1~2eV ，室温下已经有一定数量的电子从价带激发到导带。
所以半导体在室温下就有一定的导电能力。
而导体没有禁带，导带与价带重迭在一起，或者存在半满带，因此室温下导体就具有良好的导电能力。
1.4 为什么说本征载流子浓度与温度有关？解：本征半导体中所有载流子都来源于价带电子的本征激发。
由此产生的载流子称为本征载流子。
本征激发过程中电子和空穴是同时出现的，数量相等，i n p n ==00。
对于某一确定的半导体材料，其本征载流子浓度为kT E V C i g e N N p n n ==002式中，N C ，N V 以及Eg 都是随着温度变化的，所以，本征载流子浓度也是随着温度变化的。
微电子器件与IC设计基础第二版第1章习题
第一章思考题：1.1简单解释原子能级和晶体能带之间的联系和区别。
答：在孤立原子中，原子核外面的电子受到这个原子核所带正电荷的作用，按其能量的大小分布在不同的电子轨道上绕核运转。
原子中不同轨道上电子能量的大小用彼此有一定间隔的横线段组成的能级图来表示（见图1.1b）。
能级的位置越高，表示该能级上电子的能量就越大。
原子结合成晶体后，一个原子核外的电子除了受到这个原子核所带正电荷以及核外电子所带负电荷的作用以外，还要受到这个原子周围其它原子所带正负电荷的作用。
也就是说，晶体中的电子是在原子核的正电荷形成的周期性势场中作如图1.1（a）中箭头所示的共有化运动。
正因为如此，原来描述孤立原子中电子能量大小的能级就被分裂成为一系列彼此相距很近的准连续的能级，其形状好似一条条反映电子能量大小的带子，故称之为能带，见图1.1（b）。
1.2以硅为例，解释什么是施主杂质和施主能级？什么是受主杂质和受主能级？答：以硅为例，见图1.2（a），如果在单晶硅中掺入Ⅴ族元素的杂质磷（P+），磷原子()P将取代Ⅳ族的硅(Si)原子的位置而成为所谓的施主杂质。
因为磷原子外层有五个价电子，它和周围的四个硅原子形成共价键后还多出一个电子，这个多余的电子受到磷原子核的微弱束缚力而绕着该原子核做一定半径的圆周运动，它只需要吸收很小的能量（百分之几个电子伏特）就能挣脱磷原子核的束缚而成为可以在整个晶体中运动的准自由电子，原来的磷原子则成为了磷离子()+P，称之为正电中心。
从电子能量大小的观点来看，导带底能量E C表示导带中速度为零的电子所具备的能量，而没有被热（或光）激发、仍然绕磷原子核运转的电子处于束缚态，其能量应低于导带底能量C E 。
用能级图来表示，该电子所在的能级应在C E 下方并且非常靠近C E 的地方，一般用短的横线表示。
我们称这一能级为施主能级，用D E 表示。
又称能够向能带提供施主能级的杂质为施主杂质。
同样，见图1.2(b)。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
什么叫扩散电容什么叫势垒电容二者有何区别试论BJT为什么具有对微弱电信号的放大能
这种由于扩散区的电荷数量随外加电压的变化力？怎样提高BJT的电流放大系数？
所产生的电容效应，称为PN结的扩散电容。
基极电流的微小变化就可以引起集电极电流很大PN结的空间电荷区对两边的多数载流子都形成的变化，这也就是BJT具有对微弱电信号的放大势垒，这样就形成了电容效应，称为势垒电容。
能力的原因所在。
为了提高BJT的电流放大系数区别：扩散电容和势垒电容是同时存在的。
PN 可以采取以下措施：①减小基区宽度②提高注入结正偏时，扩散电容大于势垒电容；PN结反偏比；③提高少子的扩散长度④提高基区杂质浓度时，扩散电容小于势垒电容梯度，即提高 。
什么是阈值电压,影响阈值电压的因素有哪些？试述M伏安特性的分段模型影响直流特性的对于增强型MODFET而言，阈值电压就是使栅因素有哪些？
氧化层下面的半导体表面刚刚出现强反型时，见图中的AB段，这一部分称为特性曲线的可栅极相对于衬底所加的电压，而对于耗尽型变电阻区
MOSFET，阈值电压就是使栅氧化层下面的导电见图中的BC段。
这一部分称为特性曲线的饱
沟道刚刚出现夹断所对应的栅极电压。
阈值电压和区。
的大小主要由栅氧化层下面的半导体表面的掺杂影响直流特性的因素有栅源电压、漏源电压，浓度、氧化层中的电荷、金属-半导体功函数差以从器件固有参数来看有阈值电压、沟道长度、及半导体的表面状况有关。
沟道宽度、衬底掺杂浓度、载流子迁移率、氧化
层厚度、氧化层介电常数及栅区的有效面积。
导致漏源击穿的机制有哪几种？各有何特点？什么是MOSFET的跨导？怎样提高跨导？答：漏源击穿的机制主要有下面几种：沟道雪跨导分为栅跨导和衬底跨导。
栅跨导是指在漏源崩击穿，寄生NPN击穿，漏源穿通等。
沟道雪电压、衬源电压不变的情况下漏源电流随栅源电崩击穿的特点是漏、衬PN结上所加的电压上升压的变化率,衬底跨导是指在漏源电压、栅源电压到一定程度，发生雪崩时所导致的击穿；寄生不变的情况下漏源电流随衬源电压的变化率。
因NPN击穿是指NMOSFET的源、衬、漏三个区为一般使用情况下，衬、源是短路的，所以通常
在沟道长度足够短时形成寄生NPN晶体管，该所说的跨导就是指栅跨导。
晶体管满足导通条件时就会引起漏源击穿；漏要提高跨导就得减小沟道长度，增加沟道宽度，源穿通是指漏端PN结在高反压下空间电荷区选择迁移率高的材料，增加栅区的有效面积，减展宽，使得漏源之间的中性区消失时，源端PN 小氧化层厚度等等。
结注入的载流子可以直接被漏端PN结反向电场
抽取，形成强大的电流所导致的击穿。
3.4 分析基区自建电场的来源、方向、大小及作用，并在上述诸方面与空间电荷区自建电场作比较。
来源方向大小作用
基区自建电场电离施主、
受主电荷与
该区多数载
流子电荷之
间建立的电
场。
NPN管：由
空穴指向
电离受主；
PNP管：由
电离施主
指向电子。
()
()
dx
x
dN
x
N
q
kT
E
b
1
=
阻止基区的多数载
流子由高浓度区域
向低浓度区域扩
散，同时使由发射
区注入到基区的少
子除了作扩散运动
以外又增加了漂移
运动。
空间电荷区自建电场P区的电离
受主电荷与
n区的电离
施主电荷之
间建立的电
场。
由N区的电
离施主指
向P区的电
离受主。
()()()
n
s
n
D x
x
x
x
qN
x
E<
<
-
=0
ε
ε
()
()()
<
<
-
+
=x
x
x
x
qN
x
E
p
s
p
A
ε
ε
①阻止电子由N区
向P区扩散，同时
也阻止空穴由P区
向N区扩散；
②抽取P区势垒边
界的少子（电子），
同时也抽取N区势
垒边界的少子（空
穴）。
Welcome !!! 欢迎您的下载，资料仅供参考！。