数电课设电子日历

电子课程设计

——电子日历

学院：电子信息工程学院

专业、班级：

：

学号：

指导教师：任青莲

2014年12月

目录

一、设计任务与要求 (4)

1.1、设计任务 (4)

1.2、设计要求 (4)

二、系统设计 (4)

2.1、总体框图 (4)

2.2、系统方案的设计和选择 (5)

2.2.1、方案一 (5)

2.2.2、方案二 (5)

2.2.3、应用方案的具体阐述 (6)

三、选择器件 (6)

3.1、元器件清单如表1 (6)

3.2、元器件简介 (7)

3.2.1、74LS192 (7)

3.2.2、74LS160 (8)

3.2.3、逻辑门 (9)

3.2.4、数码管 (11)

四、功能模块 (12)

4.1、脉冲模块 (12)

4.1.1、CP端脉冲（1KHZ） (12)

4.1.2、计秒脉冲 (12)

21

4.2、复位电路 (15)

4.3、日计数器和星期计数器 (15)

4.4、月计数器 (17)

4.5、年计数器 (17)

五、总体电路图 (18)

5.1、仿真图 (18)

5.2、硬件电路图 (19)

六、实验困难及解决措施 (21)

6.1、逻辑门的延时问题 (21)

6.2、实现手动校正功能。 (21)

七、心得与总结 (21)

电子日历

21

一、设计任务与要求

1.1、设计任务

(1)能够显示一百年的年、月、日、星期。

（2）例如“13、12、25 7”，星期天显示数字“7”。

（3）具有手动校正年、月、日、星期的功能。

（4）不考虑闰年。

（5）可以手动复位。

1.2、设计要求

（1）熟悉集成电路的引脚安排。

（2）掌握芯片的逻辑功能及使用方法。

（3）了解电子日历的组成及工作原理。

（4）熟悉电子日历的设计与制作。

（5）熟悉multisim电子电路设计及仿真软件的应用。

二、系统设计

2.1、总体框图

由于年、月、日、星期均为循环计数，故采用计数器实现循环计数及进位。星期采用一位数码管显示的7进制（1至7）；日计数器由两位数码管组

成的31进制（0至31）计数器；月计数器为两位数码管显示的12进制（1

至12）；年由两位数码管显示的100进制（0至99）计数器，如果发生错误

可通过校正电路手动校正。星期和日计数器采用共同脉冲，两者互不影响，日计数器满31向前进位，自身自动置为01，同时月计数器加1，月计数器

满12向前进位，自身置为01，同时年计数器加1，年计数器满99自动清零。

所有电路均可以统一进行复位。

总体框图如图1所示。

21

图1 电子日历的总体框图

2.2、系统方案的设计和选择

2.2.1、方案一

只采用74LS160芯片实现计数，优点是芯片单一，成本低，工作量小，只需要了解一个芯片的功能表，缺点是，74LS160是异步清零，同步置数，这时在日计数满31需要向月计数器进位并且自身恢复到01时造成时序的错乱，当要求芯片计数到32再返回信号异步清零时，置数就会落后，数码管由31变为02再变为01，若都是用清零端那开始计数时日便会从00开始，而不是从01开始。

2.2.2、方案二

采用74LS160和74LS192共同实现循环计数。74LS192是异步清零，异步置数，这样当日计数器芯片计数到32时，返回信号同时实现清零和置数，数码管变为01，同理，对于月计数器也是如此。对于其他功能方案二都能轻松实现，且电路设计相对不太复杂。故选用方案二。

2.2.3、应用方案的具体阐述

星期、日的低位、月的低位采用74LS192循环计数，日的高位、月的高位和年都采用74LS160循环计数，星期和日计数器同脉冲，彼此不受影响，当星期满7后自动置数1。在日计数器中，当低位的74LS192满9时进位端

21

BO~输出和脉冲同段的低电位，经非门反向后送给高位的74LS160的脉冲端

CLK，高位进一，当日计数达到31时，低位置数为1，高位清零，数码管显

示01，同时传送脉冲给月计数器，同理当月计数满12时再传送脉冲给年计

数器，不断循环。同时加入了555定时器，给电路提供脉冲，而且也增加了

复位电路和手动校时电路，实现随时统一复位和单个模块的校时。

图2 应用方案系统框图

三、选择器件

3.1、元器件清单如表1

表1 元器件清单

21

2 十进制计数器74LS160 4片

3 四2输入与门74LS08 3片

4 脉冲发生器55

5 1片

5 三3输入与非门74LS10 1片

6 四2输入与非门74LS00 1片

7 六非门74LS04 1片

8 数码管7个

3.2、元器件简介

3.2.1、74LS192

74LS192为可置数的同步十进制双时钟加减计数器，如图3-1所示它具有上升沿有效的加计数时钟端UP和减计数时钟端DOWN；该计数器具有异步清零端，当清零信号CLR为高电平时，实现清零功能；该计数器还有异步置数功能，当置数信号LOAD为低电平时，实现预置数；当计数器加计数，且计数值为9时，进位端CO输出宽度等于加计数脉冲UP的低电平脉冲；当计数器减计数，且计数值为0时，借位端BO输出宽度等于减计数脉冲DONW

的低电平脉冲。执行加数功能时，减计数端DOWN接高低电平，计数脉冲由UP端输入；执行减数功能时，加数端UP接高电平，计数脉冲由减数端DOWN 输入。

74LS192的管脚图如图3所示。

图3 74LS192的管脚图

74LS192的功能表如表1所示。

表2 74LS192功能表

21