集成电路课程设计(范例)

集成电路课程设计

1.目的与任务

本课程设计是《集成电路分析与设计基础》的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运用已掌握的知识，利用相关软件，初步熟悉和掌握集成电路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。2.设计题目与要求

2.1设计题目及其性能指标要求

器件名称：含两个2-4译码器的74HC139芯片

要求电路性能指标：

（1）可驱动10个LSTTL电路（相当于15pF电容负载）；

（2）输出高电平时，|I OH|≤20μA，V OH，min=4.4V；

（3）输出底电平时，|I OL|≤4mA，V OL，man=0.4V；

（4）输出级充放电时间t r=t f ，t pd＜25ns；

（5）工作电源5V，常温工作，工作频率f work=30MHz，总功耗P max＝150mW。

2.2设计要求

1.独立完成设计74HC139芯片的全过程；

2.设计时使用的工艺及设计规则： MOSIS:mhp_n12；

3.根据所用的工艺，选取合理的模型库；

4.选用以lambda(λ)为单位的设计规则；

5.全手工、层次化设计版图；

6.达到指导书提出的设计指标要求。

3.设计方法与计算

3.174HC139芯片简介

74HC139是包含两个2线-4线译码器的高速CMOS 数字电路集成芯片，能与TTL 集成电路芯片兼容，它的管脚图如图1所示，其逻辑真值表如表1所示：

图1 74HC139芯片管脚图 表1 74HC139真值表

片选 输入

数据输出 C s A 1 A 0 Y 0 Y 1 Y 2 Y 3 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 1

×

×

1

1

1

1

计时只需分析其中一个2—4译码器即可，从真值表我们可以得出Cs 为片选端，当其为0时，芯片正常工作，当其为1时，芯片封锁。A1、A0为输入端，Y0-Y3为输出端，而且是低电平有效。 2—4译码器的逻辑表达式，如下所示：

01010A A C A A C Y s s ⋅⋅=++= 01011A A C A A C Y s s ⋅⋅=++=

01012A A C A A C Y s s ⋅⋅=++= 01013A A C A A C Y s s ⋅⋅=++=

74HC139的逻辑图如图2所示：

图2 74HC139逻辑图

3.2 电路设计

本次设计采用的是m12_20的模型库参数进行各级电路的尺寸计算，其参数如下：

NMOS: εox =3.9×8.85×10﹣12F/m μn =605.312×10﹣4㎡/Vs t ox =395×10﹣10m V tn =0.81056V

PMOS: εox =3.9×8.85×10﹣12F/m μp =219×10﹣4㎡/Vs t ox =395×10﹣10m V tp =﹣0.971428V 3.2.1 输出级电路设计

根据要求输出级电路等效电路图如图3所示，输入Vi 为前一级的输出，可认为是理想的输出，即V IL =Vss, V IH =V DD 。

图3 输出级电路

（1）输出级N管（W/L）N的计算

当输入为高电平时，输出为低电平，N管导通，且工作在线性区，而后级有较大的灌电流输入，要求|I OL|≤4mA，V OL，man=0.4V，根据NMOS管理想电流分方程分段表达式：

因此，

则，

(2) 输出级P管（W/L）P的计算

当输入为低电平时，输出为高电平，P管导通，且工作在线性区。同时要求N管和P管的充放电时间t r=t f ，分别求出这两个条件下的（W/L）P，min极限值，然后取大者。

1.以|I OH|≤20μA，V OH，min=4.4V为条件计算（W/L）P，min极限值：用PMOS

管的理想电流方程分段表达式：

因此,

则，

2.

N 管和P

管的充放电时间t r 和t f 表达式分别为

()()()⎥⎦⎤⎪⎪⎭⎫ ⎝⎛--+⎢⎣⎡--⎪⎭⎫ ⎝⎛⋅⋅=dd tn dd tn dd tn dd dd tn n n ox ox L f V V V V V V V V V W L t C t 2019ln 1

1.022με

(

)

(

)

()

⎥⎦⎤⎪⎪⎭⎫ ⎝⎛--+⎢⎢⎣

⎡--⎪⎭⎫ ⎝⎛⋅⋅=⋅dd tp

dd tp

dd tp dd dd tp p p ox ox L r V V V V V V V V V W L t C t 2019ln 11.022

με

令t r =t f 可以计算（W/l ）p,min 的值，计算过程如下：

计算得出：

则（W/L ）P =140

取其中的大值作为输出级P 管的尺寸，则（W/L ）P =140 3.2.2 部反相器中各MOS 管的尺寸计算

部基本反相器如图4所示，它的N 管和P 管尺寸依据充放电时间t r 和t f

方程来求。关键点是先求出式中C L （即负载）。

图4 部反相器

它的负载由以下三部分电容组成：①本级漏极的PN 结电容C PN ；②下级的栅电容C g ；③连线杂散电容C S 。 ① 本级漏极的PN 结电容C PN 的计算 C PN ＝C j ×（Wb ）+C jsw ×(2W+2b)

其中C j 是每um 2的结电容，C jsw 是每um 的周界电容，b 为有源区宽度，可从设计规则获取。如若最小孔为2λ×2λ，孔与多晶硅栅的最小间距为2λ，孔与有源区边界的最小间距为2，则取b ＝6λ。C j 和C jsw 可用相关公式计算，或从模型库选取，或用经验数据。其中采用的模型库参数如下所示：

25./109m F C N j -⨯= m F C N jsw /1025.510.-⨯= 24./10033.2m F C P j -⨯= m F C P jsw /10310.-⨯= 总的漏极PN 结电容应是N 管和P 管的总和，即：

注意：此处W N 和W P 都为国际单位 ② 栅电容Cg 的计算