教案MOS构成基本逻辑门电路
逻辑门电路基础知识讲解
+VCC RP
& L1
L
&
L2
+5V 270Ω
&
OC门进行线与时，外接上拉电阻RP的选择： （1）当输出高电平时，
RP不能太大。RP为最大值时要保证输出电压为VOH（min）， 由
得：
+VCC RP
&
VOH
II H &
…… ……
II H
n
m
&
II H
&
（2）当输出低电平时， RP不能太小。RP为最小值时要保证输出电压为VOL（max）， 由
1 1
33
D
A
31
T1A
T22A T22B
13
T1B
B
L
3
1
2T3
A
≥1
R3
B
(a)
(b)
L=A+B
3．与或非门
R1A
R2
R1B
1
+V CC R4
3
T2 4
1 1
33
D
A1
31
T1A
T22A T22B
13
T1B
B1LA2源自B2312T3 R3
4．集电极开路门（ OC门）
在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑， 称为线与。普通的TTL门电路不能进行线与。 为此，专门生产了一种可以进行线与的门电路——集电极开路门。
低电平噪声容限 VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V 高电平噪声容限 VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V
四、TTL与非门的带负载能力
MOS管及简单CMOS逻辑门电路原理图
MOS管及简单CMOS逻辑门电路原理图现代单片机主要是采用C MOS工艺制成的。
1、MOS管 MOS管又分为两种类型：N型和P型。
如下图所示：以N型管为例，2端为控制端，称为“栅极”；3端通常接地，称为“源极”；源极电压记作Vss，1端接正电压，称为“漏极”，漏极电压记作VDD。
要使1端与3端导通，栅极2上要加高电平。
对P型管，栅极、源极、漏极分别为5端、4端、6端。
要使4端与6端导通，栅极5要加低电平。
在CMOS工艺制成的逻辑器件或单片机中，N型管与P型管往往是成对出现的。
同时出现的这两个CMO S2、CMOS逻辑电平高速CMOS电路的电源电压VDD通常为+5V；Vss接地，是0V。
高电平视为逻辑“1”，电平值的范围为：VDD的65%～VDD（或者VDD-1.5V～VDD）低电平视作逻辑“0”，要求不超过V DD的35%或0～1.5V。
+1.5V～+3.5V应看作不确定电平。
在硬件设计中要避免出现不确定电平。
近年来，随着亚微米技术的发展，单片机的电源呈下降趋势。
低电源电压有助于降低功耗。
VDD为3.3V的CMO S器件已大量使用。
在便携式应用中，VDD为2.7V，甚至1.8V的单片机也已经出现。
将来电源电压还会继续下降，降到0.9V，但低于VDD的35%的电平视为逻辑“0”，高于VDD的65%的电平视为逻辑“1”的规律仍然是适用的。
3、非门非门（反向器）是最简单的门电路，由一对CMO S管组成。
其工作原理如下：A端为高电平时，P型管截止，N型管导通，输出端C的电平与Vss保持一致，输出低电平；A端为低电平时，P型管导通，N型管截止，输出端C的电平与VDD一致，输出高电平。
4、与非门与非门工作原理：①、A、B输入均为低电平时，1、2管导通，3、4管截止，C端电压与V DD 一致，输出高电平。
第2章.4MOS逻辑门
G
S
T1
G VIH VIL vI SD G S
VDD D T2
vO VOH VOL
T1
图2-26 饱和型NMOS反相器
工作原理
• 当输入电压vI 为高电平，且 有vI＞VT1时，T1、T2管同时 导通，输出电压vO为两个管 子的导通电阻对VDD 的分压， 即vO=VDDRDS1/(RDS1+RDS2)。 • 为了保证在T1和T2同时导通 时满足RDS1 ＜＜RDS2 ，制造 时使T1T2在结构上有不同的 宽长比，即W1/L1 ＞＞W2/L2 。 所以vI 为高电平时，vO 为低 vI 电平。
VDD
S
G
T2(P)
D D T1(N) G S 图2-32 CMOS反相器
vO
F
vI输入低电平时
由于T1的截止电阻 远比T2的导通电 阻大得多，所以 vI 电源电压差不多 A 全部降落在工作 管T1的漏源之间， 使反相器输出高 电平VOH≈VDD。
VDD
S
G
T2(P)
D D T1(N) G S 图2-32 CMOS反相器
VDD
T3 F
ቤተ መጻሕፍቲ ባይዱ
T2 T1 图2-27 NMOS与非门
B
工作原理
• 当输 入A 、B 中有 一 个为低电平时，则串 联的两个工作管T1、 T2中必有一个截止， 则使电路输出为高电 平。 A • 电路的输出与输入之 间为与非逻辑关系， 即
VDD T3 F T2
F AB
B
T1
图2-27 NMOS与非门
VDD S T2(P) D vO T1(N) F
D
G S
图2-32 CMOS反相器
工作原理
数字电路教案-阎石-第三章-逻辑门电路
第3章逻辑门电路3.1 概述逻辑门电路:用以实现基本和常用逻辑运算的电子电路。
简称门电路.用逻辑1和0 分别来表示电子电路中的高、低电平的逻辑赋值方式，称为正逻辑,目前在数字技术中，大都采用正逻辑工作；若用低、高电平来表示，则称为负逻辑。
本课程采用正逻辑。
获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态.在数字集成电路的发展过程中，同时存在着两种类型器件的发展。
一种是由三极管组成的双极型集成电路,例如晶体管-晶体管逻辑电路（简称TTL电路）及射极耦合逻辑电路（简称ECL电路）.另一种是由MOS管组成的单极型集成电路，例如N-MOS逻辑电路和互补MOS(简称COMS）逻辑电路。
3。
2 分立元件门电路3。
3.1二极管的开关特性3.2.2三极管的开关特性NPN型三极管截止、放大、饱和3种工作状态的特点工作状态截止放大饱和条件i B＝0 0＜i B＜I BS i B＞I BS工作特点偏置情况发射结反偏集电结反偏u BE〈0，u BC〈0发射结正偏集电结反偏u BE>0，u BC〈0发射结正偏集电结正偏u BE〉0，u BC〉集电极电流i C＝0 i C＝βi B i C＝I CSce间电压u CE＝V CC u CE＝V CC－i C R cu CE＝U CES＝0.3Vce间等效电阻很大，相当开关断开可变很小，相当开关闭合3.2。
3二极管门电路1、二极管与门2、二极管或门u A u B u Y D1D20V 0V 0V 5V 5V 0V 5V 5V0V4。
3V4。
3V4.3V截止截止截止导通导通截止导通导通3。
2.4三极管非门3。
2。
5组合逻辑门电路1、与非门电路2、或非门电路3.3 集成逻辑门电路一、TTL与非门1、电路结构(1）抗饱和三极管作用：使三极管工作在浅饱和状态。
因为三极管饱和越深，其工作速度越慢，为了提高工作速度，需要采用抗饱和三极管。
构成:在普通三极管的基极B和集电极C之间并接了一个肖特基二极管(简称SBD）。
3.1 MOS逻辑门电路
3逻辑门电路3.1 MOS逻辑门电路3.2TTL逻辑门电路*3.3射极耦合逻辑门电路*3.4砷化镓逻辑门电路3.5逻辑描述中的几个问题3.6逻辑门电路使用中的几个实际问题* 3.7用VerilogHDL描述逻辑门电路3.逻辑门电路教学基本要求：1.了解半导体器件的开关特性。
2.熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。
3.学会门电路逻辑功能分析方法。
4.掌握逻辑门的主要参数及在应用中的接口问题。
3.1 MOS逻辑门3.1.1数字集成电路简介3.1.2逻辑门的一般特性3.1.3MOS开关及其等效电路3.1.4CMOS反相器3.1.5CMOS逻辑门电路3.1.6CMOS漏极开路门和三态输出门电路3.1.7CMOS传输门3.1.8CMOS逻辑门电路的技术参数1 . 逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。
2. 逻辑门电路的分类二极管门电路三极管门电路 TTL 门电路MOS 门电路 PMOS 门 CMOS 门逻辑门电路分立门电路集成门电路NMOS 门 3.1.1 数字集成电路简介1.CMOS 集成电路:广泛应用于超大规模、甚大规模集成电路4000系列 74HC 74HCT 74VHC 74VHCT 速度慢与TTL 不兼容 抗干扰 功耗低74LVC 74VAUC 速度加快 与TTL 兼容 负载能力强 抗干扰 功耗低速度两倍于74HC 与TTL 兼容 负载能力强 抗干扰 功耗低低(超低)电压 速度更加快 与TTL 兼容 负载能力强 抗干扰功耗低74系列74LS 系列74AS 系列74ALS2.TTL 集成电路:广泛应用于中、大规模集成电路3.1.1 数字集成电路简介3.1.2 逻辑门电路的一般特性1. 输入和输出的高、低电平v O v I 驱动门 G 1负载门 G 2 11 输出高电平的下限值 V OH(min)输入低电平的上限值V IL(max)输入高电平的下限值V IL(min) 输出低电平的上限值 V OH(max)输出高电平+ V D D V O H ( m in )V O L ( m ax )G 1 门 v O 范围v O输出低电平输入 高电平 V I H ( m in ) V I L ( m ax )+ V D D 0 G 2 门 v I范围 输入低电平v IV NH —当前级门输出高电平的最小值时允许负向噪声电压的最大值。
数电 第五节 NMOS逻辑门电路
第七节 逻辑门的接口电路
有两个方面的接口问题需要考虑。 1. 驱动门的输出电压应在负载门所要求的输入电压范围内。
驱动门与负载门之间的逻辑电平应满足： UOH(min)≥UIH(min)，UOL(max)≤UIL(max)。
2. 驱动门为负载门提供足够大的灌电流和拉电流。 驱动门与负载门电流之间的驱动应满足： IOH(max)≥nIIH(max) ，IOL(max)≥mIIL(max) （n和m是负载电流的个数）
◈ CMOS反相器 ◈其它类型的CMOS门电路 ◈ CMOS门电路的改进型 ◈ CMOS电路的特点 ◈ CMOS门电路主要参数
CMOS反相器
柵极相连
作输入端 （一）CMOS反相器组成及原理
1. 输入低电平UIL = 0V:
U管位DU|DU的，电适GGS衬 PS两1源用2M＜|底＞管电范OU接U特ST压围T1管到性2U较的电D对D大衬路＞称(底的U，3TT～T接最N112+截导到1M低|U8止通电O电VT2S)|，。 路电U的T路1最：中高NM电O位流S。的近衬开似底启为与电零漏压源，; UDD间主U的要T2P：降NP结在M始TO1终S，的处输开于出启反高电偏电压。。平 UOH≈UDD。
接 一 上 拉 电 阻 Rx， 使 TTL门电路的输出高电平 升高至电源电压，以实现
与74HC电路的兼容。
TTL门驱动CMOS门方案一：选用具有电平偏移功能的
CMOS电路，该电路有两个电源输
2. 电源电压不同 CMOS电入源端U：DDU高CC于=5TVT、LU电D源D=U1C0CV时，输入
方OCMC案门O二ST电：5管源采的U用D外DT连接T接C路接L电M对的收。O阻输OSTR入C电TLL门直电平电，接压9 V平将与的/1要1V.求，5 。V满/3足.5VC，MO输S
半导体物理mos结构课程设计
半导体物理mos结构课程设计一、课程目标知识目标：1. 理解半导体的基本性质，掌握半导体材料的分类及特点。
2. 学习MOS（金属-氧化物-半导体）结构的原理，了解其工作方式和应用领域。
3. 掌握MOS电容的特性，了解其在集成电路中的作用。
技能目标：1. 能够运用所学知识分析半导体器件的基本原理。
2. 学会使用相关软件或仪器进行MOS结构的模拟和测试，提高实践操作能力。
3. 能够运用所学知识解决实际问题，培养创新思维和团队合作能力。
情感态度价值观目标：1. 培养学生对半导体物理的兴趣，激发学生探索科学的精神。
2. 增强学生的环保意识，认识到半导体技术在可持续发展中的重要性。
3. 培养学生的团队协作精神，提高沟通与表达能力。
课程性质：本课程为高二年级物理选修课程，以理论教学和实践操作相结合的方式进行。
学生特点：高二学生已具备一定的物理知识基础，具有较强的逻辑思维能力和动手操作能力。
教学要求：结合学生特点，注重理论与实践相结合，提高学生的实际操作能力和解决问题的能力。
通过课程学习，使学生能够达到上述课程目标，为后续相关课程打下坚实基础。
二、教学内容1. 半导体物理基础：包括半导体的基本性质、能带理论、杂质和缺陷等概念，重点讲解半导体材料的分类及特点。
教材章节：第一章《半导体物理基础》2. MOS结构原理：介绍MOS结构的组成、工作原理及其在集成电路中的应用。
教材章节：第三章《金属-氧化物-半导体（MOS）结构》3. MOS电容特性：分析MOS电容的C-V特性、阈值电压等参数，探讨其在集成电路中的作用。
教材章节：第三章《金属-氧化物-半导体（MOS）结构》4. 实践操作：利用相关软件或仪器进行MOS结构的模拟和测试，观察MOS 电容的特性，培养学生动手能力和实践操作技能。
教学安排与进度：1. 第一周：半导体物理基础（2课时）2. 第二周：MOS结构原理（2课时）3. 第三周：MOS电容特性（2课时）4. 第四周：实践操作（2课时）教学内容确保科学性和系统性，注重理论与实践相结合，通过以上教学安排，使学生全面掌握半导体物理及MOS结构的相关知识。
MOS逻辑门
逻辑门电路
3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 *3.3 射极耦合逻辑门电路 *3.4 砷化镓逻辑门电路 3.5 逻辑描述中的几个问题 3.6 逻辑门电路使用中的几个实际问题 * 3.7 用VerilogHDL描述逻辑门电路
1
3. 逻辑门电路
教学基本要求： 1、了解半导体器件的开关特性。
相当于开关“断开” 输出为低电平。 当输入为高电平时： MOS管工作在可变电阻区，
相当于开关“闭合”，
输出为低电平。 MOS管相当于一个由vGS控制的 无触点开关。
16
3.1.4 CMOS 反相器
CMOS反相器是组成CMOS数字集成系统最基本 的逻辑单元电路。由NMOS管和PMOS管组合而 成。
L A B A B
36
3.1.6 CMOS漏极开路（OD）门和三态输出门电路
1.CMOS漏极开路门 1.）CMOS漏极开路门的提出
+VDD +VDD
A
A
输出短接，在一定情况下会产 B
B
1
N1 T N2 T
生低阻通路，大电流有可能导
致器件的损毁，并且无法确定
0
输出是高电平还是低电平。
37
逻辑真值表
vi
D1
vO
vi (A)
0 1 逻辑图
vO(L)
1
L A
S1 TN
0
A
1
19
L
2. 电压传输特性和电流传输特性
用以描述CMOS反相器输出电量与输入电量 之间关系的特性曲线，称为传输特性。 输出电压vO随输入电压vI 的变化而变化的关 系曲线，叫做电压传输特性。 电源流入反相器的功耗电流 IDD与输入电压vI 之间的关系曲线，叫做电流传输特性。
教案MOS构成基本逻辑门电路
教案MOS构成基本逻辑门电路一、教学目标1.理解MOS管的基本工作原理；2.掌握MOS管构成基本逻辑门电路的方法；3.能够设计和组装MOS管构成的基本逻辑门电路；4.掌握基本逻辑门电路的真值表和运算规律。
二、教学重点1.MOS管的基本工作原理；2.MOS管构成基本逻辑门电路的方法；3.基本逻辑门电路的真值表和运算规律。
三、教学难点1.MOS管的基本工作原理；2.基本逻辑门电路的真值表和运算规律的理解。
四、教学准备1.已学习过MOS管的基本知识；2.准备好教材、实验器材和实验电路板。
五、教学步骤1.复习MOS管的基本工作原理。
2.引导学生了解MOS管构成基本逻辑门电路的方法。
-构成与门电路：将N沟道MOS管的漏极连接到电源VDD，源极接地，输入信号经过电阻连接到栅极，输出信号从漏极输出。
-构成或门电路：将P沟道MOS管的漏极连接到电源VDD，源极接地，输入信号经过电阻连接到栅极，输出信号从漏极输出。
-构成非门电路：将N沟道MOS管的漏极连接到电源VDD，源极接地，输入信号经过电阻连接到栅极，输出信号从漏极输出。
-构成与非门电路：将P沟道MOS管的漏极连接到电源VDD，源极接地，输入信号经过电阻连接到栅极，输出信号从漏极输出。
3.演示MOS管构成基本逻辑门电路的过程。
-将N沟道MOS管和P沟道MOS管按照逻辑门的要求连接到电源和地，输入信号连接到栅极，输出信号从漏极输出。
4.学生自己动手制作MOS管构成的基本逻辑门电路。
5.分组进行实验。
-组员分别负责制作不同的基本逻辑门电路。
-测试各组制作的电路是否正常工作。
6.总结基本逻辑门电路的真值表和运算规律。
-给学生阐述并总结与门电路、或门电路、非门电路和与非门电路的真值表和运算规律。
七、教学效果反馈1.学生完成实验报告。
2.学生进行课堂讨论。
-学生分享自己制作基本逻辑门电路的经验和心得。
八、教学延伸1.完成扩展实验设计。
-学生自行设计并制作其他逻辑门电路。
3-3章 逻辑门电路(MOS).
t PLH t PHL t pd 2
3.2.3 其他基本CMOS 逻辑门电路
1. CMOS 与非门
+VDD +5V
VTN = 2 V
VTP = 2 V TN1 TP1 TN2 TP2
截止 导通 截止 导通 截止 导通 导通 截止
A B
5V 0V
L
1
TP2
TP1 L
0 0 0 1 1 0 1 1
数据总线 EN DI / D0
3.3.3 CMOS逻辑门的主要参数
1．CMOS逻辑门电路的系列
（1）基本的CMOS——4000系列。 （2）高速的CMOS——74HC系列。 （3）与TTL兼容的高速CMOS——74HCT系列。 （4）与TTL兼容的新系列——BiMOS系列。 2．CMOS逻辑门电路主要参数的特点
漏极 D
参考方向
iD + B uDS 衬 开启电压 +u 底 GS UTP = - 2 V 源极 S UTP iD /mA
-1 -2 -3
截止区
iD /mA
0 -1
-10 -8 -6 -4 -2 - 3V - 4V
uDS /V
-6 -4 -2 0
可 -2 - 5V 变 恒流区 电 -3 阻 uGS = - 6V 区 -4 漏极特性
vA
A
vL
TN1
TN2
(a)电路结构
1
1 0
导通 截止 截止 导通
导通 截止 导通 截止 (b)工作原理
B vB
N输入的与非门的电路? 输入端增加有什么问题?
与非门
L AB
A B
3.2.3 其他基本CMOS 逻辑门电路
2.CMOS 或非门
教案MOS构成基本逻辑门电路
本讲重点
1.分立元件MOS逻辑门电路工作原理；
2.CMOS逻辑非门电路工作原理。
本讲难点
1.MOS管的开关特性；
2.CMOS反相器工作原理及电路的电压、电流静态和动态特性。
教学手段
本讲宜教师讲授，安排练习与学生互动，用多媒体演示为主、板书为辅。
教学步骤
教学内容
设计意图
表达方式
②工作原理
③输出特性
二. P沟道增强性MOS管的结构和工作原理
2.MOS分立元件构成非门（反相器）
→
3.分立元件二极管和MOS管构成与非及或非门
4.CMOS集成逻辑门电路
一．CMOS反相器工作原理
当NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为CMOS管。
基本电路组成与工作原理
电压传输特性和电流传输特性
此处提醒：CMOS反相器CD段两个MOS管处于恒流区且沟道相同，此时电流达到最大值。
此处强调：噪声容限在实际应用中的意义，特别是带动负载较重的情况下对电路可靠性的影响。
此处解释：CMOS静态输入特性主要是由保护电路产生的。
此处强调：输出特性不仅与带动负载能力相关，而且还要顾及芯片的功耗和噪声容限，负载太重影响电路使用寿命和降低了噪声容限，最终电路可靠性和耐用性均被降低。
用问题激发学生听课的兴趣。
3．对上述问题的逐一讲解、解答。
3.1复习MOS管结构及工作原理
3.2讲解MOS分立元件构成逻辑非门工作原理
3.3讲解MOS分立元件构成逻辑与非及或非门工作原理
3.4讲解CMOS集成逻辑门电路
3.4.1讲解CMOS反相器电路组成及工作原理
3.4.2讲解CMOS反相器电路各种特性
数字逻辑课件——MOS门电路
图2-4-4 漏极开路的CMOS门
图2-4-4所示为CD4107的一半 — 一个两输入漏极开路的 与非缓冲/驱动器，
在输出低电平UOL < 0.5V的条件下，它能吸入高达50mA 的灌电流，输出端Y的高电平也不再是VDD1，而是VDD2，因
此可实现电平转换。
13
(2) CMOS三态门
图2-4-5示出了一个低电平使能的
28
29
(3) CMOS电路使用事项
虽然CMOS电路输入端已经设置了保护电路，但由于保护二 极管和限流电阻的几何尺寸有限，它们所能承受的静态电 压和脉冲功率都有一定的限度，
当输入端电压过高或反向击穿电流过大时，会使保护电路 损坏，进而导致MOS管损坏。
输出级的电流过大也会使MOS管损坏。因此，在使用CMOS 集成电路时，还应采取一些附加的保护措施，主要方法有 以下一些：
2.4 MOS门电路
MOS电路的特点：
优点
1. 工艺简单，集成度高。 2. 是电压控制元件，静态功耗小。 3. 允许电源电压范围宽（318V）。 4. 扇出系数大，抗噪声容限大。
缺点：工作速度比TTL低 。
1
MOS反相器
UCC
负载线
ID
ui=“1”
uo
ui
ui=“0”
0
UDS
uo=“0” uo=“1”
三态非门。它是在 CMOS非门的基
础上，增加N沟道MOS管VT’N和P沟 道MOS管VT’P构成的。
当使能控制端
时，附加
管输出VT端’YN和呈V高T阻’态PE同N；时 1截止，故
当使能控制端 EN 0时，附 加管T’N和T’P同时导通，非门
处于正常工作状态， Y A
MOS逻辑门电路
CL
当VO=VOL +V DD 最不利的情况： 只有一个 OD门导通， 为保证低电平输出OD门的输 出电流不能超过允许的最大值 IOL(max)且VO=VOL(max） ，RP不 能太小。
I OL(max) = V DD VOL(max) Rp(min) I IL(total)
&
IOL（max)
相当于开关“断开” 输出为低电平。 当输入为高电平时： MOS管工作在可变电阻区，
相当于开关“闭合”，
输出为低电平。 MOS管相当于一个由vGS控制的 无触点开关。
3.1.4 CMOS 反相器
1.工作原理 VTN = 2 V +VDD
+10V T S2 P +10V 0V D2
VTP = 2 V
Rp的最大值Rp(max) ： & 1
&
…
…
Rp(max) =
V DD VIH (min) I OH(total) I IH(total)
n & 1
m &
2.三态(TSL)输出门电路
VDD
XA 0 1
0 1EN
1
0 1 & 1 0 1
TP截止 导通 截止 L 0 1
≥1
截止 TN 导通 使能EN 1 1 0 输入A 0 1 × 输出L 0 1 高阻
2.TTL 集成电路: 广泛应用于中大规模集成电路
74系列 74LS系列 74AS系列 74ALS
3.1.2 逻辑门电路的一般特性
1. 输入和输出的高、低电平 vI 1 vO
驱动门 G1 1
负载门 G2 +VDD 输入 高电平 VIH(min) VIL(max)
第3章-逻辑门电路
3 逻辑门电路MOS 逻辑门电路3.1.2 求下列情况下TTL 逻辑门的扇出数：（1）74LS 门驱动同类门；（2）74LS 门驱动74ALS 系列TTL 门。
解：首先分别求出拉电流工作时的扇出数N OH 和灌电流工作时的扇出数N OL ，两者中的最小值即为扇出数。
从附录A 可查得74LS 系列电流参数的数值为I OH =，I OL =8mA ，I IH =,I IL =；74ALS 系列输入电流参数的数值为I IH =，I IL =，其实省略了表示电流流向的符号。
（1） 根据（3.1.4）和式（）计算扇出数74LS 系列驱动同类门时，输出为高电平的扇出数0.4200.02OH OH IH I mA N I mA=== 输出为低电平的扇出数 8200.4OL OL IL I mA N I mA ===所以，74LS 系列驱动同类门时的扇出数N O 为20。
（2） 同理可计算出74LS 系列驱动74ALS 系列时，有0.4200.02OH OH IH I mA N I mA=== 8800.1OL OL IL I mA N I mA === 所以，74LS 系列驱动74ALS 系列时的扇出数N O 为20。
3.1.4 已知图题所示各MOSFET 管的T V =2V ，忽略电阻上的压降，试确定其工作状态（导通或截止）。
解：图题3.1.4（a ）和（c ）的N 沟道增强型MOS ，图题（b ）和（d ）为P 沟道增强型MOS 。
N 沟道增强型MOS 管得开启电压V T 为正。
当GS V ＜V T 时，MOS 管处于截止状态；当GS V ≥V T ，且DS v ≥（GS V —V T ）时，MOS 管处于饱和导通状态。
对于图题3.1.4（a ），GS V =5V ，DS v =5V ，可以判断该MOS 管处于饱和导通状态。
对于图题3.1.4（c ），GS V =0V ＜V T ，所以MOS 管处于截止状态。
基本逻辑关系和门电路PPT教案
第26页/共104页
逻辑表达式： Y=A B C
3. 逻辑关系：“与”逻辑
即：有“0”出“0”
，
逻辑符号全：“1”出“1”
A B C
&
Y
“与” 门逻辑状态表
A B CY
0 0 00 0 0 10 0 1 00 0 1 10 1 0 10 1 0 10 1 1 00 1 1 11
第32页/共104页
(2) 二极管“或” 门电路
第13页/共104页
16.2.3 数制转换
将N进制数按权展开，即可以转换为十进制数。
1、二进制数与八进制数的相互转 换 （1）二进制数转换为八进制数： 将二进制数由小数点开始，整数部分向左，小数
部分向右，每3位分成一组，不够3位补零，则每组二进制数便是一位八进制数。
0 0 1 1 0 1 0 1 0 . 0 1 0 ＝ (152.2)8
2 44
余数
2 22 ……… 0=K0 2 11 ……… 0=K1 2 5 ……… 1=K2 2 2 ……… 1=K3 2 1 ……… 0=K4
0 ……… 1=K5
低位 高位
0.375
×2
整数
0.750 ……… 0=K－1 0.750
×2
1.500 ……… 1=K－2 0.500
×2
1.000 ……… 1=K－3
5421 码 0000 0001 0010 0011 0100 1000 1001 1010 1011 1100 5421
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
上一讲内容回顾：
二极管与门及或门
二极管与门
二极管或门
NPN型三极管反相器电路（非门）及工作原理
二极管和三极管构成与非门及或非门
V DD
u i
u o
R D
→u u
i
A
o
Y
A
Y
电压关系表
u
I
/V u O/V
0V
DD
V
DD
真值表
1
1
A Y
3. 分立元件二极管和MOS管构成与非及或非门
4. CMOS集成逻辑门电路
一．CMOS反相器工作原理
当NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为CMOS管。
基本电路组成与工作原理
电压传输特性和电流传输特性
AB段：u I<U th(N)，T N截止、T P导通，u O=V DD、i D?0，功耗极
小。
BC段：u I>U th(N)，T N开始导通，u O略下降。
CD段：u I=0.5V DD，T N、T P均导通，u O↓→i D↑=i D(max)。
DE、EF段：与BC、AB段对应，且T N、T P的状态与之相
反，T N截止→导通；T P导通→截止。
输入端噪声容限
在保证电路输出高或低电平为规定值的条件下，前一个门的输出作为后一个门的输入，其电平的允许波动的最大范围称为输入端噪声容限。
CMOS反相器的静态输入输出特性
①输入特性
因为MOS管的栅极和衬底之间存在着以SiO2为介质的输入电容，而绝缘介质非常薄，极易被击穿，所以应采取保护措施。
以74HC输入端保护电路输入特性为例介绍
在正常的输入信号范围内，即–0.7V<v I<(V DD+0.7)V，输入电流i I ≈0。
在–0.7V~(V DD+0.7)V以外的区域，保护电路中的二极管已进入导通状态。
二极管导通时也限制了电容两端电压的增加，这非常利于提高工作速度。
注意：由于门电路输入端的的输入阻抗极高，若有静电感应会在悬空的输入端产生不定的电位，故CMOS门电路的输入端不允许悬空。
②输出特性
输出低电平V OL时
输出高电平V OH时
考虑到芯片功耗发热等因素74HC系列CMOS门最大输出电流±4mA。
CMOS反相器的动态特性
①传输延迟时间
②交流噪声容限
噪声电压作用时间越短、电源电压越高，交流噪声容限越大。
③动态功耗
反相器从一种稳定状态突然变到另一种稳定状态的过程中，将产生附加的功耗，即为动态功耗。
PMOS、NMOS同时导通所消耗的瞬时导通功耗P T
负载电容充放电所消耗的功率P C
结论：为减小功耗需要减小C L、V DD和f，特别是需要减小V DD。
与动态功耗相比，静态时总有一个管子处于夹断状态，故功耗极小，可忽略不计。