数电期中考试试卷
数字电子技术期中考试试卷
一、判断题（10分）1、若1AC =+C B ，则A+B ＝12、若A+B ＝A+C ，则B ＝C3、=⊕⊕C B A A ⊙B ⊙C4、n 个变量可组成2n 个最小项，对于变量的任意一组取值必有1=⋅j i m m （i ≠ j ）5、一个最简的逻辑式，实现的器件不一定是最少的6、一个输入端的与非门和一个输入端的或非门的功能是相同的7、一般TTL 门电路的输出端可以直接相连，实现线与8、欲将异或门作反相器使用，多余输入端直接接高电平9、并行加法器采用超前进位的目的是简化电路结构。
10、组合逻辑电路中的竞争冒险现象是由于输入信号经不同路径到达输出端的时延不同而引起的。
二、填空题（20分）1、十进制数5.625化为十六进制为 ，二进制数为 八进制数为2、二进制1011000化为8421BCD 码为 ，余3码为3、逻辑代数的三条重要规则是指＿＿＿＿ 、＿＿＿＿和＿＿＿＿4、AB+A C+BC=AB+A C 的对偶式为 。
5、逻辑函数F=A +B+C D 的反函数F =6、集电极开路门的英文缩写为 门，工作时必须外加 和 。
7、在TTL 三态门、OC 门、与非门和异或门电路中，能实现线与功能的门电路有＿＿＿＿、＿＿＿＿8、TTL 与非门的灌电流负载发生在输出 电平情况下，负载电流越大，则输出电平越9、消除竟争冒险的方法有 、 、 等三、化简（每小题5分）1、用代数化简（1）C B A C B A C B A Y ++= （2）ABC CD C A D AC Y +++=2、用卡诺图化简（1）D C B A C B A D C B A C B A AC Y ++++= （2）C B B A B A ABC Y ++++=四、设计一个数值比较器，该电路输入端接收两个二位二进制数A(A=A 2A 1)和B(B=B 2B 1) ,当A>B 时，输出Z 为1，否则Z 为0。
（10分）五、用门电路设计一个代码转换电路，将8421BCD 码转换为余3码，写出逻辑表达式，不必画出电路图。
电子信息工程数字电子技术专业第一学期期中考试题试卷及答案
XXX 学年第一学期期中考试试卷专业： 电子信息工程 课程：数字电子技术 年级：XX 级一、单项选择题（本大题共10小题，每小题1分，共10分）在每小题列出的四个备用选项中只有一个符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
1、逻辑函数F （A,B,C,D ）=∑m （0,2，6，7，8，10，14,15）化简为最简“与或”表达式为： [ B ]。
A.F CDBC ; B.FBD BC ; C.FCDBC ; D.FCDBC ;2、逻辑函数F （A,B,C ）=A ⊙C 的最小项标准式为： [ D ]。
A.F=∑m （0，2，6，7）；B.F=∑m （0，2，7）；C.F=∑m （1，3，6）；D.F=∑m(0，2，5，7)； 3、四变量函数F(A,B,C,D)的最小项m 12为：[ A ]。
A. ABC D ； B.A BC D ；C. ABC D ；D.AB C D ；4、已知逻辑变量A 、B 、F 的波形图如图1所示，则F 与A 、B 的逻辑关系是： [ C ]。
学号_____________ 班级___________ 姓名________ 考场号____ 座位号____- - - -- - - - -- - - - -- - - - - - - -- - - -- -- -密 ○- - - - - - - - - - - - - - -- - - -- -- - -封 ○- - - - - - - - - - - - -- - - --- - - -- -线 ○- - - - - - - - - - -- - - - -- - - - -- - - -- - - --A BF图1。
A. F=AB ；B. F=A ⊕B ；C. F=A ⊙B ；D. F=A+B ；5、逻辑函数F=AB+A C+B C+B CDEG 的最简与或式为： [ D]； A. AB+D ； B. A C+B ；C. A C+B ；D. AB+C ；6、函数F(A,B,C)=AB+BC+AC 的最小项表达式为： [ B ]； A. F(A,B,C)=∑m （0，2，4）； B. F(A,B,C)=∑m （3，5，6，7）； C. F(A,B,C)=∑m （0，2，3，4）； D. F(A,B,C)=∑m （2，4，6，7）；7、8线—3线优先编码器的输入为I 0～I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是： [ C ]。
数电期中考试答案+试卷
数字电子技术期中考试题一、填写下列空格（每小题2分，共10分） 1、()()()8421459111001011010010011001D B BCD ==2、()()()101011432B D H B ==3、()11 1...1⊕⊕=（共2003个1异或）4、共阴极显示器件，译码器输出()高电平有效；共阳极显示器件，译码器输出()低电平有效。
5、要区别24个不同的信号，需要()5位二进制代码；区别64个信号，需要()6位二进制代码。
二、用逻辑代数的基本公式和常用公式证明下列各等式。
（每小题5分，共10分。
） 1、()()A BC A B A C +=++证明：()()=(1)A B A C A BC AB ACA B C BCA BC +++++=+++=+ （得证）。
2、()AB C B ABC ABC ABC +=++证明：()A B ()()()()A B C BB C B A C A B C A B C A B C A B CB CB AC C B A C +=+=+++=+=+=+∴ 吸收率左边等于右边三、用卡诺图化简，并写出下列各函数的最简与或式。
（每小题10分，共20分。
）1、()(),,,1,2,6,7,8,9,10,13,14,15F A B C D m =∑(),,,F A B C D BC CD BCD ABC BCD ∴=++++2、()()(),,,5,6,8,100,1,2,13,14,15F A B C D m d =+∑∑(),,,F A B C D CD BCD BD =++四、根据要求设计电路。
（每小题10分，共20分）1、设计一个举重比赛裁判控制电路：举重比赛有三位裁判，一位是主裁判A ，另两位是副裁判B 和C ，运动员一次举重是否成功，由裁判员各自按动面前的按钮决定，只有两人以上，且其中必须有主裁判判定为成功时，表示成功的指示灯L 才会点亮。
要求列出真值表，写出表达式，化简并画出电路图。
中山大学数字电路期中测试试题及答案
中山大学本科生期中考试考试科目：《数字电子技术》（A 卷）学年学期：2020学年第2学期 姓 名： 学 院/系：电子与通信工程学院 学 号： 考试方式：闭卷/开卷年级专业：考试时长：90分钟班 别：警示 “考试作弊者，不授予学士学位。
”------------以下为试题区域，共4道大题，总分100分,考生请在答题纸上作答------------一、填空题（共 11 小题，每小题 2 分，共 22 分）1、串行和并行输出6位需要花费的时间间隔分别为 和2、将十进制359转换为BCD 码：将二进制数1001010转换成格雷码： 3、将BCD 码相加：00010110+00010101=4、把-68以反码和补码的形式表示成8位数分别为 和5、化简（使用狄摩根定律）AB(CD+EF)(AB+CD):6、把[()]A B AC B B C D +++转换成乘积项之和的形式：7、移位寄存器的两种基本功能分别是 和 。
8、下面电路的输出表达式为：9、有A、B、C三个信号输入，如果这三个输入信号中出现奇数个1时，输出信号X=1，否则输出为0，则输出逻辑表达式X=10、一个7段译码器/驱动器的显示如下图所示。
如果图中所示波形加在芯片的输入，则显示器显示的数字的顺序为11、如图所示，下面的串行数据通过与门加在触发器上。
假设Q初始为0，每个位时间都有一个时钟脉冲，并且PRE和CLR都是高电平，最右边的位首先输入。
则输出Q上所得的串行数据为J1：1010011 J2：0111010 J3：1111000K1：0001110 K1：1101100 K1：1010101二、单选题（共11 小题，每小题 2 分，共22 分）1、表示任意两位无符号十进制数需要（）位二进制数。
A.6B.7C.8D.92、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是（）。
A. 与门B. 与非门C. 或非门D. 异或门3、逻辑函数F1、F2、F3的卡诺图如下图所示，他们之间的逻辑关系是（）。
数电考试卷及答案（共4套）
数电考试卷及答案（共4套）XX⼤学信息院《数字电⼦技术基础》期终考试试题（110分钟）(第⼀套)⼀、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输⼊数字量10000000为5v。
若只有最低位为⾼电平，则输出电压为（）v；当输⼊为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器⽽⾔，（）的抗⼲扰能⼒强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相⽐，GAL器件有可编程的输出结构，它是通过对（）进⾏编程设定其（）的⼯作模式来实现的，⽽且由于采⽤了（）的⼯艺结构，可以重复编程，使它的通⽤性很好，使⽤更为⽅便灵活。
⼆、根据要求作题：（共15分）1．1．将逻辑函数P=AB+AC写成与或⾮型表达式，并⽤集电极开路门来实现。
2．2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所⽰电路，写出F1、F2的逻辑表达式，说明电路的逻辑功能。
图中所⽤器件是8选1数据选择器74LS151。
（10分）四、设计⼀位⼗进制数的四舍五⼊电路（采⽤8421BCD码）。
要求只设定⼀个输出，并画出⽤最简与⾮门实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图5（a）(b)所⽰，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、⽤T触发器和异或门构成的某种电路如图6（a）所⽰，在⽰波器上观察到波形如图6(b)所⽰。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、电路如图7所⽰，其中RA=RB=10kΩ,C=0.1µf，试问：1．在Uk为⾼电平期间，由555定时器构成的是什么电路，其输出U0的频率f0=? 2．分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动⽅程和状态⽅程，列出状态转换表，画出完整的状态转换图；3．设Q3、Q2、Q1的初态为000，Uk所加正脉冲的宽度为Tw=6/f0，脉冲过后Q3、Q2、Q1将保持在哪个状态？（共15分）⼋、图8所⽰是16*4位ROM和同步⼗六进制加法计数器74LS161组成的脉冲分频电路。
数电期中考试试题和答案
数电期中测试题 参考答案系别 班级 学号一、单项选择题(本大题共7小题，每小题2分，共14分)在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号。
错选、多选或未选均无分。
1.十进制数25用8421BCD 码表示为（B ）A.10101B.0010 0101C.100101D.110012.函数B A ABC ABC F //++=的最简与或式是（D ）A.F=A+BB.//C A F +=C.F=B+CD.F=B3.若将一个同或门（输入端为A,B ）当作反相器使用，则A 、B 端应（C ）A.A 或B 中有一个接1；B.A 和B 并联使用；C. A 或B 中有一个接0；D.同或门无法转换为反相器4.符合下面真值表的门电路是（C ）A.与门B.或门C.同或门D.异或门 5.下列代码属于8421BCD 码的是（C ）A.1010B.1100C.0111D.1101 6.最小项''A BC D 的逻辑相邻最小项是（B ）A ．''AB CD B ．'''A BCD C ．'ABCD D ．'AB CD 7.函数F=AB+BC ，使F=1的输入ABC 组合为(D)A ．ABC=000B ．ABC=010C ．ABC=101D ．ABC=110二、填空题(本大题共10小题，每小题2分，共20分) 请在每小题的空格中填上正确答案。
错填、不填均无分。
1．基本逻辑运算有_______、 、 3种。
与、或、非 2．描述逻辑函数各个变量取值组合和函数值对应关系的表格叫_真值表。
3．函数Y=AB+AC的最小项之和表达式为________。
（ABC ABC C AB Y ++=//）4．3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=001时，输出/0/7~Y Y =______。
111111015．能够将1个输入数据，根据需要传送到m 个输出端的任何一个输出端的电路叫_______。
数字电路—期中复习
一、判断题（）1．在数字逻辑电路中，信号只有高、低电平两种取值。
（）2．负逻辑规定：逻辑1代表低电平，逻辑0代表高电平。
（）3．在非门电路中，输入为高电平时，输出则为低电平。
（）4．与运算中，输入信号与输出信号的关系是“有1出1，全0出0”。
（）5．组合逻辑电路的特点是具有记忆能力。
（）6．逻辑变量的取值中，1比0大。
（）7．设逻辑表达式A+B=B+C，则A=C。
（）8．由3个开关并联起来控制1只电灯时，电灯的亮与不亮同3个开关的闭合或断开之间的对应关系属于“与”的逻辑关系。
（）9．与非门的逻辑功能是“全0出1，有1出0”。
（）10．异或门是判断两个输入信号是否相同的门电路，两输入状态相异则输出为0。
（）11．二进制数化为十进制数是应用“除2取余倒记法”获得的。
二、填空题1．基本逻辑门电路有与门、、。
2．在数字电路中，正逻辑用高电平表示逻辑________________。
3．如果逻辑型变量A=1，B=1，C=1，则逻辑表达式A B+BC+A C=_________。
4．异或门的逻辑功能是_____________________，_______________________。
5．逻辑变量的取值有种，即、__________。
6．与或非门的逻辑表达式为_______________________，它所实现的逻辑功能为_________________________________。
7．组合逻辑电路的分析方法和步骤为：（1）由逻辑电路图写出________________；（2）________________；（3）列出________________；（4）最后分析电路的功能。
8．组合逻辑电路的设计方法和步骤为：（1）根据实际问题的逻辑功能，列出__________；（2）写出__________，（3）化简逻辑函数表达式；（4）根据表达式________________。
三、选择题1．逻辑函数式_______________________CBAABCF+++=的逻辑值为（）A ABCB 0C 1D ABC 2．如图1所示的电路为（）门电路。
数电期中考试试卷答案
1、逻辑代数基础（15分，每题5分）（1CBACBACBAY++=（2）用卡诺图化简法将下列函数化为最简与或形式。
DCBCCABAY++++=DCBAY++=（3）将下列各函数式化为最小项之和的形式。
CBACBCAY++=CBAABCCBABCAY+++=2 逻辑门电路（10分，每题2分）（1）．电路如图（a），（b）所示，设开关闭合为1、断开为0；灯亮为1、灯灭为0。
F对开关A、B、CF1F2(a)(b)Ａ．C AB F =1 )(2B A C F += Ｂ．C AB F =1 )(2B A C F +=Ｃ． C B A F =2 )(2B A C F += （２）．某TTL 反相器的主要参数为I IH ＝20μA ；I IL ＝1.4ｍA ；I OH ＝400μA ； I OL ＝14ｍA ，带同样的门数（ ）。
Ａ．２０ Ｂ．２００ Ｃ．１０ Ｄ．１００ （３）在TTL 门电路的一个输入端与地之间开路，则相当于在该输入端输入（ ）。
A ．高阻态B ．高电平C ．低电平 （４）．在 正 逻 辑 条 件 下， 如 图 所 示 逻 辑 电 路 为( ) 。
A ．“ 与 ” 门 B ．“ 或” 门 C ．“ 非” 门D ．“ 与非” 门ABF（5）．CMOS 门 电 路 的 扇 出 系 数 比 TTL 门 电 路( )。
(a) 小 得 多 (b) 小 (c) 大 得 多 １．Ａ ２．Ｃ ３．Ｂ ４．Ａ 5．Ｃ3、组合逻辑电路（40分，每题10分）(1) 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。
水箱中设置了3个水位检测元件A 、B 、C 。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。
数电期中期末测试题
数字电子技术期终试卷1
一、完成下面各数制之间的转换。
(10分)
(1) (185)10＝( )16 (2) (101)10＝( )2
(3) (5A、E)16＝( )10 (4) (3128)10＝( )8421BCD
(5) (6B9C、44)16＝( )8
二、利用卡诺图法化简下列函数。
(14分)
(1) F1(A,B,C,D)=Σm(5,6,8,10)+Σd(0,1,2,13,14,15)
(2) F2(A,B,C)=A B+AC +B C
三、一检码电路输入为8421BCD码，当输入变量DCBA的数值为质数时，要求电路输出F为高电平。
试设计该电路。
（15分）
（1）列出电路真值表；
（2）求出最简与或式；
(3)用与非门实现此电路。
四、分析下图电路为几进制计数器？画出电路的状态转换图。
(15)
五、试用D触发器设计CP上升沿触发的模6同步减计数器。
（16分）
六、二极管ROM电路如下图所示，已知A1A0取值为00,01,10,11时，地址译码器输出W0~W3分别出现高电平。
根据电路结构，说明内存单元0~3中的内容是什么?（15分）
七、将4片256⨯8为的RAM扩展成一个1024⨯8位的RAM 。
（15分）。
数电期中考试卷
１一、单选题(每题1分，共10分)1. JK 触发器在CP 脉冲作用下，欲使 n+1n Q =Q , 则对输入信号描述不正确的是A 、J =K =1B 、J =Q ，K =QC 、J =Q ， K =QD 、J =Q ，K =12. 由与非门构成的基本RS 触发器的输入端为R 、S ，则其约束条件为 。
A 、RS=0 B 、R+S=1 C 、RS=1 D 、R+S=03. 在组合逻辑电路的常用设计方法中，可以用 来表示逻辑函数。
A 、真值表 B 、状态表 C 、状态图 D 、特性方程4. 题目：如下图所示电路中，CP 脉冲的频率为4KHZ ，则输出端Q 的频率为 。
A 、 1 kHZ B 、 2 kHZ C 、 4 kHZ D 、 8 Khz5. 如下图电路，设现态Q1Q2=10，经三个脉冲作用后，Q1Q2的状态应为 。
A ．10B ．00C ．11D ．016. 同或逻辑对应的逻辑图是 。
ABC D7. 下列关于n 变量最小项“相邻性” 描述正确的是 。
A 、两个最小项只有一个因子不同B 、两个最小项只有一个因子相同C 、两个最小项没有一个因子不同D 、两个最小项所有的因子都不同 8. 在下列电路中，只有 属于组合逻辑电路。
A 、触发器 B 、计数器 C 、数据选择器 D 、寄存器9. 一个32路数据选择器，其地址输入（选择控制输入）端有 。
A 、2个 B 、3个 C 、4个 D 、5个10. 函数Y =AB+BC +AC 与AC BC AB Y ∙∙= 。
A 、相等 B、互为反函数C 、互为对偶式D 、答案都不正确二、填空题(每题1分)1、将每组输入的二进制代码译成对应的输出高、低电平信号的逻辑电路叫( )。
2、将二进制数（1101001．01101）2转换成十进制数是( )，转换成十六进制数是( )。
3、由1⊕1⊕1结果为（）、由1⊕1⊕1⊕1的结果是（），由此可知奇数个“1”异或起来结果为（），偶数个“1”异或结果是（）。
电子技术数字电路期中考试试卷
高三月考电子试题一、填空题1 . 逻辑函数L= + A+ B+ C +D =（）。
2 . 用4个触发器可以存储（）位二进制数3．十进制数 34 的等值二进制数为（）2；十进制数 98 的 8421BCD 码为（） 8421BCD 。
4. 一个 JK 触发器有（）个稳态，它可存储（）位二进制5. 常用逻辑门电路的真值表如表1所示，则 F 1 、 F 2 、F 3 分别属于何种常用逻辑门。
表 1A B F 1 F 2 F 30 0 1 1 00 1 0 1 11 0 0 1 11 1 1 0 1F 1（）；F 2（）；F 3（）。
6、太阳出来和月亮出来的逻辑关系是（）7.与非门的逻辑函数表达式为（），逻辑功能为（）。
8、编码就是（）。
9、触发器具备（）种稳定状态，即（）状态、（）状态。
10、一个触发器可以寄存（）位二进制数码，若要寄存N 位二进制数码至少需要（）个触发器。
二、选择题1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
2.下列几种TTL电路中，输出端可实现线与功能的电路（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.请判断以下哪个电路不是时序逻辑电路（）。
A、计数器B、寄存器C、译码器D、触发器5、已知逻辑函数与其相等的函数为（）。
A、 B、C、D、6、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16 7、 TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为 A 2 A 1 A 0 =101 时，输出：为（）。
A . 00100000 B. 11011111C.11110111D. 000001008、属于组合逻辑电路的部件是（）。
《数字电路》期中考试试卷
《数字电路》期中考试试卷一、填空题（每空1分，共20分）1、(、101)2=10=8421BCD2、一个 JK 触发器有个稳态，它可存储位二进制数。
3、三态门的输出状态有、、三种状态。
4、对160个符号进行二进制编码，则至少需要位二进制数。
5、A=(-59)10，A的原码是，补码是。
6、使用与非门时多余的输入端应接电平，或非门多余的输入端应接电平。
7、触发器有个稳态，存储8位二进制信息要个触发器。
8、3线—8线译码器有条输入线，条输出线。
9、组合逻辑电路的冒险有型冒险和型冒险。
10、对于JK触发器的两个输入端，当输入信号相反时构成触发器，当输入信号相同时构成触发器。
二、选择题（每题2分，共20分）1．和逻辑式相等的式子是( )A．AC+B B． BC C．B D．2．32位输入的二进制编码器，其输出端有( )位。
A、256B、128C、4D、53．4个边沿JK触发器,可以存储( )位二进制数A．4B．8C．164．三极管作为开关时工作区域是( )A．饱和区+放大区B．击穿区+截止区 C．放大区+击穿区D．饱和区+截止区5、在四变量卡诺图中，逻辑上不相邻的一组最小项为：（） A．m1 与m3 B．m4 与m6 C．m5 与m13D．m2 与m86．L=AB+C 的对偶式为：（）A 、 A+BCB 、 (A+B)C C 、 A+B+CD、 ABC7．逻辑函数F(A,B,C)= AB+B C+AC的最小项标准式为（）。
A．F(A,B,C)=∑m(0,2,4)B．F(A,B,C)=∑m(1,5,6,7)C．F(A,B,C)=∑m (0,2,3,4)D．F(A,B,C)=∑m(3,4,6,7)8．逻辑电路如图1所示，其逻辑功能相当于一个（）。
A．“与”非门B．“导或”门C．“与或非”门图19．三输入、八输出译码器，对任一组输入值其有效输出个数为（）。
A．3个B．8个 C．1个D．11个10、逻辑函数F==( )。
数字电路期中考试试卷
数字电路期中考试试卷 A 卷一、填空（每题2分，共16分）1. 如图1所示，A=0时，Y= ；A=1，B=0时，Y= ；2. C A AB Y +=，Y 的最简与或式为 ；3. TTL 门电路输出高电平为 V ，阈值电压为 V ；4. 如图2所示为TTL 的TSL 门电路，EN=0时，Y 为 ，EN=1时，Y= ；5. 触发器按逻辑功能可分为RSF 、JKF 、 、 和DF ；6. 四位二进制减法计数器的初始状态为0011，四个CP 脉冲后它的状态为 ；7. 数字系统按组成方式可分为 、 两种； 8. 组合逻辑电路产生竞争冒险的内因是 ；二、选择题（每题2分，共24分） 1.逻辑函数F=)(B A A ⊕⊕ = 。
A. BB. AC. B A ⊕D. B A ⊕2.一个16选一的数据选择器，其地址输入（选择控制输入）端有 个。
A.1B.2C.4D.163．用三线-八线译码器74LS 138实现原码输出的8路数据分配器，应 。
A.A ST =1，B ST =D ，C ST =0 B. A ST =1，B ST =D ，C ST =D C.A ST =1，BST =0，CST =D D.A ST =D ，BST =0，CST =04．四选一数据选择器的数据输出Y 与数据输入X i 和地址码Ai之间的逻辑表达式为Y= 。
A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 015．在下列触发器中，有约束条件的是 。
A.主从J K F/FB.主从 D F/FC.同步RS F /FD.边沿 D F/F6．对于T 触发器，若原态Q n =1，欲使新态Q n +1=1，应使输入T = 。
A.0B.1C.QD.Q7．为实现将J K 触发器转换为D 触发器，应使 。
A.J=D,K=DB. K =D ,J=DC.J=K=DD.J=K=D8．8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。
期中考试卷(数字电路基础)
数字电路基础期中考试试卷一、填空题1．在数字逻辑电路中，基本的逻辑门是、、 3 种。
2．三态门的输出端可以输出、、三种状态。
3．与门的逻辑功能是或门的逻辑功能是非门的逻辑功能是。
4．正逻辑规定高电平用表示，低电平用表示；而负逻辑体制规定高电平用表示，低电平用表示。
5．常用数制值有进制、进制、进制6．把二进制数码0 和 1 按一定的规律编排成一组组代码，并使每组代码具有一定的含义（如代表某个十进制数），这就叫做。
7．逻辑函数的化简方法主要有化简法和化简法8．按照逻辑功能的不同数字电路可以分成两大类：。
9． 43 Ｄ＝Ｂ＝Ｈ10．二进制只有和两个数码，进位规律是；十进制有个数码，进位规律是。
11．常用的译码器有、和二线—十线译码器。
、二、选择题1．符合“或”逻辑关系的表达式是（）A、1+1=2B、1+1=10 C 、1+1=1 2．“与非门”输入和输出的逻辑关系是（）A．有 1 出 1，全0 出0 B．有 0 出 1，全 1 出0C .相同出 1，不同出 0 D、不同出 1，相同出0 和5、“或非门”的逻辑函数式 Y=+B。
（）3．能实现“有 0 出0，全 1 出1”逻辑功能的是（）A、与门B、或门 C 非门4．晶体二极管作为开关器件使用，它的工作状态是（）A、截止状态B、开关状态 C 饱和状态5．能使逻辑函数AB= 1 的变量A、 B 的取值组合有（）A、00B、01C、11D、106、下列表达式中（）是不对的。
A .Aּ 0=A B.A+0=A C. Aּ A=2A D.A+A=07.十进制数29 换算为二进制为（）。
A．11101 B、11001 C、10011 D、101118、AB+B=（）。
A、AB、B+AC、0D、B9、=（）。
A、 A B CB、B+A+C C 、0 D、10、优先编码器同时有两个输入信号时，是按（）的输入信号编码的。
A、高电平B、低电平 C 、优先级别 D、无法编码三、判断题1、二进制只有 0 和 1 两个数码，进位规则“逢二进一”。
《数字电路》期终考试试卷
《数字电路》期终考试试卷2．在数字电路中，用来存放二进制数据或代码的电路称为__________。
3．在数字电路中，产生脉冲的方法主要有两种：一种是利用各种形式的直接产生，一种是通过将其他波形变换成所需的矩形脉冲波形。
4．若一个逻辑电路在任何时刻产生的输出信号不仅与该时刻的输入信号有关，而且还与电路原来的状态有关，则称该电路为___________。
5．施密特触发器有两个不同的触发电平，存在 __ 。
二、选择题（每小题5分，共20分）1．（126）8=( )10A (86)10B (85) 10C (87) 10D (84)102. (219) 10=( )16A (DB) 16B (DA) 16C (DC) 16D (DD) 163.用555定时器构成的多谐振荡器，输出矩形脉冲的周期是：A T=0.7(R1+2R2)CB T=0.7(R1+R2)C C T=0.7(2R1+R2)CD T=0.7(2R1-R2)C4.单稳态触发器的暂稳态持续时间t w=A t w=0.7RCB t w=0.6RC C t w=0.5RCD t w=0.4RC三、计算题（每小题10分，共60分）1.已知逻辑函数表达式为F=AB+A B，画出对应的逻辑图2.采用卡诺图化简逻辑函数 F=∑m(1,7,8)+∑d(3,5,9,10,12,14,15)3.分析如图所示电路的逻辑功能4.对负边沿JK触发器加输入信号CP、J、K，波形如下图所示。
试画出输出端Q的波形，设初态Q n=05.试写出该时序电路的驱动方程、状态方程、输出方程。
6.试用4选1数据选择器实现组合逻辑函数L（A、B、C）=A B C+A B C+AB。
数电期中题目
一一
(2)F2=ABC+ACD+ABCD+ABC
一一 一一 一 一
F2=BD+BC+ACD
16、化简下列逻辑函数为最简与或函数式：
一
一
一
一
（1）F1=XYZ+XY+XYZ （2）F2=BCD+AC+AB+BCD
一一
一
一
（3）F3=ABC+ABC+ABC+ABC
解：（1）
F1 (7,5,4,6) X
31、试用 138 译码器构成一位全减器。 解：设 Ai 为被减数，Bi 为减数，Ci 为低位借位，Ci +1 为本 位借位，Di 为差。 1）列真值表
2）写出最小项表达式并进行转换
Di m1 m2 m4 m7 m1 • m2 • m4 • m7 Y1 •Y2 •Y4 •Y7
C i Y1 •Y2 •Y3 •Y7
F=D
5
0101 1
6
01 10 11 00 ×0
7 无 01 10 11 11 ×1
8 关 11 01 00 00 ×0
9 项 11 01 00 11 ×1
1110 ×
1111 ×
F = AD+BCD
//1，（1995）D=（ ）H =（
）B
//（1995）D=（7CB）H =（11111001011）B
3）画出一位减法器的逻辑图
T1 ABC ABC ABC
T2 ABC ABC ABC
32、求最简与或函数式并用与非门实现，画出逻辑图。 F(A,B,C,D)=∑m(0,2,3,6,7,8,14,15)
解:
33、根据真值表写出函数 T1 和 T2 的与或表达式和与非表达 式。 解：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1、请用74161和数据选择器74151设计一个序列码发生器，使它能输出序列码1001，0010，111。
基于逻辑符号画出基本连线图？（6分）
2、试用集成译码器74LS138和基本门实现1位全加器，画出电路连线图，并通过
仿真验证其功能。
2.试用两片数据选择器74151实现1位全加器电路，画出电路连线图，并通过仿真验证其功能。
MULTIPLEXER
GN
C B A
D5D0D1D4D3D2D6D7Y WN
74151
inst2
3. 用7485如何实现5位数据比较？0123401234B
B B B B A A A A A 和
4. 试用74183实现2位串行进位的全加器，画出原理图。
5、由十进制计数器74160及门电路设计模为35的计数器。
要求画出原理图、状态转换图。
6. 由四位二进制计数器74161及门电路组成的时序电路如图所示。
要求画出状态转换图，
并说明电路为几进制计数器。
7.请用74163采用反馈置数法实现初态为1001 的25 进制(M=25)的计数器，要求：列出状态转移关系（按照QDQCQBQA 排列），基于逻辑符号画出基本连线图？
COUNTER
C B A ENT
D CLRN CLK
ENP
LDN QA QB QC QD RCO
74163
inst1
8、设计按键识别电路：有序号为0-7的八个按键，当某一按键被按下时有一位数码管（共阳极）显示该按键的序号，没有按键按下时数码管灭。
（提示：编码器、4-7段译码器、逻辑门）（10分）
9、什么是电平触发？什么是边沿触发？基本RS 触发器的约束条件是什么？同步RS 触发器、的缺点是什么？主从JK 触发器的优点是什么？
10、用边沿D 触发器7474实现4分频，基于逻辑符号画出基本连线图？
D FLIP-FLOPS
2D
2PRN
1CLK
1D
1PRN
2CLK
2CLRN 1CLRN
1QN 2Q 2QN 1Q 7474
inst3
11、由四位二进制计数器74161及门电路设计模为35的计数器。
要求画出原理图及状态转换图。
COUNTER
CLRN
CLK
ENP LDN A D ENT B C QD QC QB QA RCO
74161
inst
12、请用74161采用反馈复位法（又称反馈清零法）实现9进制(M=9)的计数器，要求：列
出状态转移关系（按照QDQCQBQA 排列），基于逻辑符号画出基本连线图？ 13、用卡诺图化简下列函数表达式，求得最简与或表达式 1）∑=m
D C B A Y )14,12,10,8,6,4,0(),,,( 2）∑
=m
D C B A Y )11,10,8,4,3,2,0(),,,( 3）∑=m
D C B A Y )10,9,8,6,4,1,0(),,,( 4）∑
=
m
D C B A Y )10,9,4,3,2,1,0(),,,(
14、改错。
下面的表达式和电路是否一致，错的，请改正。
1）B A Y +=
2）AB Y =
3)AB Y =
4)CD AB Y +=
15、简答题：什么是P 型半导体，什么是N 型半导体？为什么PN 结会有单向导电性？
期中考试答案
11、答： 12、答：
1）B A D A D B Y ⋅++= 2）B D D C A C B Y ⋅+⋅⋅+= 3）D A D B C B AB Y ++⋅+= 4）D C B B A AC AD Y ⋅⋅+⋅++=
13、答：
1）错，或非门多余输入端应接地；2）错，与非门多余输入端应接电源vcc ；
3）错，或非门多余输入端应接地；4）错，输出端，不能直接相连，应通过或门连接。
14、答：
P 型半导体：在纯净的硅晶体中掺入三价元素（如硼），使之取代晶格中硅原子的位子，就形成P 型半导体。
空穴为多子，自由电子为少子。
N 型半导体：在纯净的硅晶体中掺入Ⅴ族元素（如磷、砷、锑等），使之取代晶格中硅原子的位置，就形成了N 型半导体。
空穴为少子，自由电子为多子。
在PN 结上外加一电压 ，如果P 型一边接正极 ，N 型一边接负极，电流便从P 型一边流向N 型一边，空穴和电子都向界面运动，使空间电荷区变窄，甚至消失，电流可以顺利通过。
如果N 型一边接外加电压的正极，P 型一边接负极，则空穴和电子都向远离界面的方向运动，使空间电荷区变宽，电流不能流过。
这就是PN 结的单向导性。