硬件描述语言VHDL
VHDL硬件描述语言
b. 类型参数说明 必须放在端口说明前面，用于指定参数。 c. 端口说明格式 PORT（ 端口名{，端口名}: 方向 端口名{，端口名}: 方向 数据类型名； 数据类型名）；
其中， 方向—— IN OUT INOUT BUFFER LINKAGE 输入 输出 双向 输出 不指定方向
注意： * OUT 结构选体中不能再用； * BUFFER 结构选体中能再用。
5
二、VHDL程序的基本结构
* 一个完整的VHDL语言程序通常包含： 实体、 结构体、库、包集合和配置五个部分 a. 实体（Entity） ——用于描述所设计系统或单元的外部接口信号； b. 结构体（Architecture） —— 用于描述所设计系统或单元内部的结构和行为。
6
c. 库（Librrary） —— 用于存放已经编译的实体、结构体、包集合和配置。 库可由用户生成或由ASIC芯片制造商提供，以便于 在设计中为大家所共享； d. 包集合（Package） —— 用于存放各设计模块都能共享的数据类型、常数和子 程序等； e. 配置（Configuration） —— 用于从库中选取所需单元来组成系统设计的不同版本； 这个部分有时可以没有。
实体
结构体
a b
&
y
16
3．库
—— 库(Library)是经编译后的数据的集合，它存放包 集合定义、实体定义、结构体定义和配置定义。 a. 在VHDL语言中，库的说明总是放在设计单元的最前面， 书写格式为： LIBRARY 库名 ； 注意：
- 在设计时可以直接使用库中的数据。 - 设计者可以共享已经编译过的设计结果。 - 库和库之间是独立的，不能互相嵌套。
12
i 结构描述： 描述该设计单元的硬件结构。主要用配置指定语句及元 件例化语句描述元件的类型及元件的互连关系。 ii 行为描述： 描述该设计单元的功能，主要用函数，过程和进程语句， 以算法形式描述数据的变换和传送。 iii 数据流方式/RTL描述： 以类似于寄存器传输级（RTL）的方式描述数据的传输 和变换，主要用并行信号赋值语句，显式表示该设计单 元的行为， 隐式表示了该设计单元的结构。
硬件描述语言VHDL基本概念
信号模式表示端口的数据流向，有以下五 种：IN（流入实体）、OUT（流出实体）、 INOUT（双向端口）、BUFFER（带有反馈的 输出端口，该端口只能有1个驱动源）和 LINKAG（无特定方向）。
20世纪70年代末至80年代初，美国国防部提出了 VHSIC（Very High Speed Integrated Circuit）计划， 其目标是为了开发新一代集成电路。
为了配合这一计划，1983年美国国防部与TI公司、 IBM公司和Intermerics公司联合签约，开发VHSIC HDL,即VHDL。在1985年开发小组发布了最后版本 VHDL V7.2,同时开始着手标准化工作，到1987年12月， VHDL经过多次修改后，被IEEE接受为第一个标准HDL， 即IEEE Std 1076-1987。
目前公布的最新VHDL标准版本是
IEEE Std 1076-2008。
2.2 1位全加器的描述实例
1位全加器有3个输入端a、b、c_in和 2个输出端sum、c_out。
它是由2个半加器和1个或门构成。
a
sum
b
全加器
a
temp_sum
sum
U1
U2
b 半加器
半加器 temp_c2
c_in
c_out c_in
1个设计实体由1个实体声明和若干个结构 体组成。实体声明是设计实体的接口部分，它 表示设计实体对外部的特征信息；结构体是设 计实体的实现方案描述。
1个设计实体中的若干个结构体，分别代表 同一实体声明的不同实现方案。
VHDL语言介绍
VHDL语言介绍VHDL（VHSIC Hardware Description Language）是一种硬件描述语言，用于描述数字电路的结构和行为。
它是一种高级编程语言，用于描述数字系统中的硬件功能。
VHDL是一种被广泛应用于数字系统设计的硬件描述语言，它可以用于描述数字系统的结构和功能，并且允许进行仿真、综合和验证。
VHDL最初是由美国国防部（DoD）为了应对不同供应商生产的不同硬件之间互通性的问题而开发的。
它提供了一种用于描述数字电路的方法，可以在不同供应商的工具之间进行交换。
VHDL已成为一种行业标准，在数字系统设计领域被广泛应用。
VHDL的语法类似于Ada编程语言，它使用关键字、运算符和数据类型来描述数字系统中的硬件元素。
VHDL中的关键概念包括实体（entity）、架构（architecture）和过程（process）。
实体描述了数字系统的接口和功能，架构描述了数字系统的内部结构和行为，而过程描述了数字系统中的操作和控制。
VHDL主要有两种用途，一是用于模拟和验证数字系统的功能，二是用于综合数字系统的设计，生成实际的硬件电路。
在模拟和验证阶段，设计师可以使用VHDL描述数字系统的功能，并通过仿真工具对其进行验证。
在综合阶段，设计师可以使用VHDL描述数字系统的结构，并通过综合工具生成对应的硬件电路。
VHDL的优点在于其强大的表达能力和灵活性。
设计师可以使用VHDL描述各种复杂的数字系统，包括处理器、通信接口、存储器等。
VHDL还提供了丰富的数据类型和运算符，使设计师可以轻松地描述数字系统中的各种操作。
除了描述数字系统的结构和行为，VHDL还提供了丰富的标准库和模块化编程的方法。
设计师可以使用标准库中提供的各种功能模块来加速开发过程，并且可以将自己设计的模块封装成库以便重复使用。
VHDL还支持面向对象的设计方法，设计师可以使用面向对象的技术来组织和管理复杂的数字系统。
通过使用面向对象的方法，设计师可以将数字系统分解成多个模块，每个模块都有自己的接口和功能，并且可以通过继承和复用来简化设计过程。
vhdl硬件描述语言与数字逻辑电路设计
vhdl硬件描述语言与数字逻辑电路设计数字逻辑电路设计是一种将数字信号进行处理和控制的技术。
数字电路由元器件（比如集合在一起的门、触发器、逻辑块、寄存器等）构成，这些元件的行为由原理图和逻辑方程式表示。
数字电路的设计主要是为了控制、处理和传输数字信号，具有可控制性、自动化程度较高和灵活性强的特点。
VHDL与数字逻辑电路设计是密切相关的，VHDL既可以用来描述数字电路的结构，也可以用来推导数字电路的行为。
在数字逻辑电路设计中，VHDL语言可以帮助工程师实现电路的功能和特性，简化设计过程，并提高设计的灵活性和可靠性。
VHDL是一种硬件描述语言，可以用来描述数字逻辑电路中的各种元件、信号和功能。
VHDL主要包括以下几个方面的内容：1. 实体（entity）：实体用来描述数字电路的外部结构和功能，类似于模块的概念。
一个实体声明了电路的输入输出端口，并定义了电路的功能和行为。
2. 体系结构（architecture）：体系结构用来描述实体的内部结构和功能，包括内部信号、寄存器、逻辑块等。
一个体系结构定义了实体的具体实现方式，包括各个元件之间的连接和控制。
3. 信号（signal）：信号用来表示数字电路中的各种输入输出信号，包括时钟信号、数据信号、控制信号、状态信号等。
VHDL语言中的信号可以用来描述电路中的各种逻辑关系和行为。
4. 过程（process）：过程用来描述电路中的各种行为和动作，比如数据传输、逻辑运算、状态转换等。
VHDL中的过程可以用来描述数字电路中的各种逻辑操作和控制。
5. 组合逻辑（combinational logic）：组合逻辑用来描述电路中的各种逻辑运算和逻辑关系，包括与门、或门、非门、异或门等。
组合逻辑表示了电路中的直接逻辑关系和信号转换。
6. 时序逻辑（sequential logic）：时序逻辑用来描述电路中的各种时钟触发、状态转换、寄存器等。
时序逻辑表示了电路中的时钟控制、状态转换和时序问题。
VHDL硬件描述语言.
非法的名称
ill__egle、_illegle、illegle_、2bad、ill
egle、ill/egle
特殊的名称
\74LS04\、\vhdl\、\VHDL\
信号模式 每个端口信号都必须规定信号模式； 信号模式规定信号流动的方向； in out 输入端口 输出端口
inout
buffer
双向端口
VHDL硬件描述语言 Very high speed integration circuits HDL
起源： 1985年，美国国防部提出计划； 1987年成为IEEE1076标准； 1993年进一步修订完善； 是目前标准化程度最高，适应性最广的 HDL语言；
VHDL硬件描述语言 Very high speed integration circuits HDL
简单的实体 entity entity-name is port (signal-name : mode signal-type; …… signal-name : mode signal-type); end entity-name;
比较复杂的实体
ENTITY 实体名 IS
GENERIC语句；
PORT语句；
（BEGIN
决断语句、过程调用、进程说明等）
END 实体名；
VHDL的实体： entity 要点：
实体以 entity
实体名
is
开始；
以end 实体名; 结束； 实体的主要内容为端口（port）说明， 其中主要包括： 实体名、信号名、信号模式、信号类型
实体名称和信号名称 每个实体在设计中对应一个电路模块，
s : in std_logic;
y : out std_logic);
vhdl语言
VHDL语言VHDL（VHSIC Hardware Description Language）是用于描述数字电路和系统的硬件描述语言，是一种标准化的硬件描述语言，广泛应用于数字电路设计和电子系统设计领域。
VHDL语言是一种强大的工具，可以帮助工程师描述复杂的数字电路，并进行仿真和综合。
它可以描述电路的结构、功能和时序行为，是一种形式化的语言，能够准确地描述电路的行为特性，有助于工程师在设计阶段发现和解决问题。
VHDL语言的基本概念实体（Entity）•实体描述了电路的接口和功能，可以看作是一种抽象的模块。
•实体中定义了输入输出端口，以及对应的信号类型和位宽。
•实体可以包含多个体系结构（Architecture）。
体系结构（Architecture）•体系结构描述了实体的具体实现，定义了实体的行为。
•体系结构中包含了处理逻辑、时序行为以及信号的赋值。
•体系结构可以描述电路的功能和行为。
信号（Signal）•信号是VHDL语言中的基本数据类型，用于在电路中传递信息。
•信号可以是标量（Scalar）或矢量（Vector），可以是时序或组合。
•信号的赋值可以是同步的或异步的。
过程（Process）•过程描述了VHDL中的行为，通常用于描述组合逻辑或时序逻辑。
•过程中可以包含逻辑运算、条件语句、循环语句等。
•过程中的代码在仿真或综合时会被执行。
VHDL语言的应用VHDL语言主要用于数字电路设计、电子系统设计、FPGA设计等领域。
工程师可以使用VHDL语言描述数字电路的结构和行为，进行仿真和综合，快速验证设计的正确性。
VHDL语言的应用领域包括但不限于：•数字电路设计•通信系统设计•控制系统设计•图像处理系统设计•嵌入式系统设计VHDL语言在电子设计领域具有广泛的应用前景，可以帮助工程师快速高效地设计数字电路系统，并满足不同应用场景的需求。
总结VHDL语言是一种强大的硬件描述语言，可以帮助工程师描述数字电路的结构和行为，进行仿真和综合，快速验证设计的正确性。
VHDL硬件描述语言
VHDL语言设计实体的基本结构
3. 结构体说明语句 用于定义结构体中所用的数据对象和子程序， 并对所引用的元件加以说明，如： ● 信号（SIGNAL）
● 类型（TYPE）
● 常数（CONSTANT） ● 元件（COMPONENT） ● 函数（FUNCTION） ● 过程（PROCEDURE）
28
3
概 述
1993年，IEEE对VHDL进行了修订，增加了一些 功能，并从更高的抽象层次和系统描述能力上扩展 VHDL的内容，公布了VHDL新的版本，编号为IEEE Std1076-1993（简称93版）。 1995年中国国家技术监督局组织编写并出版了 《CAD通用技术规范》，推荐VHDL语言作为我国电子 自动化硬件描述语言的国家标准。1996年， IEEE1076.3成为VHDL综合标准。
结构体：用来描述电路内部结构和逻辑功能。并以 标识符ARCHITECTURE开头，以END结尾。
14
VHDL语言设计实体的基本结构
VHDL语言的实体说明
实体说明是VHDL程序设计中最基本的组成部分， 实体说明语句的格式如下： 主要用来描述设计实体的外部接口信号，定义设计 实体说明语句 ENTITY 实体名 IS 单元的输入、输出端口，是设计实体对外的一个通 类属说明语句 [GENERIC（类属表）；] 信界面，但它不描述设计的具体功能。 端口说明语句 [PORT（端口表）；] 结束语句 END [ENTITY] 实体名；
{; 常数名{, 常数名}: 数据类型[: 设定值]}) 常数名：是由设计者定义的类属常数名； 数据类型：常取INTEGER或TIME的类型； 设定值：为常数名所代表的数值。
17
VHDL语言设计实体的基本结构
2. 类属说明语句GENERIC
硬件描述语言VHDL大总结
VHDL大总结一、填空题1.两种标识符短、扩展2.4种基本数据类型常量、变量、信号、文件3.常量说明格式constant 常数名: 数据类型：=表达式；4.三种数据变换方法？函数转换、常数转换、类型标记5.四种运算操作符？逻辑、关系、算术、并置6.如何启动进程?(1).必须包含一个显示的敏感信号变量(2).或者包含一个wait语句7.五种基本结构？库(library)、包集合(package)、实体(entity)、结构体(architecture)、配置(configuration) 8.信号与变量代入？(1).<=(2).:=9.列举可编程逻辑器件?PROM→PLA→PAL→CPLD→FPGA→EPROM→EEPROM→GAL10.数据类型整数、位、位矢量、符号、布尔量、时间、错误等级、标准逻辑11.四种端口模式？IN—OUT—INOUT—BUFFER12.三种子结构描述语句？BLOCK—PROCESS—SUBPROGRAMS13.结构体三种描述方式寄存器传输（RTL）--数据流、结构描述、行为描述14.标识符规则？(1).不以数字靠头(2).下划线不连续(3).不与保留字重复(4).下划线前后必须有英文字母或者数字(5).最后一个不能使用下划线（连字符）15.扩展标识符\12@+\16.赋值？(1).信号、变量可以多次赋值(2).常量只能定义时赋值（进程内部，子函数内部）17.高阻、不定态？'Z'------------'X'18.进程位置？结构体内部19.变量位置?进程内部---包内部----子程序内部20.进程执行机制？敏感信号发生跳变21.优先级？if语句之间具有不同优先级22.时序电路的去驱动信号？时钟23.时序电路在何时发生变化？时钟信号的边沿24.两种状态机？(1).moore-----f(现状)(2).mealy-----f(现状，输入)25.什么有九值逻辑标准逻辑（STD_LOGIC）26.定义信号a，4位标准逻辑向量?SIGNAL A : STD_LOGIC_VECTOR(3 DOWNTO 0);27.定义变量b，整型，范围0 到9SIGNAL B: TNTEGER RANGE 0 TO 9;28.空操作？NULL29.CPLD与FPGA?(1).基于乘积项技术—内带存储(2).基于查找表技术—需要外部扩展存储，比如扩展EEPROM30.IF语句三种类型？(1).门闩（shuan）控制(2).二选一控制(3).多选一控制31.常用库与包集合？LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;32."/="的功能？在条件判断时判断操作符两端不相等33.串行与并行？(1).赋值语句—并行(2).IF语句------串行二、判断题1.缺少库文件LIBRARY IEEE2.缺少包集合USE IEEE.STD_LOGIC_1164.ALL3.实体定义的分号问题port(aaa;bbb;ccc);或者port(aaa;bbb;ccc);4.带入语句问题(1).信号---<=(2).变量---:=5.引号问题？(1).字符----' '(2).字符串----" "6.末尾分号问题(1).END CASE;(2).END PROCESS;7.PROCESS必须赶上敏感信号？包含W AIT ON语句可以不列出8.VHDL与C语言没差别？(1).运行基础—CPU+RAM;逻辑、触发器组成的数字电路(2).执行方式---串行；并行(3).验证方式---变量值；时序逻辑关系9.进程之间传递用信号，非变量10.默认值数值型变量默认为0---------- 不要加引号（位变量）11.类型定义?type wr is (wr0, wr1, wr2);定义的是类型需要为该类型定义对象才可以赋值12.设计方法?(1).传统------------自下至上(2).VHDL----------自上至下13.层次设计？高层次可以调用低层次14.进程语句数量一个程序可以多个进程语句15.运算符优先级NOT>乘法>正负>关系>逻辑16.signalsel : integer?right17.进程内和进程外？原则上不一致，在没有敏感信号的前提下，可以认为一致18.定义实体至少包含一条port map?false19.时间效率?状态机比计数器更有效，更紧凑三、简答题1.名称映射与位置映射？(1).名称：COM1 : U1 PORT MAP (A<=N1，B<=N2，C<=N3);(2).位置：PORT(A,B:IN BIT;C:OUT BIT);引用时：U2：AND2 PORT MAP(NSEL, D1，AB);2.调用库里面包含的元件的方法？(1).COMPONENT(2).PORT MAP3.信号与变量的区别？(1).信号延时赋值，变量立即赋值(2).<=; :=(3).信号在器件内部相当于连线，变量没有(4).信号在结构体内定义，而变量在PROCESS中定义4.三种描述方式的区别？5.条件带入语句与条件语句的区别?(1).后者只能在进程内部使用(2).带入语句必须有ELSE，而条件语句可以没有(3).带入语句不能嵌套，而条件语句可以6.两种状态机的区别?7.简述CPLD与FPGA？(1).CPLD—乘积项技术—(2).FPGA—查找表技术--需要配置外部程序寄存芯片8.进程语句的特点?(1).并发执行，信号传递，可以存取结构体或实体中所定义的信号(2).内部语句都是顺序执行(3).启动进程--必须包含敏感信号或者wait语句9.简述VHDL基本结构库、包集合、实体、结构体、配置10.可编程逻辑器件的优点？(1).集成度高—可以替代几千块通用芯片(2).完善先进的开发工具(3).可以反复擦除、编程，方便设计和修改(4).可以灵活的定义管脚(5).保密性很好四、编程题1.二选一电路ENTITY MUX ISPORT(D0:IN BIT;D1:IN BIT;SEL:IN BIT;Q:OUT BIT);ARCHITECTURE CONNECT OF MUX IS SIGNAL TEMP1,TEMP2，TEMP3：BIT; BEGINCALE:BLOCKBEGINTEMP1<=D0 AND SEL;TEMP2<=D1 AND (NOT SEL);TEMP3<=TEMP1 OR TEMP2;Q<=TEMP3;END BLOCK CALE;END CONNECT;END CONNECT;2.四选一电路3.四位加法计数器4.八-三编码器5.四位逐位进位全加器6.数值比较器7.三-八译码器8.二-十（BCD）优先权编码器9.精确计时电路10.触发器11.四状态循环12.异或门设计13.二输入与非门14.三态门15.6分频器16.二-四译码器17.四-十六译码器18.8进制异步复位计数器五、附加19.I F语句门闩控制IF (A='1') THENC<=B;END IF;二选择控制IF (SEL='1') THEN***;ELSE***;END IF ;多选择控制IF ** THENXXX;ELSIF **THENXXX;ELSEXXX;END IF;20.C ASE语句CASE SEL ISWHEN 0=>Q<=I0;WHEN 1=>Q<=I1;WHEN OTHERS=>Q<="XXXXXX"; END CASE;21.并发信号带入语句实质是一个进程语句的缩写22.条件信号带入语句Q<=I0 WHEN SEL="00" ELSEI1 WHEN SEL="01" ELSE'X';23.选择信号带入语句WITH SEL SELECTQ<=I0 WHEN 0,I1 WHEN 1,I2 WHEN 2,'X' WHEN OTHERS;。
VHDL与Verilog语言
VHDL与Verilog语言VHDL（VHSIC hardware description language）和Verilog是用于电子系统设计的硬件描述语言（HDL）。
这两种语言被广泛应用于数字逻辑设计和仿真，以及硬件描述、验证和综合。
1. VHDL（VHSIC hardware description language）VHDL是一种结构化的硬件描述语言，最初由美国国防部高速集成电路计划办公室（VHSIC，Very High Speed Integrated Circuits）开发。
VHDL以其强大的功能和灵活性而闻名，并被广泛用于数字系统的设计和验证。
VHDL的编写包括实体（Entity）和体（Architecture）两个主要部分。
实体部分描述了数字系统的输入输出接口、信号和组件的声明，而体部分描述了实体的内部结构、信号处理和逻辑功能。
VHDL具有丰富的数据类型、运算符和控制结构，可以方便地描述数字电路的行为和结构。
它还提供了强大的仿真和验证功能，使设计人员能够在开发和测试阶段快速迭代和调试设计。
2. VerilogVerilog是一种硬件描述语言，最初由Gateway Design Automation公司（现在是Cadence Design Systems的一部分）开发。
Verilog以其简洁的语法和易学易用的特性而受到广泛欢迎，并成为工业界标准。
Verilog的设计由模块（Module）组成，每个模块描述了一个黑盒子，包含输入和输出端口以及内部的逻辑功能。
模块可以进行层次化组合，从而实现较复杂的系统级设计。
Verilog的语法类似于C语言，具有类似的数据类型、运算符和控制结构。
它还提供了时序建模的能力，使设计人员能够描述数字电路的时序行为。
3. VHDL与Verilog的比较VHDL和Verilog在语法和功能上有一些区别，但它们都可以用于数字电路的设计和仿真。
以下是它们之间的一些比较：3.1 语法风格VHDL采用结构化的编程风格，需要明确的体、过程和信号声明，可以更好地控制和描述系统的结构和行为。
《VHDL硬件描述语言》课程教学大纲
《VHDL硬件描述语言》课程教学大纲课程代码：ABJD0414课程中文名称: VHDL硬件描述语言课程英文名称：Very-High-Speed Integrated Circuit HardwareDescription Language课程性质：必修课程学分数：2学分课程学时数：32学时授课对象：自动化专业本课程的前导课程：电路，模拟电子，C语言程序设计一、课程简介本课程是电类专业的专业基础课，要求学生通过本课程的学习和实验，初步掌握常用EDA工具的使用方法、FPGA的开发技术以及VHDL语言的编程方法。
能比较熟练地使用QuartusII等常用EDA软件对FPGA和CPLD作一些简单电路系统的设计，同时能较好地使用VHDL语言设计简单的逻辑电路和逻辑系统，学会行为仿真、时序仿真和硬件测试技术，为现代EDA工程技术的进一步学习，ASIC器件设计以及超大规模集成电路设计奠定基础。
作为一门专业基础课，除了为现代电子线路课程，软件无线电课程奠定理论和实践方面的基础外，还是其他一些课程的先修课，如微电子导论、现代ASIC设计、硬件描述语言仿真/综合器设计、大规模集成电路设计等。
二、教学基本内容和要求（一）概论介绍现代EDA技术，VHDL概况，介绍自顶向下的系统设计方法以及FPGA和CPLD的基本技术，要求对现代EDA技术及实现工具的使用方法和发展情况有一初步了解。
重点与难点：EDA技术的设计工具（二）EDA设计流程及工具首先介绍基于EDA软件的FPGA/CPLD开发流程和ASIC设计流程，然后分别介绍与这些设计流程中各环节密切相关的EDA工具软件，最后简述QuartusII的基本情况和IP。
重点与难点：EDA仿真设计流程。
（三）FPGA/CPLD结构与应用主要介绍几类常用的大规模可编程逻辑器件的结构和工作原理。
对CPLD的乘积项原理和FPGA的查找表原理分别进行剖析。
最后介绍相关的编程下载和测试技术。
重点与难点：FPGA/CPLD的工作作原理及编程技术。
vhdl语言
VHDL语言简介VHDL（VHSIC Hardware Description Language）即可高速集成电路硬件描述语言，是一种用于描述数字系统和电路的硬件描述语言。
它在1981年由美国国防部的高速集成电路联合委员会（VHSIC）开发，用于设计大规模集成电路。
VHDL是一种面向对象的语言，可以用于描述各种数字系统，从简单的逻辑门到复杂的处理器。
它提供了丰富的语法和语义，使得设计人员可以准确地描述他们的电路和系统。
VHDL的优势VHDL作为一种硬件描述语言，在数字系统设计中具有许多优势。
1.可重用性：VHDL允许设计人员创建可重用的模块和子系统，这些模块和子系统可以在不同的项目中重复使用，提高了设计效率和可维护性。
2.仿真和验证：VHDL具有强大的仿真和验证能力，可以在设计之前对系统进行全面的仿真和验证。
这有助于检测和纠正潜在的问题，并确保系统在硬件实现之前达到预期的功能。
3.抽象级别：VHDL允许设计人员在不同的抽象级别上描述系统，从高级的行为级别到底层的结构级别。
这使得设计人员可以根据需要在不同的级别上工作，并且可以更容易地进行系统级别的优化。
4.灵活性和可扩展性：VHDL支持灵活的设计方法和工作流程，并允许设计人员在设计过程中进行迭代和修改。
它还可以与其他常用的设计工具和方法集成，以满足特定的需求。
VHDL语言的基本结构VHDL语言由模块、实体、架构以及信号和过程等基本元素组成。
模块（Module）模块是VHDL中描述数字系统的最基本单位。
一个模块可以包含多个实体和架构，并通过连接信号进行通信。
每个模块都有一个顶层实体和一个或多个架构。
实体（Entity）实体是描述模块的接口和行为的抽象。
它定义了输入输出端口，以及模块对外部环境的接口。
一个实体可以有一个或多个架构。
架构（Architecture）架构描述模块的具体行为和内部结构。
它定义了模块的内部信号和过程，以及对外部信号和过程的接口。
VHDL与硬件描述语言
VHDL与硬件描述语言VHDL（VHSIC Hardware Description Language）是一种硬件描述语言，被广泛应用于数字电路和系统的设计、仿真和验证中。
本文将介绍VHDL的基本概念、语法和应用，以及其在硬件设计中的重要性和优势。
一、VHDL的基本概念与语法VHDL是由美国国防部下属的VHSIC（Very High Speed Integrated Circuits）计划发起的硬件描述语言标准化工作中发展起来的，它源于Ada语言，并在此基础上进行了修改和扩展。
VHDL采用了面向对象的设计思想，通过描述硬件的结构和行为，实现了对数字系统的高层次抽象。
VHDL的基本元素包括实体（entity）、结构（architecture）和配置（configuration）。
实体定义了模块的接口和信号，结构描述了模块内部的组织和连接关系，配置用于将不同实体和结构进行绑定。
此外，VHDL还提供了丰富的数据类型、控制结构和函数库，以支持复杂的逻辑运算和算术操作。
VHDL代码的编写需要遵循一定的语法规则，如正确使用关键字、语句结束符号等。
此外，注释和缩进等规范的使用可以提高代码的可读性和可维护性。
二、VHDL的应用1. 数字电路设计VHDL在数字电路设计中被广泛应用，通过使用VHDL语言，设计人员可以描述和验证各种数字逻辑电路，包括组合逻辑电路和时序逻辑电路。
借助VHDL仿真工具，可以进行功能仿真、时序仿真和行为仿真，验证设计的正确性和性能。
2. 系统级设计除了用于电路级设计，VHDL还可以用于系统级设计。
通过对模块的整合和功能描述，可以搭建更为复杂的系统，并在此基础上进行仿真和验证。
VHDL支持高级抽象和层次化设计，使得系统级设计更加灵活和可重用。
3. ASIC和FPGA设计VHDL在应用特定的集成电路（ASIC）和现场可编程门阵列（FPGA）的设计中，具有非常重要的地位。
ASIC是在集成电路制造厂中进行定制化设计和生产的芯片，而FPGA则是可以在现场进行编程和配置的可重构芯片。
vhdl是什么意思
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,诞生于1982年。
1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。
自IEEE-1076(简称87版)之后，各EDA公司相继推出自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。
1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，简称93版。
VHDL 和Verilog作为IEEE的工业标准硬件描述语言，得到众多EDA公司支持，在电子工程领域，已成为事实上的通用硬件描述语言。
1.vhdl是什么意思VHDL语言是一种用于电路设计的高级语言。
它在80年代的后期出现。
最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。
VHDL翻译成中文就是超高速集成电路硬件描述语言，主要是应用在数字电路的设计中。
它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。
当然在一些实力较为雄厚的单位，它也被用来设计ASIC。
VHDL主要用于描述数字系统的结构，行为，功能和接口。
除了含有许多具有硬件特征的语句外，VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。
VHDL的程序结构特点是将一项工程设计，或称设计实体(可以是一个元件，一个电路模块或一个系统)分成外部(或称可视部分,及端口)和内部(或称不可视部分)，既涉及实体的内部功能和算法完成部分。
在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。
这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。
2.vhdl的作用功能强大、设计灵活VHDL具有功能强大的语言结构，可以用简洁明确的源代码来描述复杂的逻辑控制。
vhdl硬件描述语言
vhdl硬件描述语言VHDL 是一种硬件描述语言，用于描述数字电路和系统。
它是一种结构化的、过程化的编程语言，其语法和结构类似于 C 和 C++ 等编程语言。
VHDL 的设计流程包括以下几个方面:1. 确定设计需求和目标：在开始设计之前，需要明确设计的需求和目标，例如设计一个数字电路、一个控制系统或者一个通信系统。
2. 理解设计需求：在明确设计需求之后，需要对设计需求进行深入的理解，例如设计的功能、性能、可靠性、功耗等方面的需求。
3. 描述设计：使用 VHDL 语言对设计进行描述，包括电路的逻辑结构、时序、信号描述等方面。
4. 仿真和验证：使用仿真工具对设计进行模拟和验证，以确保设计的正确性和可靠性。
5. 综合：将 VHDL 代码转换为 IP 核或者硬件描述器，以便实现最终的硬件实现。
6. 调试：对设计进行调试，以便解决设计中的问题，进一步提高设计的可靠性和性能。
VHDL 的主要特点包括:1. 结构化的语法:VHDL 采用了结构化的语法结构，可以使用类、模块、接口等概念对设计进行组织和管理。
2. 描述方式的多样性:VHDL 可以使用 Verilog 和 VHDL 的语法来描述设计，同时也可以使用结构化、过程化、面向对象等描述方式。
3. 支持数字电路和系统的设计:VHDL 是一种面向数字电路和系统的设计语言，可以用于设计数字电路、控制系统、通信系统等。
4. 高度可读可维护性:VHDL 的语法结构简洁明了，易于理解和维护，同时也易于编写和调试。
VHDL 作为一种硬件描述语言，其主要目的是用于描述数字电路和系统的设计，并且可以实现硬件的实现和验证。
在数字电路和系统的设计过程中，VHDL 可以作为一种重要的工具和技术被广泛应用。
硬件描述语言(VHDL)
(1)体内配置指定
(2)体外配置说明
由于体外配置语句是一个独立的编译单位， 故需给它指定一个单位名—配置名。实体 名和结构体名为需对例元做配置的实体及 相应的结构体。
(3)直接例化
二. VHDL语言的数据对象，数据类型
TYPE week IS(sum,mon,tue,wed,thu,fri,sat);
2.整数，实数(Integer,Real)类型 格式：TYPE 数据类型名 IS 数据类型定义约束范围
TYPE twos IS INTEGER RANGE –32768 TO 32767; TYPE voltage IS REAL RANGE 0.0 TO 10.0;
结构体的子结构描述：
BLOCK,PROCESS,SUBPROGRAM三种语句结构
1. BLOCK语句结构描述
格式: 块结构名: BLOCK BEGIN ….
END BLOCK 块结构名；
在对程序进行仿真时，BLOCK语句中所描述的各个语 句是可以并发执行的，它与书写顺序无关。 卫式BLOCK语句的格式:：BLOCK [卫式布尔表达式]； 当卫式布尔表达式为真时，BLOCK语句执行。
为了能重复使用这些函数和过程，这些程 序通常组织在包集合库中。 (1)多个过程和函数汇集在一起就构成一个 包集合（Package)。 (2)n个包集合汇集在一起就形成一个库 （Library)。
(三) 包集合，库及配置
1.库(Library):它是一个经过编译后的数据的集合， 存放包集合EE库，STD库，ASIC矢量库， WORK库，用户定义库。
vhdl的名词解释
vhdl的名词解释VHDL，即VHSIC（Very High-Speed Integrated Circuits） Hardware Description Language，是硬件描述语言的一种。
它是一种用于描述数字电路和系统的语言，广泛应用于电子设计自动化（EDA）领域，特别是在数字电路设计、验证和仿真上。
VHDL的设计初衷是为了提供一种高层次的抽象，使设计人员能够更容易地描述复杂的硬件系统。
在VHDL中，主要有以下几个概念和关键词需要理解和解释。
1. 实体（entity）实体是VHDL代码中描述设计组件的顶层概念。
它类似于面向对象编程中的类定义，定义了一个模块的接口特性，包括输入、输出、信号和配置等。
实体在设计中起到了模块化的作用，能够将整个电路划分为相互独立且可复用的部分。
2. 体系结构（architecture）体系结构是对实体的具体实现描述。
它包含了实体中组件的结构和行为信息，以及内部信号和寄存器等。
体系结构中定义了组件的内部逻辑，以及如何将输入转换为输出。
一个实体可以有多个体系结构，用于实现不同的功能或优化设计。
3. 信号（signal）信号是数据在VHDL设计中的基本单元。
它类似于编程语言中的变量，用于在不同的组件之间传递数据。
在VHDL中，信号可以是标量（单个值）或向量（多个值）。
通过信号的赋值和传输，不同的组件能够进行数据的交互和处理。
4. 进程（process）进程是VHDL中的一种行为描述方式。
它类似于软件中的线程，可以定义一个并发执行的代码块。
进程可以响应信号的变化、执行逻辑操作、进行状态转换等。
通过进程，设计者可以描述顺序逻辑和组合逻辑的行为。
5. 泛型（generic）泛型是VHDL中的一种参数化机制。
它类似于编程语言中的函数模板或宏定义，用于在实体或体系结构中定义一组可配置的属性。
通过泛型，可以实现各种配置的复用，使得设计更加灵活和可扩展。
6. 测试台（testbench）测试台是用于验证和仿真VHDL设计的环境。
VHDL硬件描述语言
5.1 VHDL概述
2.VHDL语言的开发流程 VHDL语言作为一种标准化的硬件描述语言，在对硬件电路进行描述的
过程中应该遵循一定的流程。采用VHDL语言进行硬件电路设计的开发 步骤主要包括以下几步： ➢ （1）接受电路设计任务在进行硬件电路系统设计之前，首先要由总体 方案设计工程师作出总体设计方案；然后给出相应的硬件电路系统设计 指标；最后将总体方案中的各个部分电路设计任务以及相应的设计要求 下达给相应的设计部门。
上一页 下一页 返回
5.1 VHDL概述
➢ 一般来说，划分模块是设计过程中一个非常重要的步骤。模块划分的好 坏将会直接影响到最终的电路设计，因此设计人员在这一步应该花费一 定的时间，从而保证模块划分的最优化。准确地划分完功能模块并确定 相应的逻辑功能后，设计人员就可以编写各个模块的VHDL语言程序， 然后将各个模块的VHDL语言程序组合在一起，从而完成整个电路设计 的VHDL语言描述。
上一页 下一页 返回
5.1 VHDL概述
HDL发展的社会根源是：美国国防部电子系统项目有众多的承包公司， 由于各公司技术路线不一致，许多产品不兼容，他们使用各自的设计语 言，使得甲公司的设计不能被乙公司重复利用，造成了信息交换困难和 维护困难。美国政府为了降低开发费用，避免重复设计，国防部为他们 的超高速集成电路提供了一种硬件描述语言，以期望VHDL功能强大、 严格、可读性好。政府要求各公司的合同都用它来描述，以避免产生歧 义。由政府牵头，VHDL工作小组于1981年6月成立，提出了一个满足 电子设计各种要求的能够作为工业标准的HDL。1983年第3季度，由 IBM公司、TI公司、Intermetrics公司签约，组成开发小组，工作任务 是提出语言版本和开发软下一页 返回
新的硬件描述语言VHDL编程基础课件
（1）常量声明
常量是全局量,在结构描述、程序包说明、 实体说明、过程说明、函数调用说明和进程说 明中使用。 例： constant WIDTH :INTEGER := 8; constant X :NEW_BIT := ′X′;
（2）变量声明
定义了给定类型的变量名称。 例：
variable A,B :BIT; variable INIT :NEW_BIT
信号为器件内部节点信号，数据的进出不像端口 信号那样受限制，不必定义其端口模式。
定义信号的目的是为了在设计电路时使用该信号。 用“<=”来给信号赋值
例：
signal A,B :BIT;
signal INIT :INTEGE: = -1
信号赋值
SIGNAL temp : Std_Logic_Vector (7
支持大规模设计的分解和已有设计的再利用功能。
VHDL的优点
5. 对设计的描述具有相对独立性，与硬件的结构无关 6.可以利用EDA工具进行逻辑综合和优化，并自动将
VHDL描述转化为门级网表。 7. 具有可移植性，可以在不同的设计环境和系统平台
中使用。 8. 具有良好的可读性。
三、VHDL与高级语言的区别
INOUT（双向端口） 、 BUFFER（输出并向内部反 馈）
数据类型：VHDL作为一种强类型语言，必须对数据对 象（常量、变量、信号）规定取值范围，即对传输或 存储数据的类型作明确的界定。
实体举例
ENTITY black_box IS Generic ( constant width : integer := 7；);
Structure描述
architecture one of mux21 is signal d,e:bit; begin d<=a and (not)s; e<=b and s; y<=d or e;
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
★ VHDL语言的主要优点 语言的主要优点 本身的生命期长。 ◆ VHDL本身的生命期长。因为 本身的生命期长 因为VHDL的硬件描述与工艺 的硬件描述与工艺 技术无关，不会因工艺变化而使描述过时。 技术无关，不会因工艺变化而使描述过时。与工艺技术 有关的参数可通过VHDL提供的属性加以描述，工艺改 提供的属性加以描述， 有关的参数可通过 提供的属性加以描述 变时，只需修改相应程序中的属性参数即可。 变时，只需修改相应程序中的属性参数即可。 支持大规模设计的分解和已有设计的再利用。 ◆ 支持大规模设计的分解和已有设计的再利用。一个大规 模设计不可能一个人独立完成，它将由多人， 模设计不可能一个人独立完成，它将由多人，多项目组 来共同完成。 来共同完成。VHDL为设计的分解和设计的再利用提供 为设计的分解和设计的再利用提供 了有力的支持。 了有力的支持。 已成为IEEE承认的一个工业标准，事实上已成 承认的一个工业标准， ◆ VHDL已成为 已成为 承认的一个工业标准 为通用硬件描述语言。 为通用硬件描述语言。
★ VHDL语言的主要优点 语言的主要优点 是一种多层次的硬件描述语言，覆盖面广， ◆ 是一种多层次的硬件描述语言，覆盖面广，描述能 力强。即设计的原始描述可以是非常简练的描述， 力强。即设计的原始描述可以是非常简练的描述， 经过层层细化求精， 经过层层细化求精，最终成为可直接付诸生产的电 路级或版图参数描述，整个过程都可以在VHDL的 路级或版图参数描述，整个过程都可以在 的 环境下进行。 环境下进行。 有良好的可读性，即可以被计算机接受， ◆ VHDL 有良好的可读性，即可以被计算机接受，也 容易被理解用VHDL 书写的原文件，既是程序，又 书写的原文件，既是程序， 容易被理解用 是文档，既是技术人员之间交换信息的文件， 是文档，既是技术人员之间交换信息的文件，又可 作为合同签约者之间的文件。 作为合同签约者之间的文件。
目标的一般形式如下： 目标的一般形式如下： 的一般形式如下 < 目标种类 < 目标 , 目标 目标种类> 目标< 目标...>> : < 目标类型 :=< 表达式 ; 目标类型> 表达式>
< 目标种类 < 目标 , 目标 目标种类> 目标< 目标...>> : < 目标类型 :=< 表达式 ; 目标类型> 表达式> 目标种类：信号（ 目标种类：信号（SIGNAL)、变量 、变量(VARIABLE)和常量 和 (CONSTANT)。 。 信号：它表示把元件的端口连接在一起的互连线。 信号：它表示把元件的端口连接在一起的互连线。 变量：用于对暂时数据的局部存储， 变量：用于对暂时数据的局部存储，变量只在进程和子 VARIABLE a1:INTEGER:=3; 程序内部定义。 程序内部定义。 常量：对某些特定类型数据赋予的一次性数值。 常量：对某些特定类型数据赋予的一次性数值。 目标： 是一个或多个代表着目标种类的字符串， 目标 ： 是一个或多个代表着目标种类的字符串 ， 多个目 标时用“ 号分开 号分开。 标时用“,”号分开。 表达式：表达式是为了规定目标的初始值，这是缺省部分。 表达式：表达式是为了规定目标的初始值，这是缺省部分。 目标类型：为了规定目标的特征， 目标类型： 为了规定目标的特征 ， VHDL含有很宽范围的 含有很宽范围的 数据类型。 除了有基本的数据类型之外， 数据类型 。 VHDL除了有基本的数据类型之外， 设计者还 除了有基本的数据类型之外 可以建立自己的数据类型， 可以建立自己的数据类型， 类型说明部分规定类型名和类 型范围，它的一般形式是： 型范围，它的一般形式是：
b1 b1
kxor
c1 c1 c1 c1 c1 c1 c1 c1 c1 c1 c1 c1 c1 c1 c1 c1 c1 c1 c1 c1 c1 c1 c1 c1
c1
VHDL数据类型和属性 第二节 VHDL数据类型和属性
VHDL硬件描述语言中涉及到了许多 信号 ， 变量 和 硬件描述语言中涉及到了许多信号 变量和 硬件描述语言中涉及到了许多 信号， 常量，它们用来保持数据。 常量，它们用来保持数据。 保持数据 在表达式中 称为目标 在VHDL中，保持数据的信号，变量和常量称为目标。 中 保持数据的信号，变量和常量称为目标。 分配数值给目标 每一个目标都有一个数据类型来确定目标 目标都有一个数据类型来确定目标保持的那一 每一个目标都有一个数据类型来确定目标保持的那一 时的数据类型不 类数据。 类数据。 可以被混用。 可以被混用。 VHDL是一种非常严格的数据类型化语言，规定每个信 是一种非常严格的数据类型化语言，规定每个信 是一种非常严格的数据类型化语言 常量或变量和每个表达式有一个唯一的确定数据类型 和每个表达式有一个唯一的确定数据类型， 号，常量或变量和每个表达式有一个唯一的确定数据类型， 每个目标和表达式的数据类型静态地被确定。 每个目标和表达式的数据类型静态地被确定。
★ 硬件描述语言 ◆ ABEL ◆ AHDL ◆ Verilog HDL IEEE标准 标准 ◆ VHDL 美国国防部在80年代初提出了 年代初提出了VHSIC（Very High Speed 美国国防部在 年代初提出了 （ Integrated Circuit）计划，其目标之一是为下一代集成电路的 ）计划， 生产，实现阶段性的工艺极限以及完成10万门级以上的设计 万门级以上的设计， 生产，实现阶段性的工艺极限以及完成 万门级以上的设计， 建立一项新的描述方法。 年提出了一种新的HDL，称之为 建立一项新的描述方法。1981年提出了一种新的 年提出了一种新的 ， VHSIC Hardware Description Language，简称为 ，简称为VHDL。 。
VHDL数据类型和属性 第二节 VHDL数据类型和属性
有三种： 在VHDL中目标有三种：信号、变量和常量。 中目标有三种 信号、变量和常量。 信号和变量可以赋予一系列的值， 常量一次仅 信号和变量可以赋予一系列的值，而常量一次仅 可以赋予一系列的值 被分配一个值。 被分配一个值。 信号和变量又有不同，赋予信号的数值要到未来 信号和变量又有不同，赋予信号的数值要到未来 又有不同 信号 的某个时刻，信号才接受当前的数值 而赋予变量 才接受当前的数值； 变量的 的某个时刻，信号才接受当前的数值；而赋予变量的 立即接受当前的数值。 数值，变量立即接受当前的数值 数值，变量立即接受当前的数值。
BEGIN c1 <= (NOT a1 AND b1) OR (a1 AND NOT b1); END kxor_arc;
结 构 体 1 结 构 体 2 结 构 体1 b1 a1 b1 a1 b1 a1 b1 a1 a1 b1 a1 b1 a1 b1 a1 b1 a1 b1 a1 b1 a1 b1 a1 b1 a1 b1 a1 b1 a1 b1 a1 b1 a1 b1 a1 b1 a1 b1 a1 b1 a1 b1
VHDL的基本组成 第一节 VHDL的基本组成
参数部分——程序包 程序包 参数部分
VHDL 语言
接口部分—设计实体 接口部分 设计实体
描述部分—结构体 描述部分 结构体
参数部分——程序包 一、参数部分 程序包
IEEE标准的标准程序包 标准的标准程序包 调用程序包 程序包
语句
设计中的子程 序和公用数据类型 的集合。 的集合。
三、描述部分—结构体 描述部分 调用程序包 结构体
语句
结构体
描述实体硬件的互连关系、 描述实体硬件的互连关系、数据的传 输和变换以及动态行为。 输和变换以及动态行为。
实体 标 一个实体可以对应多个结构体，每个结构体可以代定 一个实体可以对应多个结构体及实 ， 体声 准 义 表该硬件的某一方面特性，例如行为特性，结构特性。 表该硬件的某一方面特性，例如行为特性，结构特性。 程 明语 程 句 序 序 包 包 ARCHITECTURE kxor_arc OF kxor IS
IN——输入模式； 输入模式； 输入模式 OUT——输出模式； 输出模式； 输出模式 std_logic表示信号取值的类型为标准逻辑。 表示信号取值的类型为标准逻辑。 表示信号取值的类型为标准逻辑
接口部分—设计实体 二、接口部分 设计实体
再例： 再例：
d0 d1 d2 d3
sel
out1
s ENTITY sel IS PORT(d0,d1,d2,d3:IN BIT; s :IN INTEGER RANGE 0 TO 3; out1 :OUT BIT); END sel;
一个模块中仅有一 接口部分—设计实体 二、接口部分 设计实体 个设计实体。 个设计实体。 设计实体 提供设计模块的公共信息， 提供设计模块的公共信息，是VHDL 设计电路的最基本部分。 设计电路的最基本部分。
调用程序包 a1 语句
VHDL实体的描述方法： 实体的描述方法： 实体的描述方法
kxor
c1
超高速集成电路硬件描述语言VHDL 超高速集成电路硬件描述语言VHDL
概述 第一节 第二节 第三节 第四节 小结
VHDL语言的基本组成 语言的基本组成 VHDL数据类型和属性 数据类型和属性 VHDL的行为描述 的行为描述 VHDL的结构描述 的结构描述
★ 设计方法 传统的电路系统设计方法：纯硬件逻辑设计（试凑法） ◆ 传统的电路系统设计方法：纯硬件逻辑设计（试凑法）
存在的问题： 存在的问题：
当系统规模增大，设计工作量大，设计周期长； 当系统规模增大，设计工作量大，设计周期长； 设计电路的体积大、功耗大、可靠性较低； 设计电路的体积大、功耗大、可靠性较低； 交流性较差。 交流性较差。 现代电路的设计方法：硬件设计+ ◆ 现代电路的设计方法：硬件设计 软件设计 从上至下的设计方法 出现Hardware Description Language,HDL
TYPE < 类型名 IS < 类型范围 ; 类型名> 类型范围> VHDL可用数据类型有五类： 可用数据类型有五类： 可用数据类型有五类 标量类型、复合类型、子类型、文件类型和寻址类型。 标量类型、复合类型、子类型、文件类型和寻址类型。 标量类型包括所有的简单类型：如整数、实数等； 标量类型包括所有的简单类型：如整数、实数等； 复合类型包括数组和记录； 复合类型包括数组和记录； 寻址类型在一般编辑语言中等价为指针； 寻址类型在一般编辑语言中等价为指针； 文件类型是设计者定义的文件类型为设计者提供说明的文件对象； 文件类型是设计者定义的文件类型为设计者提供说明的文件对象； 子类型主要是对现有类型加以限制。 子类型主要是对现有类型加以限制。