集成电路中的晶体管及其寄生效应65页PPT

合集下载

2章-晶体管的寄生效应

2章-晶体管的寄生效应

当发射结反偏(VBE<0),集电结也反偏(VBC<0) 时,为截止区。
当VBC>0 , VBE<0时,为反向工作区。工作 原理类似于正向工作区,但是由于集电区 的掺杂浓度低,因此其发射效率低, R 很小(约0.02)。
C
E N P N
B
反向工作区
共发射极的直流特性曲线
三个区域: 饱和区 放大区 截止区
V1 VT
S
IS
p I3 n I2
IB
V3 IC V2 V1
C
根据基尔霍夫定律,有:
IE IB I C I S 1 1 0 0 0 1 1 0 0 I1 0 I 2 1 I3 1
集成双极晶体管的有源寄生效应
NPN管工作于反向工作区的情况
几个假设:
晶体管参数
F 0 . 99 R 0 . 20 SF 0 . 70 SR 0 . 10
I ES 10 I CS 10
16 15 13
EM模型简化
A A A
PN 结正偏工作时, PN 结反偏工作时, V SC (V 3 ) 0 , I SS ( e V F 0, (e V R 0, (e
V1 VT
V2 VT
1) 1)
I 2 BI ES (e
B

1) I CS (e
V2 VT
IB
E
I
E
I1
N
P
N
IC
I2
C
V1
V2
A B
I1 I2 I2 I1
V 20 V 1 0

NPN管反向运用时 共基极短路电流增 益 I

MOS晶体管PPT演示文稿

MOS晶体管PPT演示文稿
•9
图2.1.1 NMOS晶体管
•10
图2.1.2 NMOS管截面图
•11
图2.1.3 实际的NMOS管衬底引线
•12
(a)增强型
(b)耗尽型
图2.1.4 MOS管在电路中的符号
耗尽型MOS管与增强型MOS管不同之处在于,耗尽型MOS管
在vGS=0时,导电沟道已经存在,它是通过加工过程中的离子注
图2.2.1 导电沟道没有形成
•15
图2.2.2 栅-源电压vGS控制导电沟道宽窄
•16
(a) vDSvGSVT
•17
(b) vDSvGSVT
•18
(c) vDSvGSVT
图2.2.3 NMOS管的工作状态示意图
•19
2.3 MOS晶体管的电流电压关系
1、非饱和区(线性电阻区)
IDK W L vG SV TvD S1 2vD2S (2.3.8)
[3] 陈中建主译. CMOS电路设计、布局与仿真.北京:机械工 业出版社,2006.
[4](美)Wayne Wolf. Modern VLSI Design System on Silicon. 北京:科学出版社,2002.
[5] 朱正涌. 半导体集成电路. 北京:清华大学出版社,2001. [6] 王志功,沈永朝.《集成电路设计基础》电子工业出版
•8
2.1 MOS晶体管结构
根据导电沟道的不同,MOS晶体管可分为P沟道MOS晶体 管(简称为PMOS管)和N沟道MOS晶体管(简称为NMOS管), 而根据在没有外加电压条件下导电沟道形成与否又可分为耗尽型 MOS管和增强型MOS管。
图2.1.1所示的是一只增强型NMOS管,它是在适度掺杂的 P型衬底上制作两个掺杂浓度较高的N型区,分别作为漏区和源 区,在漏区和源区之的区域上面制作一层绝缘层(一般是二氧 化硅物质),绝缘层上面沉积一层多晶硅作为栅区。我们把源区 和漏区两个掺杂区之间的距离称为沟道长度L,而垂直于沟道长 度的有效源漏区尺寸称为沟道宽度W。

晶体管简介ppt课件

晶体管简介ppt课件

接上页
由此可见,PN结的正向电阻很小,反向电 阻很大,这就是它的单向导电性.从这里可 以看出,PN结具有单向导电性的关键是它 的阻挡层的存在及其随外加电压而变化.
病原体侵入机体,消弱机体防御机能 ,破坏 机体内 环境的 相对稳 定性, 且在一 定部位 生长繁 殖,引 起不同 程度的 病理生 理过程
病原体侵入机体,消弱机体防御机能 ,破坏 机体内 环境的 相对稳 定性, 且在一 定部位 生长繁 殖,引 起不同 程度的 病理生 理过程
接上页
2:外加反向电压
外加电压正端接N区,负端接P区.在这种外 电场作用下,P区的空穴和N区的电子都将 进一步离开PN结,使阻挡层厚度加宽.
病原体侵入机体,消弱机体防御机能 ,破坏 机体内 环境的 相对稳 定性, 且在一 定部位 生长繁 殖,引 起不同 程度的 病理生 理过程
病原体侵入机体,消弱机体防御机能 ,破坏 机体内 环境的 相对稳 定性, 且在一 定部位 生长繁 殖,引 起不同 程度的 病理生 理过程
接上页
雪崩击穿和齐纳击穿(电击穿)过程是 可逆的,当加在稳压管两端的反向电压 降低后,管子仍可以恢复。但不能出现 热击穿。
热击穿:反向电流和反向电压的乘积不 超过PN结容许的耗散功率,超过了就会 因为热量散不出去而使PN结温度上升, 直到过热而烧毁。
病原体侵入机体,消弱机体防御机能 ,破坏 机体内 环境的 相对稳 定性, 且在一 定部位 生长繁 殖,引 起不同 程度的 病理生 理过程
面接触型
面接触型二极管的 PN结用合金法或扩 散法做成的
病原体侵入机体,消弱机体防御机能 ,破坏 机体内 环境的 相对稳 定性, 且在一 定部位 生长繁 殖,引 起不同 程度的 病理生 理过程
病原体侵入机体,消弱机体防御机能 ,破坏 机体内 环境的 相对稳 定性, 且在一 定部位 生长繁 殖,引 起不同 程度的 病理生 理过程

第二章 集成电路中的元器件及其寄生效应ppt课件

第二章  集成电路中的元器件及其寄生效应ppt课件
P+ PN结电容 MOS电容
§2-3 横向PNP管
双极集成电路中的基本器件 是NPN管,但在模拟电路中也往 往需要PNP管子,如运算放大器的 输入输出级的有源负载等都经常 使用PNP管。虽然PNP管的单管性 能不如NPN管,但仍然使电路的 性能得到了改善。横向PNP管的出 现,也促使了IIL电路的实现。
C 移速度。 是栅氧化层的单位面积的电容。 OX
式(3.2)就是NMOS器件工作在非饱和区的I-V特性, I D
与 V D S 呈平方律的关系。
如图,我们给出了不同的V G S 下,
根据式(3.2)得出的抛物线,表示
了器件产生的电流随 V G S 增大而增
加。通过计算偏导数很容易计算出
每条抛物线的极值均发生在
以NMOS晶体管为例,我们假设:0 V D S V G S V T H ,在
图中我们从半导体物理的角度出发进行一系列的推导,得到
I VVVV D K 2 ,W L 2
G S T H
D S2 D S
(3.2)
式中 K , 称为器件的跨导系数,
K C , n OX
(3.3)
称为低场电子迁移率,表示单位场强下电子的平均漂 n
一、衬底PNP管
1.集电区是整个电路的公
共衬底。
C
EB
2.其晶体管作用只发生在
纵向,各节面积较平坦, P+
发生区面积可以做的很
P N+
N–-epi
P+
大,所以工作电流可以 P-Sub
很大。
3.因为衬底作为集电区,故不存在有源寄生效应,故可不 用掩埋层。
4.基区电阻较大。
5.集电极串联电阻和集电结电容较大。

课程IC原理集成电路中的晶体管及其寄生效应PPT课件

课程IC原理集成电路中的晶体管及其寄生效应PPT课件
(3)还应注意,NPN管基区侧壁到P+隔离环之间也会形成横向PNP管,必 须使NPN管基区外侧和隔离框保持足够距离。
22
第22页/共109页
2.3 集成双极晶体管的无源寄生效应
CCS1
CBE
CCS2
CCS2
2-3
由图2-3可归纳出集成NPN管的无源寄生效应包括
寄生电阻 res(1~3Ω),rcs (加埋层,磷穿透工艺), rb和寄生电容: CD 扩散电容, CJ 势垒电容(CBE, CBC,CCS), Cpad 焊盘电容
数。如果给出二个电流或电压值,其它四个电流与电压值就可确定。这四个 公式对于晶体管模拟是非常有用的,尤其是在计算机辅助电路分析中,而且 并不仅仅限制在低水平注入条件。这些方程通常称为Ebers-Moll方程。
5
第5页/共109页
EM模型 (Ebers and Moll,1954)最简单的模型
1、基本模型
寄生PNP管处 于放大区
20
第20页/共109页
抑制有源寄生效应的措施:
(1)在NPN集电区下加设n+埋层,埋层的作用有 两个,其一,埋层的下反扩散导致增加寄生PNP管 的基区宽度,使非平衡少数载流子在基区的复合电 流增加,降低基区电流放大系数pnp;其二,埋层 的n+上反扩散导致寄生 PNP管基区掺杂浓度增大, 基区方块电阻减小,由晶体管原理可知,这将导致 发射效率下降从而使寄生 PNP管电流放大系数降低, 还可降低rcs。综上所述,各作用的结果使寄生PNP 管的电流放大系数降至0.01以下,则有源寄生转变 为无源寄生,仅体现为势垒电容的性质。
21
第21页/共109页
(2)可采用外延层掺金工艺,引入深能级杂质,降低少子寿命,从而降低 。掺金工艺是在NPN管集电区掺金(相当于在PNP管基区掺金)。掺 金的作用,使PNP管基区中高复合中心数增加,少数载流子在基区复合加剧, 由于非平衡少数载流子不可能到达集电区从而使寄生PNP管电流放大系数大 大降低。

第二章集成电路中的晶体管及其寄生效应详解

第二章集成电路中的晶体管及其寄生效应详解
另一种是以元器件的工作原理为基础,从元器件的数学方程式出发, 得到的器件模型及模型参数与器件的物理工作原理有密切的关系。 SPICE模型是这种模型中应用最广泛的一种。其优点是精度较高,特 别是随着建模手段的发展和半导体工艺的进步和规范,人们已可以 在多种级别上提供这种模型,满足不同的精度需要。缺点是模型复 杂,计算时间长。
考虑无源寄生元件的集成NPN晶体管刨面图


无源寄生效应: 寄生电阻:
发射极串联电阻;集电极串联电阻,基区电阻

寄生电容:
与PN结有关的耗尽层势垒电容Cj; 与可动载流子在中性区的存储电荷有关的扩散电 容CD; 电极引线的延伸电极电容Cpad;
发射极串联电阻rES

由发射极金属和硅的接触电阻rE,C与发射区的体电阻rE,b, 组成.
10
4 3 有效范围:310 310
(a )
对于扩散的硅
P N 结二极管,在各种结深 xj 的情况下, 单位面积电容 C 相对总结电压V 除以本底浓度N BC 的关系
(b )


(2)查表 对于反偏pn结,作为一级近似,利用公式
ND N A C j (V ) ,VD VT ln 2 N i V 1 V D C jo
器件建模方法

一种是从元器件的电学工作特性出发,把元器件看成黑盒子,测量 其端口的电气特性,提取器件模型,而不涉及器件的工作原理,称 为行为级模型。这种模型的代表是IBIS模型和S参数。其优点是建模 和使用简单方便,节约资源,适用范围广泛,特别是在高频、非线 性、大功率的情况下行为级模型几乎是唯一的选择。缺点是精度较 差,一致性不能保证,受测试技术和精度的影响。
1、基区宽度调制等二级效应; 2、个别元件的分布性质

21集成电路中的晶体管及其寄生效应

21集成电路中的晶体管及其寄生效应
2019/4/6
I E (1 ) I B 1
13
三结四层结构(多结晶体管)
E(n+)
B(p)
pnp
V1
V2
I1 I ES (e 1) aI CS (e 1) bI ES (e 1) I CS (e 1) cI SS (e 1)
V2 VT V3 VT V1 VT V2 VT V3 VT
反向工作区
0
(反偏)
截止区
B(N)
C(P)
正向工作区
0
(反偏)
饱和区
VBE (正偏)
反向工作区
截止区
E
E(n+)
B
C
n+
S P+
B(p)
pnp
V1
V2
P+
n+
p
n+-BL
npn C(n)
n-epi P-Si
V3
S
S(p)
IS V3 IC V2 V1 并不是所有情况 下都起作用的
为了保证个隔离岛之间的绝缘,衬底 始终接最负电位,则寄生PNP管的集 电结总是反偏的
R 1R
0
理想本征集成双极晶体管的 EM模型
2019/4/6
16 理想本征集成双极晶体管的EM模型
§2.2
集成双极晶体管的有源寄生效应
VBC ( 正 偏 ) ( 反 偏 ) V BC ( 正 偏 ) ( 反 偏 ) VBE (正偏)
正向工作区 饱和区
BJT的四种工作状态: E(N) B(P) C(N) E(P)
B
IB
E
I DE I ES (e 1)
IDC

第二章集成电路中的晶体管及其寄生效应

第二章集成电路中的晶体管及其寄生效应

MOSFET49级模型(Level=49, BSIM3V3)
共有166(174)个参数! • 67个DC 参数 • 13个AC 和电容参数 • 2个NQS模型参数 • 10个温度参数 • 11个W和L参数 • 4个边界参数 • 4个工艺参数 • 8个噪声模型参数 • 47二极管, 耗尽层电容和电阻参数 • 8个平滑函数参数(在3.0版本中)


横向PNP管的有效基区宽度大 埋层的抑制作用,使折回集电极的少子路径增加 空穴的扩散系数只有电子扩散系数的1/3左右
提高横向PNP管的特征频率fT措施


增加结深xjc(是否与工艺兼容) 减小发射区尺寸 提高工艺精度减小等效基区宽度 降低外延层掺杂浓度,提高横向PNP管发射区掺 杂浓度(是否与工艺兼容)
次表面齐纳管
将击穿引入体内 (扩散法)
次表面齐纳管 (离子注入法)
2.6 SBD和SCT
(一)SBD(肖特基势垒二极管) 金属与半导体接触形成SBD
SBD(肖特基势垒二极管)VS. pn 二极管
SBD的反向饱和电流IDS大; SBD的正向导通压降Vth小; 正向电压温度系数不同; 小注入时,SBD是多子器件,响应速度快; SBD体串联电阻大(做在外延层上)

可采用外延层掺金工艺,引入深能级杂质,降低 少子寿命,从而降低 。掺金工艺是在NPN管集电区掺
金(相当于在PNP管基区掺金)掺金的作用,使PNP管基区中高复 合中心数增加,少数载流子在基区复合加剧,由于非平衡少数载流 子不可能到达集电区从而使寄生PNP管电流放大系数大大降低

NPN管基区侧壁到P+隔离环之间也会形成横向 PNP管,必须使NPN管基区外侧和隔离框保持足 够距离
对电路设计工程师来说, 采用什么模型参数在很大程度 上还取决于能从相应的工艺制造单位得到何种模型参数!

集成电路设计原理第二章 集成电路中的元器件及其寄生效应

集成电路设计原理第二章  集成电路中的元器件及其寄生效应

(4)扩散穿通型超增益管
的特点
①采用圆形发射区
(周界短,受表面态
影响小)
②应用时BC结偏置限
EB C
制在0V左右(减小基 P+
P NN++ P
NN++
P+
区宽度调制的影响)
N–-epi P-Sub
2021/6/30
30
2.1.8 练习
集成电路设计原理
1. 分别画出单基极条形和双基 极双集电极结构的NPN晶体管的剖 面图,并说明埋层的作用。
集成电路设计原理
2.1.4 集成NPN晶体管的无源寄生效应
2.集成NPN晶体管中的寄生电容
集成晶体管中寄生电容分成以下三类: (1)与PN结有关的耗尽层势垒电容Cj; (2)与可动载流子在中型区的存储电荷 有关的扩散电容CD。 频(下3,)C电pa极d。引很出小线,的可延忽伸略电不极记电。容Cpad。低
集成电路设计原理
2.1.1 集成NPN晶体管的结构


效 B(P)



路 PNP

S(P)

面 图
P+
EB C
P N+
N–-epi
N+
P+
P-Sub

效 结
B


E(N+) NPN
C(N)
Eቤተ መጻሕፍቲ ባይዱ
N
+
P
N
C
P
S
集成电路设计原理
2.1.2 集成NPN晶体管与分立NPN晶体管的差别
(1)四层三结结构,构 成了一个寄生的PNP
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
相关文档
最新文档