高速PCB设计EMI规则探讨(转)
电路板emi设计
电路板EMI设计介绍在现代电子设备中，电路板是连接各个电子元件的重要组成部分。
然而，电路板在高频运行时可能会产生电磁干扰（EMI），对周围的电子设备和系统造成不利影响。
因此，进行电路板EMI设计是必要的，以确保设备的正常工作和可靠性。
本文将详细探讨电路板EMI设计的相关内容。
电磁干扰概述电磁干扰是指电磁场的能量在电路板或其它电子设备中引起的非预期影响。
这些干扰可以来自电源、信号线、地线等各种来源。
电磁干扰可能导致电路板的性能下降、设备故障、通信中断等问题，因此需要通过EMI设计来减小这些干扰。
EMI设计原则在进行电路板EMI设计时，需要遵循一些基本原则，以确保设计的高效和可靠。
以下是一些常用的EMI设计原则：1. 布局和层叠设计合理的电路板布局和层叠设计可以最大程度地减小电磁干扰。
布局设计应将信号线和电源线与敏感线路、高频线路等相隔离，并避免并行布线。
层叠设计可以通过在不同层次上布置信号层、地层和电源层，有效降低电磁辐射。
2. 地线设计地线是电路板EMI设计中非常重要的一部分。
合理的地线布局可以减小地回线的电阻和电感，降低电磁干扰。
使用大面积的地层和多个接地点，可以提高地线的效果。
3. 滤波设计滤波是减小电磁干扰的一种重要手段。
在电路板设计中，可以通过添加滤波电容、电感和滤波器等元件，来抑制高频噪声和谐波。
4. 屏蔽设计屏蔽设计是减小电磁辐射和接收外部干扰的有效方法。
可以在电路板和电子器件之间设置屏蔽罩，以防止电磁干扰的传播。
EMI设计步骤进行电路板EMI设计时，可以按照以下步骤进行：1. 确定设计需求和规范首先，需要明确设计的需求和规范。
根据电子设备的用途和运行环境，制定相应的EMI设计要求。
2. 进行电路板布局设计根据设计需求，进行电路板的布局设计。
将信号线、地线和电源线合理布置，并避免并行布线和敏感线路的相互干扰。
3. 进行层叠设计根据电路板的复杂度和性能要求，进行层叠设计。
将信号层、地层和电源层分开布局，以降低电磁辐射。
PCB EMI设计规范
開關電源的PCB設計規範在任何開關電源設計中，pcb板的物理設計都是最後一個環節，如果設計方法不當，pcb可能會輻射過多的電磁干擾，造成電源工作不穩定，以下針對各個步驟中所需注意的事項進行分析:一、從原理圖到pcb的設計流程建立元件參數－>輸入原理網表->設計參數設置->手工佈局->手工佈線->驗證設計－>複查->cam輸出。
二、參數設置相鄰導線間距必須能滿足電氣安全要求，而且為了便於操作和生產，間距也應儘量寬些。
最小間距至少要能適合承受的電壓，在佈線密度較低時，信號線的間距可適當地加大，對高、低電平懸殊的信號線應盡可能地短且加大間距，一般情況下將走線間距設為8mil。
焊盤內孔邊緣到印製板邊的距離要大於1mm，這樣可以避免加工時導致焊盤缺損。
當與焊盤連接的走線較細時，要將焊盤與走線之間的連接設計成水滴狀，這樣的好處是焊盤不容易起皮，而是走線與焊盤不易斷開。
三、元器件佈局實踐證明，即使電路原理圖設計正確，印製電路板設計不當，也會對電子設備的可靠性產生不利影響。
例如，如果印製板兩條細平行線靠得很近，則會形成信號波形的延遲，在傳輸線的終端形成反射雜訊；由於電源、地線的考慮不周到而引起的干擾，會使產品的性能下降，因此，在設計印製電路板的時候，應注意採用正確的方法。
每一個開關電源都有四個電流回路：(1). 電源開關交流回路(2). 輸出整流交流回路(3). 輸入信號源電流回路(4). 輸出負載電流回路輸入回路通過一個近似直流的電流對輸入電容充電，濾波電容主要起到一個寬頻儲能作用；類似地，輸出濾波電容也用來儲存來自輸出整流器的高頻能量，同時消除輸出負載回路的直流能量。
所以，輸入和輸出濾波電容的接線端十分重要，輸入及輸出電流回路應分別只從濾波電容的接線端連接到電源；如果在輸入/輸出回路和電源開關/整流回路之間的連接無法與電容的接線端直接相連，交流能量將由輸入或輸出濾波電容並輻射到環境中去。
EMI有关PCB布局布线规则
模块电源布局
模块电源旁路电容布局
EMI有关PCB布局布线规则
PCB布线 传输线
传输线要求走线线宽一致，拐线时尤其要注意
EMI有关PCB布局布线规则
PCB布线 传输线
传输线怕过孔引起的阻抗突变，信号线CLK ,RGB RAM BUS 总 VIA不要超过4个
EMI有关PCB布局布线规则
串扰强度和频率正比
EMI有关PCB布局布线规则
PCB布线 串扰
减少串扰措施
➢ 加大线间距，减小线平行长度，必要时可以以jog方式走线；
➢ 加入端接匹配可以减小或消除反射，从而减小串扰； ➢ 信号层限制在高于地线平面10mil以内； ➢ 在串扰较严重的两条线之间插入一条地线，可以起到隔离的作 用，从而减小串扰。
EMI有关PCB布局布线规则
PCB敷铜 地分割
信号线跨越分割地，引起的空间辐射场强
EMI有关PCB布局布线规则
PCB敷铜 地分割
信号线跨越分割地，走线下要有地桥已减小回流
EMI有关PCB布局布线规则
EMI有关PCB布局布线规则
PCB板的堆叠与分层
B种情况，S2S3层信号完整性好， S2层为好的布线层，S3 层次之。电源平面阻抗较好,层电容较大，利于整板EMI抑制。 但S1S2和信号层相邻，有较大层间干扰，且离电源和底层 较远，EMI空间辐射强度较大，需要外加屏蔽壳。 C种情况，这种情况是六层板中最好的情况，S1，S2，S3都 是好的布线层。电源平面阻抗较好。美中不足的是S4层离参 考层远。 D种情况，在六层板中，性能虽优于前三种，但布线层少于 前两种。此种情况多在背板中使用。
EMI有关PCB布局布线规则
PCB板的堆叠与分层
PCB EMI设计规范说明
PCB EMI设计规范1 、IC的电源处理1.1)保证每个IC的电源PIN都有一个0.1UF的去耦电容，对于BGA CHIP，要求在BGA 的四角分别有0.1UF、0.01UF的电容共8个。
对PCB走线的电源尤其要注意加滤波电容，如VTT等。
这不仅对稳定性有影响，对EMI也有很大的影响。
2、时钟线的处理2.1)建议先走时钟线。
2.2)频率大于等于66M的时钟线，每条过孔数不要超过2个，平均不得超过1.5个。
2.3)频率小于66M的时钟线，每条过孔数不要超过3个，平均不得超过2.5个2.4)长度超过12inch的时钟线，如果频率大于20M，过孔数不得超过2个。
2.5)如果时钟线有过孔，在过孔的相邻位置，在第二层(地层)和第三层(电源层)之间加一个旁路电容，以确保时钟线换层后，参考层(相邻层)的高频电流的回路连续。
旁路电容所在的电源层必须是过孔穿过的电源层，并尽可能地靠近过孔，旁路电容与过孔的间距最大不超过300MIL。
图2.5-1过孔处的旁路电容2.6)所有时钟线原则上不可以穿岛。
下面列举了穿岛的四种情形。
2.6.1) 跨岛出现在电源岛与电源岛之间。
此时时钟线在第四层的背面PCB走线，第三层(电源层)有两个电源岛，且第四层的PCB走线必须跨过这两个岛。
2.6.2) 跨岛出现在电源岛与地岛之间。
此时时钟线在第四层的背面PCB走线，第三层(电源层)的一个电源岛中间有一块地岛，且第四层的PCB走线必须跨过这两个岛。
如图2.6-2所示。
2.6.3) 跨岛出现在地岛与地层之间。
此时时钟线在第一层PCB走线，第二层(地层)的中间有一块地岛，且第一层的PCB走线必须跨过地岛，相当于地线被中断。
如图2.6-3所示。
2.6.4) 时钟线下面没有铺铜。
若条件限制实在做不到不穿岛，保证频率大于等于66M 的时钟线不穿岛，频率小于66M的时钟线若穿岛，必须加一个去耦电容形成镜像通路。
在两个电源岛之间并靠近跨岛的时钟线，放置一个0.1UF的电容。
emi设计规则
emi设计规则
EMI设计规则是一套用于指导电磁兼容（EMI）设计的行业标准，该标准由电子电气制造业协会（EIA）于2004年颁布。
EMI设计规则旨在提高电子装置的可靠性，并防止设备间的电磁干扰（EMI）。
EMI设计规则的总体目的是为电子设备的制造者和用户提供技术支持，以确保符合国家电磁兼容监督管理机构（EMCC）的规定。
它指出了设备制造者和使用者应遵守的行为准则，以及他们应使用的电磁兼容（EMI）技术，以确保该设备在运行过程中不受周围电磁环境的干扰，从而保证正常运行。
EMI设计规则涉及多个方面，重点讨论了以下几点：
1.磁兼容法规：首先，EMI设计规则阐述了有关电磁兼容（EMI）的法规，并简要介绍了国家（或测量标准单位）有关EMI的要求，包括衡量电磁兼容性的相关标准，以及测量的方法、设备和技术要求等。
2.容性设计原则：EMI设计规则还介绍了有关基于电磁兼容（EMI）原则的设计原则，包括设计用于电磁兼容性（EMC）评估的测试方法、设计方法、EMC部件和EMI故障检查。
3.件规范：EMI设计规则还介绍了用于改进EMI部件设计的具体指导方针，包括信号束的特定技术、EMI部件的设计、电缆的连接技术、屏蔽技术、滤波技术等。
4.试技术：最后，EMI设计规则还介绍了测试技术，并介绍了EMI 测试设备的选择、校准程序、EMI测量方法和功能和EMI测试报告的准备等技术要求。
因此，EMI设计规则是用于指导电磁兼容（EMI）设计的行业标准，涵盖了多个方面，包括电磁兼容法规、兼容性设计原则、部件规范以及测试技术等，旨在提高设备的可靠性并防止设备间的电磁干扰（EMI），为制造商和用户提供有效的技术支持。
如何解决高速PCB的SI-EMI问题
如何解决高速PCB的SI/EMI问题高速高密度多层PCB板的SI/EMC（讯号完整性/电磁兼容）问题长久以来一直是设计者所面对的最大挑战。
然而，随着主流的MCU、DSP和处理器大多工作在100MHz 以上（有些甚至工作于GHz级以上），以及越来越多的高速I/O埠和RF前端也都工作在GHz级以上，再加上应用系统的小型化趋势导致的PCB空间缩小问题，使得目前的高速高密度PCB板设计已经变得越来越普遍。
许多产业分析师指出，在进入21世纪以后，80%以上的多层PCB设计都将会针对高速电路。
高速讯号会导致PCB板上的长互连走线产生传输线效应，它使得PCB设计者必须考虑传输线的延迟和阻抗搭配问题，因为接收端和驱动端的阻抗不搭配都会在传输在线产生反射讯号，而严重影响到讯号的完整性。
另一方面，高密度PCB板上的高速讯号或频率走线则会对间距越来越小的相邻走线产生很难准确量化的串扰与EMC问题。
SI和EMC的问题将会导致PCB设计过程的反复，而使得产品的开发周期一再延误。
一般来说，高速高密度PCB需要复杂的阻抗受控布线策略才能确保电路正常工作。
随着新型组件的电压越来越低、PCB板密度越来越大、边缘转换速率越来越快，以及开发周期越来越短，SI/EMC挑战便日趋严峻。
为了达到这个挑战的要求，目前的PCB设计者必须采用新的方法来确保其PCB设计的可行性与可制造性。
过去的传统设计规则已经无法满足今日的时序和讯号完整性要求，而必须采取包含仿真功能的新款工具才足以确保设计成功。
目前业界适用于解决这类SI/EMC问题的主要PCB设计工具有Cadence的Allegro PCB SI 230/630和EMControl、明导国际的HyperLynx和Quiet Expert、图研（Zuken）的Hot-Stage 和EMC Adviser，以及AlTIum的PCB Designer和P-CAD。
Cadence的Allegro PCB SI 230/630提供了一种弹性化且整合的解决方案，它是一种完整的SI/PI（功率完整性）/EMI 问题的协同解决方案，适用于高速PCB设计周期的每个阶段，并解决与电气性能相关的问题。
针对高速PCB设计,来分析如何进行EMI控制？
针对高速PCB设计，来分析如何进行EMI控制？
前面我们从理论上分析了EMI的产生情况，并主要从系统设计方面考虑了很多实际采用的抑制EMI的手段和方式，这节里我们将针对高速PCB设计，来分析如何进行EMI控制。
1 传输线RLC参数和EMI
对于PCB板来说，PCB上的每一条走线都可以有用三个基本的分布参数来对它进行描述，即电阻，电容和电感。
在EMI和阻抗的控制中，电感和电容的作用很大。
电容是电路系统存储系统电能的元件。
任何相邻的两条传输线之间，两层PCB导电层之间以及电压层和周围的地平面之间都可以组成电容。
在这些所有的电容中，传输线和它的回流电流之间组成的电容数值最大，也数量最多，因为任何的传输线，它都会在它的周围通过某种导电物质形成回流。
根据电容的公式：C=εs/(4kπd)，他们之间形成的电容的大小和传输线到参考平面的距离成反比，和传输线的直径(横截面积)成正比。
我们都知道，如果电容的数值越大，那幺他们之间存储的电场能量也越多，换句话说，他往外部泄露系统能量的比率将更少，那幺这个系统产生的EMI就会得到一定的抑制作用。
电感是电路系统中存储周围磁场能量的元件。
磁场是由流过导体的电流产生的感生场。
电感的数值表示它存储导体周围磁场的能力，如果磁场减弱，感抗就会变小，感抗变大的时候，磁场就会增大，那幺对外的磁能量辐射也会变大，即EMI值越大。
所以，如果系统的电感越小，那幺就能对EMI进行抑制。
在低频情况下，如果导体变短，厚度变大，变宽的时候，导体的电感就会变小，而在高频情况下，磁场的大小则和导线及其回流构成的闭环面。
EMI相关PCB布局布线规则共47页文档
PCB布线 串扰
减少串扰措施 避开噪声源
电感、晶体肚子邻近表层严禁走线打过孔。CPU肚子邻近表层不要穿线。
PCB布线 环流
信号线和信号回流构成电流环路，布线要遵循 环流最小原则
PCB布线 过孔
高速信号线换层时附近要有地孔提供回流环路 整板要有地孔阵列保证整板阻抗小，回环小。
PCB布线 过孔
高速信号线换层时附近要有地孔提供回流环路
PCB板层结构——层电容
PCB的介电系数影响
电源/地层间距的影响
电源/地层相邻
整板EMC较大，SI性能较好 层间串扰小 环流环路小
电源和地层在两个表层
整板EMC较小，SI性能较差 交互电容增大，层间串扰增大 最大的环流 阻抗失控
层/信号层间距的影响
地层与信号层分别为14.4mils、7.2mils、3.6mils被 干扰的近端和远端串扰强度
第一 第二层 第三层 第四层 层
第一种 GND 情 况
S1+PO WE R
S2+PO WE R
GND
第二种 SIG1 GND POWER SIG2
情
第一况种情况，是四层板中理想的一种情况。因为外层是地层，对EMI有 屏第蔽三作种用，G同ND时电S源1 层同地S层2 也可靠P得OW很E近，使得电源内阻较小，取得 最佳情郊果。但当本板器件密度比较大时不R 能保证第一层地的完整性，这 样第况二层信号会变得更差；信号层相邻层间串扰增大。
PCB板的堆叠与分层
B种情况，S2S3层信号完整性好， S2层为好的布线层，S3 层次之。电源平面阻抗较好,层电容较大，利于整板EMI抑制。 但S1S2和信号层相邻，有较大层间干扰，且离电源和底层 较远，EMI空间辐射强度较大，需要外加屏蔽壳。 C种情况，这种情况是六层板中最好的情况，S1，S2，S3都 是好的布线层。电源平面阻抗较好。美中不足的是S4层离 参考层远。 D种情况，在六层板中，性能虽优于前三种，但布线层少于 前两种。此种情况多在背板中使用。
关于PCB设计过程中的EMC-EMI仿真浅析
关于PCB设计过程中的EMC/EMI仿真浅析由于PCB板上的电子器件密度越来越大，走线越来越窄，走线密度也越来越高，信号的频率也越来越高，不可避免地会引入EMC（电磁兼容）和EMI（电磁干扰）的问题，所以对电子产品的电磁兼容分析以及应用就非常重要了。
但目前国内国际的普遍情况是，与IC设计相比，PCB设计过程中的EMC分析和模拟仿真是一个薄弱环节。
同时，EMC仿真分析目前在PCB设计中逐渐占据越来越重要的角色。
PCB设计中的对EMC/EMI的分析目标信号完整性分析包括同一布线网络上同一信号的反射分析，阻抗匹配分析，信号过冲分析，信号时序分析等等；对于邻近布线网络上不同信号之间的串扰分析。
在信号完整性分析时还必须考虑布线网络的物理拓扑结构，PCB介质层的电介质特性和介电常数以及每一布线层的电气特性。
现在已经有了抑制电子设备和仪表的EMI的国际标准，统称为电磁兼容（EMC）标准，它们可以作为PCB设计者布线和布局时抑制电磁辐射和干扰的规则，对于军用电子产品设计者来说，标准会更严格，要求更苛刻。
对于由多块PCB板通过总线连接而成的系统，还必须分析不同PCB板之间的电磁兼容性能以及接口电路和连接器的EMC/EMI性能。
EMC/EMI的仿真需要用到仿真模型EMC/EMI分析要了解所用到的元器件的电气特性，之后才能更好地具体模拟仿真。
目前应用较多的有IBIS和SPICE模型。
IBIS（I/O Buffer Interface Specification），即ANSI/EIA-656，是一种通过测量或电路仿真得到，基于V/I曲线的I/O缓冲器的快速而精确描述电气性能的模型。
1990年由INTEL牵头、联合数家著名的半导体厂商共同制定了IBIS V1.0的行业标准，经过不断的完善和发展，于1997年更新为IBIS V3.0.现在此标准已被NS、Motorola、TI、IDT、Xilinx、Siemens、Cypress、VLSI等数百家半导体厂商支持，同时Cadence、Mentor、Incases、Zuken-Redac等RDA公司在各自的软件中也添加了有关IBIS的功能模块。
PCB EMI设计规范
PCB EMI设计规范九务冲发表于8/5/2003 7:07:18 PM PCB 技术←返回版面1 IC的电源处理1.1)保证每个IC的电源PIN都有一个0.1UF的去耦电容，关于BGA CHIP，要求在BGA的四角分别有0.1UF、0.01UF的电容共8个。
对加滤波电容，如VTT等。
这不仅对稳固性有阻碍，对EMI也有专门大的阻碍。
2 时钟线的处理2.1)建议先走时钟线。
2.2)频率大于等于66M的时钟线，每条过孔数不要超过2个，平均不得超过1.5个。
2.3)频率小于66M的时钟线，每条过孔数不要超过3个，平均不得超过2.5个2.4)长度超过12inch的时钟线，假如频率大于20M，过孔数不得超过2个。
2.5)假如时钟线有过孔，在过孔的相邻位置，在第二层〔地层〕和第三层〔电源层〕之间加一个旁路电容、如图2.5-1所示，以确保时邻层〕的高频电流的回路连续。
旁路电容所在的电源层必须是过孔穿过的电源层，并尽可能地靠近过孔，旁路电容与过孔的间距最大过孔处的旁路电容2.6)所有时钟线原那么上不能够穿岛。
下面列举了穿岛的四种情形。
2.6.1) 跨岛显现在电源岛与电源岛之间。
现在时钟线在第四层的背面走线，第三层(电源层)有两个电源岛，且第四层的走线2.6-1所示。
2.6.2) 跨岛显现在电源岛与地岛之间。
现在时钟线在第四层的背面走线，第三层(电源层)的一个电源岛中间有一块地岛，且两个岛。
如图2.6-2所示。
2.6.3) 跨岛显现在地岛与地层之间。
现在时钟线在第一层走线，第二层(地层)的中间有一块地岛，且第一层的走线必须跨过地如图2.6-3所示。
2.6.4) 时钟线下面没有铺铜。
设条件限制实在做不到不穿岛，保证频率大于等于66M的时钟线不穿岛，频率小于66M的时钟线假设穿岛，必须加一个去耦电容形成镜在两个电源岛之间并靠近跨岛的时钟线，放置一个0.1UF的电容。
2.7)当面临两个过孔和一次穿岛的取舍时，选一次穿岛。
有关PCB设计的EMI问题指导
图 ２ 电路 板布 局 中 的Ｉ 司一 热 回 路
声 ，后者常常会形成一个巨大的天线 。在同步设计 中， 所有的信号交换都发生在同一端 ， 将会导致产生
定 期 间隔 的噪声 顶峰 。随 着时钟 频率 的增 加 ，信号 问题在 电路 板设 计 中显得越 发重 要 。 即使在 平行 线路 上流动 很短 的距 离 ，电流 也会
：
图１ Ｌ ｊ ｎ ｅ ａ ｒ Ｔ ｅ ｃ ｈ ｎ ｏ Ｊ ｏ ｇ ｙ电源转 化器设计 中的热 回路
Ｅ ＭＩ 问题 的根 源 在 于 快 “ 热 回路 ” 或 者 减 少其 变 化 的速 度 ， 便 可 以 连接器是 Ｅ Ｍ Ｉ 问题的重要 的方面 ， 重新铺设电路板 此 ，
问题 ， 可 以显 著 改 善最终 产 品 的质量 ， 同时避免 意
外 情况 的出现 。
电源 供 应
属外壳的需求。确保电源回路远离连接电路板各层 的线路和低信号敏感线路 ，同样可以缓解电源线路
从系统功能到 Ｅ Ｍ Ｉ 和散热表现 ， 电路板的布局 对 系统其他部分造成的影 响。 决定了整个电源供应系统的成败。交换式电源供应
时也会 对线 路板 的制造 产 出造成危 害 ， 因此 ， 避 免这
些会有 许 多额外 好处 。
区域 化 布 局
为 相 近的功 能 留出专 门区域 ，能 够帮 助工 程设
这样一来 ， 所有耦合便都传导给了地线 ， 而不是信号 中， 电源交换会产生噪声 ， 并辐射整个系统。
容 易受 到噪声 影 响的信 号线路 ，应 当在 其运 行 线 路下 面 ， 设 计接地 回路 。这 将有 助于 降低 阻抗 、 噪 声 电压 ， 缩 小 辐射 区域 。
抗 成正 比 ， 与分 隔距离 成反 比。 将 噪声 线路远 离 敏感线 路 和电路 板外边 缘 噪声 线 路 ，可 以最小化 串扰 问题 。将 噪声线 路集 中在一 起， 并 用 地线 进 行环 绕 ， 同样有 助 于 降低 噪 声 ， 因为
信号完整性和PCB板EMI规则完美版PPT
• (2)戴维宁（Thevenin）端接即分
压器型端接，如右图示。它采用上
拉电阻R1和下拉电阻R2构成端接电
阻，通过R1和R2吸收反射。R1和
R2阻值的选取由下面条件决定。
R1的最大值由可接受的信号的最大上升时间（是RC充放 电时间常数的函数）决定,R1的最小值由驱动源的吸电流 数值决定。R2的选择应满足当传输线断开时电路逻辑高电 平的要求。戴维宁等效阻抗可表示为 RT=R1R2/R1+R2,
• 在高速数字系统中，传输线上阻抗不匹配会引起
信号反射，那么减小和消除反射的方法是根据传 输线的特性阻抗在其发送端或接收端进行终端阻 抗匹配，从而使源反射系数或负载反射系数为零
• 传输线的长度符合下式的条件应使用端接技术。
L tr 2 t pdL
• 式中，L为传输线线长，tr为源端信号的上升时间，
尽管二极管的价格要高于电阻，
但系统整体的布局布线开销也
许会减少，因为不再需要考虑
精确控制传输线的阻抗匹配。
二极管端接的缺点在于：二极管的开关速度一般很难做到很 快，因此对于较高速的系统不适用。
• (2)串行端接
• 串行端接是通过在尽量靠近源端的位置串行插入一个电阻
这里要求RT等于传输线阻抗Z0以达到最佳匹配。此端接 方案虽然降低了对源端器件驱动能力的要求，但却由于在 VCC和GROUND之间连接的电阻R1和R2从而一直在从系 统电源吸收电流，因此直流功耗较大
• 并行AC端接如右图所示，
并行AC端接使用电阻和 电容网络（串联RC）作 为端接阻抗。端接电阻R 要小于等于传输线阻抗Z0， 电容C必须大于100pF，推 荐使用0.1uF的多层陶瓷电 容。电容有阻低频通高频
成为当今PCB设计业界中的一个热门课题.
PCB板EMCEMI的设计技巧
PCB板EMCEMI的设计技巧引言随着IC器件集成度的提高、设备的逐步小型化和器件的速度愈来愈高，电子产品中的EMI问题也更加严重。
从系统设备EMC、EMI设计的观点来看，在设备的PCB设计阶段处理好EMC、EMI问题，是使系统设备达到电磁兼容标准最有效、成本最低的手段。
本文介绍数字电路PCB设计中的EMI控制技术。
1EMI的产生及抑制原理EMI的产生是由于电磁干扰源通过耦合路径将能量传递给敏感系统造成的。
它包括经由导线或公共地线的传导、通过空间辐射或通过近场耦合三种基本形式。
EMI的危害表现为降低传输信号质量，对电路或设备造成干扰甚至破坏，使设备不能满足电磁兼容标准所规定的技术指标要求。
为抑制EMI，数字电路的EMI设计应按下列原则进行：根据相关EMC、EMI技术规范，将指标分解到单板电路，分级控制。
从EMI的三要素即干扰源、能量耦合途径和敏感系统这三个方面来控制，使电路有平坦的频响，保证电路正常、稳定工作。
从设备前端设计入手，关注EMC、EMI设计，降低设计成本。
2数字电路PCB的EMI控制技术在处理各种形式的EMI时，必须具体问题具体分析。
在数字电路的PCB设计中，可以从下列几个方面进行EMI控制。
2、1器件选型在进行EMI设计时，首先要考虑选用器件的速率。
任何电路，如果把上升时间为5n的器件换成上升时间为2、5n的器件，EMI会提高约4倍。
EMI的辐射强度与频率的平方成正比，最高EMI频率（fknee）也称为EMI发射带宽，它是信号上升时间而不是信号频率的函数：fknee=0。
35、Tr （其中Tr为器件的信号上升时间）这种辐射型EMI的频率范围为30MHz到几个GHz，在这个频段上，波长很短，电路板上即使非常短的布线也可能成为发射天线。
当EMI较高时，电路容易丧失正常的功能。
因此，在器件选型上，在保证电路性能要求的前提下，应尽量使用低速芯片，采用合适的驱动、接收电路。
另外，由于器件的引线管脚都具有寄生电感和寄生电容，因此在高速设计中，器件封装形式对信号的影响也是不可忽视的，因为它也是产生EMI辐射的重要因素。
emi设计规则
emi设计规则EMI设计规则是一套运用于电子元件和电路设计中的电磁兼容性（EMC）设计规则。
它是由电子元件制造商和电路板制造商联合发布的国际标准，旨在提高设备的整体结构和元件的适应性，并使设备具有可靠的电磁兼容性性能。
EMI设计规则的出现，改善了传统的设计规则文件的结构和内容，使电路板设计者更加容易理解这些设计规则，让电路板设计过程变得更加有序和可控。
EMI设计规则主要涉及以下几个内容：（一）抗电磁干扰能力EMI设计规则要求设备的整体结构和电子元件的适应性必须达到一定的要求，以确保设备能够顺利运行，具有一定的抗电磁干扰能力。
（二）抗电磁辐射能力EMI设计规则还需要考虑设备的整体结构和电子元件的适应性，以确保设备具有良好的抗电磁辐射能力。
（三）EMI数字设计EMI设计规则要求将数字信号等传递线与模拟信号相分离，并采用有效的绝缘技术，以避免模拟信号和数字信号的相互影响。
（四）电容器的设计EMI设计规则还要求电路板设计者采用陶瓷电容器，以有效减少变压器和感应器等元件的反馈，同时使它们具有良好的抗电磁干扰能力。
（五）布局EMI设计规则还要求电路板设计者采用有效的布局，并使用合理的材料以满足EMI数字设计要求，这样可以有效减少设备的信号损耗和电磁辐射，提高设备的电磁兼容性能。
EMI设计规则的出现，极大地改善了电路板设计的效率，简化了设计者的工作，并使电路板设计变得更加有序和可控，从而促进了电子元件和电路板设计产业的发展。
此外，EMI设计规则还可以提高设备的电磁兼容性，确保设备能够顺利运行，以满足用户的需求。
EMI设计规则的实施和改进是一个持续的过程。
设计者必须适时掌握新的技术进步和行业标准，以满足EMI设计规则所提出的要求，从而更好地保证设备的可靠性和安全性。
PCBlayoutEMI设计规则
•f2*I*A
•d
•共模计算公式： •E=1.26 *10-6 •f*I* L •d
•I表示电流强度； •f表示差模电流的频率； •A表示差模电流环路面积； •d表示测量天线到电缆的距
• I表示电流强度； •f表示共模电流的频率； •L 表示电缆/PCB走线长度；
离
•d 表示测量天线到电缆的距
离
•差模辐射与PCB 哪些因素有关？
。
PPT文档演模板
PCBlayoutEMI设计规则
•五、每条规则详细说明
•1.跨电源和地层的信号线附近放置换层电容案例:
•放大
•换层电容
PPT文档演模板
•剪裁于40-LCNP90-MAD4X
PCBlayoutEMI设计规则
•五、每条规则详细说明
•2.不连续的信号回路检查:
•EMI设计规则二：对高速信号走线区域最大限制地保持地层和电源层的完整，使地层或
• 减小差模辐射常用的方法： • （1）降低电路的工作频率； • （2）减小信号电流的环路面积 A ； • （3）减小信号的电流强度 。
PPT文档演模板
•共模干扰发生原因和解决方法
• 共模辐射是 EMI 最主要的干扰， 通常是由于电路板地的“不平整”导 致的，或者连接 cable线两端地电位 的高低差而导致连接线变成辐射天线 。 • 电路板则是由于地阻抗而引起 位高低不平，从而能量由高到底有了 辐射的条件。所以PCB 排版时要特 别的注意 PCB 地阻抗的问题，从而 减小其产生的干扰。 • 减小共模辐射常用的方法： • （1）降低地阻抗以减小地电位差； • （2）使用去耦电容 ； • （3）使用铁氧体磁环 ； • （4）使用共模滤波器（电源/信号）
•电源检查 •12.电源退耦电容的位置检查; •13.供电连线和地线回路的检查
EMI相关PCB布局布线规则
EMI相关PCB布局布线规则引言电磁干扰（Electromagnetic Interference，简称EMI）是在电路板（PCB）设计中常遇到的问题。
它可能导致信号质量下降，甚至对整个电子系统造成严重的损坏。
为了有效减少EMI对电子系统的干扰，我们需要遵循一定的PCB布局布线规则。
EMI的来源首先，我们需要了解EMI的来源。
EMI可能来自以下几个方面：1.高频信号：在高频信号传输过程中，电流和电压变化迅速，容易产生电磁辐射。
2.快速开关：当快速开关的电源或信号线上出现较大的电流变化时，也会产生较强的辐射。
3.地线回流：当大电流通过地线返回电源时，也会产生较强的辐射。
4.辐射天线：射频电路中的辐射天线可能会通过电磁波和其他设备进行干扰。
PCB布局布线规则为了有效降低EMI的干扰，我们可以遵循以下几个PCB布局布线规则：1. 地线规划地线是减少EMI的关键。
正确规划地线布局可以提供低阻抗回路，减少回流噪音。
以下是地线布局的一些建议：•使用星型接地：将所有地线连接到一个共同的地点，以避免形成环路。
•保持短接：最小化地线的长度，避免地线成为天线。
•分离模拟和数字地线：为模拟和数字电路分别设计独立的地线，以减少干扰交叉。
•分层地线：根据电路需求，将地线分为不同的层次，以减少干扰。
2. 信号与电源线分离将信号线和电源线分离布局可以降低互相干扰的可能性。
以下是一些建议：•远离电源线：尽量将信号线远离电源线，以减少电磁干扰。
•使用屏蔽线：对于高频信号线，使用屏蔽线可以有效减少互相干扰。
•增加地隔离：在电源和信号地之间增加地隔离层，以减少共地干扰。
3. 电源和地面平面电源和地面平面是减少EMI的重要设计元素。
以下是一些建议：•使用整片平面：在PCB设计中尽量使用整片电源与地面平面，减少回流干扰。
•分离模拟和数字平面：为模拟和数字电路分别设计独立的电源平面，以减少干扰交叉。
•避免孔渗透：在电源和地面平面上避免使用过多的孔，以防止干扰的穿透。
高速PCB板的EMI设计导则
高速PCB板的EMI设计导则
李富同;秦伟芳;山其贤;Wayne Hunter
【期刊名称】《电子质量》
【年(卷),期】2004(000)012
【摘要】对PCB板进行电磁兼容设计以减少辐射是使产品满足标准要求最重要的一步.文章即从设计的角度介绍一些电磁兼容设计的方法、经验和导则,对高速电路的设计有很好的帮助.
【总页数】3页(P21-22,24)
【作者】李富同;秦伟芳;山其贤;Wayne Hunter
【作者单位】安捷伦科技上海有限公司,上海,200131;安捷伦科技上海有限公司,上海,200131;安捷伦科技上海有限公司,上海,200131;安捷伦科技上海有限公司,上海,200131
【正文语种】中文
【中图分类】TN972
【相关文献】
1.数字电路PCB板辐射EMI的研究 [J], 冯利民;钱照明
2.开关电源PCB板的EMI抑制与抗干扰设计 [J], 房丽婷;须晓强;
3.高速PCB板基本布线设计 [J], 张勇;徐姗姗;金肖依;
4.高速数字PCB板设计中的信号完整性分析 [J], 朱旻
5.高速光模块PCB板边插头腐蚀失效研究 [J], 周波; 何骁; 邹雅冰; 李星星; 贺光辉
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
高速PCB设计EMI规则探讨（转）[建议加精]
随着，信号上升沿时间的减小，信号频率的提高，电子产品的EMI 问题，也来越受到电子工程师的光注。
高速PCB设计的成功，对EMI的贡献越来越受到重视，几乎60％的EMI问题可以通过高速PCB来控制解决。
做了，4年的EMI设计，一些心得和大家交流、交流。
规则一：高速信号走线屏蔽规则
此主题相关图片如下：
如上图所示：
在高速的PCB设计中，时钟等关键的高速信号线，走需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都是会造成EMI的泄漏。
建议屏蔽线，每1000mil，打孔接地。
[此贴子已经被作者于2004-9-21 8:53:35编辑过]，一次收费，永远享受收费会员服务
规则二：高速信号的走线闭环规则
由于PCB板的密度越来越高，很多PCB LAYOUT工程师在走线的过程中，很容易出现这种失误，如下图所示：
此主题相关图片如下：
时钟信号等高速信号网络，在多层的PCB走线的时候产生了闭环的结果，这样的闭环结果将产生环形天线，增加EMI的辐射强度。
规则三：高速信号的走线开环规则
规则二提到高速信号的闭环会造成EMI辐射，同样的开环同样会造成EMI辐射，如下图所示：
此主题相关图片如下：
时钟信号等高速信号网络，在多层的PCB走线的时候产生了开环的结果，这样的开环结果将产生线形天线，增加EMI的辐射强度。
在设计中我们也要避免。
规则四：高速信号的特性阻抗连续规则
高速信号，在层与层之间切换的时候必须保证特性阻抗的连续，否则会增加EMI的辐射，如下图：
此主题相关图片如下：
也就是：同层的布线的宽度必须连续，不同层的走线阻抗必须连续。
规则五：高速PCB设计的布线方向规则
相邻两层间的走线必须遵循垂直走线的原则，否则会造成线间的串扰，增加EMI辐射，如下图：
此主题相关图片如下：
相邻的布线层遵循横平竖垂的布线方向，垂直的布线可以抑制线间的串扰。
规则六：高速PCB设计中的拓扑结构规则
在高速PCB设计中有两个最为重要的内容，就是线路板特性阻抗的控制和多负载情况下的拓扑结构的设计。
在高速的情况下，可以说拓扑结构的是否合理直接决定，产品的成功还是失败。
此主题相关图片如下：
如上图所示，就是我们经常用到的菊花链式拓扑结构。
这种拓扑结构一般用于几Mhz的情况下为益。
高速的拓扑结构我们建议使用后端的星形对称结构。
规则七：走线长度的谐振规则
此主题相关图片如下：
检查信号线的长度和信号的频率是否构成谐振，即当布线长度为信号波长1／4的时候的整数倍时，此布线将产生谐振，而谐振就会辐射电磁波，产生干扰。
规则八：回流路径规则
此主题相关图片如下：
所有的高速信号必须有良好的回流路径。
近可能的保证时钟等高速信号的回流路径最小。
否则会极大的增加辐射，并且辐射的大小和信号路径和回流路径所包围的面积成正比。
规则九：器件的退耦电容摆放规则
此主题相关图片如下：
退耦电容的摆放的位置非常的重要。
不合理的摆放位置，是根本起不到退耦的效果。
退耦电容的摆放的原则是：靠近电源的管脚，并且电容的电源走线和地线所包围的面积最小。