第六章 模拟信号调理电路3

上 页
下 页
2.6.2 逐次逼近型A/D转换器
逐次逼近型A/D转换器是将输入模拟电压与不 同的基准电压多次比较，比较时从DAC输入数字 量的高位到低位逐次进行，依次确定各位数码的 “0”、“1”状态，使转换所得的数字量在数值 上逐次逼近输入模拟量的对应值。
wk.baidu.com
6.6.3 逐次逼近型A/D转换器
逐次逼近型A/D转换器组成
如果将采样频率提高一个过采样系数k，即采样频率为kfs， 再来讨论同样的问题。FFT分析显示噪声基线降低了，SNR 值未变，但噪声能量分散到一个更宽的频率范围。Σ-Δ 转换 器正是利用了这一原理，具体方法是紧接着1bit ADC之后进 行数字滤波。大部分噪声被数字滤波器滤掉，这样，RMS噪 声就降低了，从而一个低分辨率ADC，Σ-Δ 转换器也可获得 宽动态范围。
存在一个问题
简单的过采样和滤波是如何改善SNR的呢？ 一个1bit ADC的SNR为7.78dB（6.02+1.76）， 每4倍过采样将使SNR增加6dB，SNR每增加6dB 等效于分辨率增加1bit。这样，采用1bit ADC进行64倍过采样就能获得4bit分辨率；而 要获得16bit分辨率就必须进行415倍过采样， 这是不切实际的。Σ -Δ 转换器采用噪声成形 技术消除了这种局限，每4倍过采样系数可增 加高于6dB的信噪比。
②相对精度
相对精度定义为在整个转换范围内，任一
数字输出码所对应的模拟输入实际值与理想值
之差与模拟满量程值之比。
③偏移误差。
ADC的偏移误差定义为使ADC的输出最低
位为1，施加到ADC模拟输入端的实际电压与
理论值1/2(Vr／2n)(即0.5LSB所对应的电压值)
之差（又称为偏移电压）。
④增益误差 增益误差是指ADC输出达到满量程时，实 际模拟输入与理想模拟输入之间的差值，以模 拟输入满量程的百分数表示。 ⑤线性度误差 ADC的线性度误差包括积分线性度误差和微 分线性度误差两种。 a．积分线性度误差 积分线性度误差定义为偏移误差和增益误 差均已调零后的实际传输特性与通过零点和满 量程点的直线之间的最大偏离值，有时也称为 线性度误差。
若
vi
1 VREF 15
所有电压比较器 的输出都为低电平， 寄存器中所有触发 器输出0； 若
1 3 VREF v i VREF 15 15
C1比较器输出高电平，其余 电压比较器的输出都为低电平， 寄存器中各触发器输出 0000001
vi
13 VREF 15
7 9 VREF v i VREF 15 15
过采样、噪声成形、数字滤波和抽取。
（1） 过采样技术
图3.22 理想3位ADC转换特性
传统采样：
输入一个正弦信号，然后以频率 fs采样--按照 Nyquist定理，采样 频率至少两倍于输入信号。从FFT 分析结果可以看到，一个单音和一 系列频率分布于DC到fs /2间的随 机噪声。这就是所谓的量化噪声， 主要是由于有限的ADC分辨率而造 成的。单音信号的幅度和所有频率 噪声的RMS幅度之和的比值就是信 号噪声比（SNR）。对于一个Nbit ADC，SNR可由公式： SNR=6.02N+1.76dB得到。为了 改善SNR和更为精确地再现输入信 号，对于传统ADC来讲，必须增加 位数。
图2.28
二阶Σ -Δ ADC
Σ-Δ调制及噪声整形技术
图2.24 带模拟滤波和数字滤波的过采样
图3.27
成形后的量化噪声分布
图3.29 信噪比与阶数和过采样倍率之间的关系
（3） 数字滤波和采样抽取技术
Σ-Δ 调制器以采样速率输出1bit数据流，频率 可高达MHz量级。数字滤波和抽取的目的是从该 数据流中提取出有用的信息，并将数据速率降低 到可用的水平。 Σ-Δ ADC中的数字滤波器对1bit数据流求平 均，移去带外量化噪声并改善ADC的分辨率。数 字滤波器决定了信号带宽、建立时间和阻带抑制。
6.6.1 A/D转换器的性能指标
A/D 转换器常用以下几项技术指标来评 价其质量水平。 (1) 分辨率 ADC的分辨率定义为ADC所能分辨的输 入模拟量的最小变化量。 (2) 转换时间 A/D转换器完成一次转换所需的时间定义 为A/D转换时间。
(3) 精度 ①绝对精度 绝对精度定义为：对应于产生一个给定的输 出数字码，理想模拟输入电压与实际模拟输入 电压的差值。 绝对精度由增益误差、偏移误差、非线性误 差以及噪声等组成。
（2） 噪声成形
Σ -Δ 调制器包含1个差分放大器、1个积分器、1个比较器以及1个由1bit DAC（1 个简单的开关，可以将差分放大器的反相输入接到正或负参考电压）构成的反馈环。 反馈DAC的作用是使积分器的平均输出电压接近于比较器的参考电平。调制器输出中 "1"的密度将正比于输入信号，如果输入电压上升，比较器必须产生更多数量的"1"， 反之亦然。积分器用来对误差电压求和，对于输入信号表现为一个低通滤波器，而对 于量化噪声则表现为高通滤波。这样，大部分量化噪声就被推向更高的频段。和前面 的简单过采样相比，总的噪声功率没有改变，但噪声的分布发生了变化。
在第二个时钟脉冲 作用下，按同样的方 法将次高位置1，使 寄存器输出1100（最 高位的1保留时）或 0100（最高位的1丢 掉时），并送入比较 器与输入信号Vi进行 比较，从而确定次高 位的1是否应该保留。 按此方法逐次比较，直至最低位比较完后，转换结束。
3)逐次逼近型A/D转换器特点
逐次逼近型A/D转换器的转换时间取决于输 出数字位数n和时钟频率，位数越多，时钟频 率越低，转换所需要的时间越长。在输出相同 位数的情况下，该转换方式的转换速度是除并 联比较型外最快的一种，而且输出位数较多时 电路规模较小，所以是目前集成A/D转换器产 品中使用较为普遍的一种。
6.6.4 双积分式A/D转换器 1)基本原理
(1)初始阶段 START=0，控制逻 辑输出的控制信号使 计数器清0（计数器 的溢出位同时被清 零），同时控制逻辑 控制模拟开关S0闭合， 使电容C充分放电。
(2)积分第一阶段
积分开始：令 START=1，控制 逻辑输出控制信 号（S1、S2的状 态组合）控制模 拟开关S 与Vi接 通，使积分器对 Vi反向积分。 积分器开始反向积分 （第一次积分）： 若Vi>0，有V0<0，VC>0，S 与Vi接通的同时控制逻辑控制计 数器开始计数（计数脉冲周期为T0），当计数器计满时，其溢出 位变为1，控制电路根据Vc和溢出位的状态控制模拟开关S1与VREF接通，同时计数器又从0开始计数。
T1 2 TC
n
式中Tc计数脉冲周期
返 回
上 页
下 页
第二次积分
VREF 1 t2 v 0 ( t 2 ) v 0 ( t 1 ) [ (VREF )dt ] v 0 ( t 1 ) T2 t RC 1 RC
T2 DTC
其中D为计数器中的计数值。
返 回上 页下 页
v0 (t2 ) 0
b．微分线性度误差
积分线性度误差是从总体上来看ADC的
数字输出，表明其误差最大值。但是，在
很多情况下往往对相邻状态间的变化更感
兴趣。微分线性度误差就是说明这种问题
的技术参数，它定义为ADC传输特性台阶
的宽度（实际的量子值）与理想量子值之
间的误差，也就是两个相邻码间的模拟输
入量的差值对于Vr/2n的偏离值。
积分第二阶段
积分器开始正向积分 （第二次积分）：当V0 上升到略大于0时，Vc 变为低电平，该低电平 使控制逻辑输出控制信 号，控制计数器停止计 数。此刻计数器的计数 值即为A/D转换值。因 为发生了两次积分过程， 称为双积分式A/D转换。
第一次积分
第一次积分：设 Vi在某一时间是常数，
1 t1 vi v0 (t1 ) vi dt T1 RC 0 RC
如果对噪声成形后的Σ -Δ 调制器输出进行数字滤波，将有可能 移走比简单过采样中更多的噪声。这种调制器（一阶）在每两倍的 过采样率下可提供9dB的SNR改善。 在Σ -Δ 调制器中采用更多的积分与求和环节，可以提供更高阶 数的量化噪声成形。例如，一个二阶Σ -Δ 调制器在每两倍的过采样 率下可改善SNR 15dB。
6.6.2 并联比较型A/D转换器
1） 组成
分压电 阻链
电压比 分压电 较器 阻链
寄存器
优先编 码器
2）3位并联比较型A/D转换器原理图
2）并联比较型A/D转换器工作原理 由图可见，分压电阻链由一个R/2和7个R电阻 组成，它们依次对参考电压VREF分压。R/2电阻 分得的电压为
R/2 1 VREF ( ) VREF R/2 7R 15
1 t1 vi v0 (t1 ) v dt T1 i RC 0 RC
VREF 1 t2 v 0 ( t 2 ) v 0 ( t 1 ) [ ( V ) dt ] v ( t ) T2 REF 0 1 t 1 RC RC
vi VREF
T2 T1
D
vi n 2 VREF
可见D只VERF与 Vi和有关系，与RC无关。当 Vi=VERF时，D输出最大值，当Vi超VERF过时溢出。
双积分式A/D转换器转换波形
3)双积分式A/D转换器特点
双积分A/D在积分期间如果有干扰叠加到输入信号中，由 于干扰一般是对称的，积分器的输出将取其平均值从而起 到滤波的作用，提高了抗干扰能力，实际应用较广。但是 由于转换精度依赖于积分时间，因此转换速度较慢。
同理可得到其他各R上分得的电压为
3 VREF 15
返 回 上 页 下 页
2)并联比较型A/D转换器工作原理
将以上7个电压分别接 到7个电压比较器的反相 输入端，同时将模拟输 入电压接到各电压比较 器的同相输入端，使输 入电压通过比较器分别 与这7个电压同时进行比 较。当输入电压比相应 的参考电压高时，相应 的比较器输出高电平， 否则输出低电平。
6.6.5 Δ-Σ型ADC
过采样Σ -Δ A/D变换器由于采用了过采
样技术和Σ -Δ 调制技术，增加了系统中数字
电路的比例，减少了模拟电路的比例，并且
易于与数字系统实现单片集成，因而能够以
较低的成本实现高精度的A/D变换器，适应
了VLSI技术发展的要求。
Σ -Δ ADC工作原理
越来越多的应用，例如过程控制、称重等，都需要 高分辨率、高集成度和低价格的ADC。 新型Σ -Δ 转 换技术恰好可以满足这些要求。然而，很多设计者对 于这种转换技术并不十分了解，因而更愿意选用传统 的逐次比较ADC。Σ -Δ 转换器中的模拟部分非常简单 （类似于一个1bit ADC），而数字部分要复杂得多， 按照功能可划分为数字滤波和抽取单元。由于更接近 于一个数字器件，Σ -Δ ADC的制造成本非常低廉。
d2d1d0=？
各触发器的输出直接送入优先编码器的输入端，根据 优先编码器的功能，只有最高级别的比较器输出的高电 平被编码。所以可得到编码器的对应输出编码d2d1d0。 此即为模拟量对应的数字量。
3）并联比较型A/D转换器优缺点 优点：转换速度快。 缺点：随着输出位数的增加， 所需器件数增加很快
返 回
图3.17 ADC的积分线性度误差
图3.18 ADC的微分线性度误差
与微分线性度误差直接关联的一个ADC的常用 术语是失码（Missing Cord）或跳码(Skipped Cord)，也叫做非单调性。
图3.19 ADC的失码现象
⑥温度对误差的影响 环境温度的改变会造成偏移、增益和线 性度误差的变化。
比较器
控制电 分压电 路
阻链
逐次近 似寄存 器
D/A转 换器
1)逐次逼近型A/D转换器原理图
2)逐次逼近型A/D转换器转换过程
(1) 转换启动
转换开始前逐次逼近寄存器输出清零，4位DAC 输出V0=0。转换控制信号VL=1时开始转换。
2 第一个时钟
在CLK第一个时钟脉冲作用下，控制逐次逼近寄存器最高位 输出为1，其余位输出0，即逐次逼近寄存器输出1000
2)逐次逼近型A/D转换器转换过程
(3 ) 进入D/A转换器 进入D/A转换器，经D/A转换器转换为与之对应的模拟电 压V0，送入比较器与模拟输入信号Vi进行比较 ◆若V0>Vi，说明数字量1000太大，高位的1应去掉 ◆若Vi>V0，说明数字量1000不够大，高位的1应保留。
2)逐次逼近型A/D转换器转换过程