寄存器与移位寄存器教材
5.4 寄存器和移位寄存器
D2=Q1
D3=Q2
D触发器的特性方程
Qn+1=D
Q0n+1=DI Q1n+1 =Q0 Q2n+1 =Q1 Q3n+1 =Q2
5.5.1
移位寄存器电路分析
Q FF D D
I 0 0 0
并 Q FF
1
行
1
输 Q FF
2 2
出 Q FF D
3 3 3
1D
D Q
1
D 1D Q
2
1D
Q
1D
Q 串行 输出
串行 输入
74LS175的功能表 输 入 输 出
2D
1D
2Q
＞ C1 2Q
R
RD CP 1D 2D 3D 4D 1Q 2Q 3Q 4Q 0 × × × × × 0 0 0 0
3D
1D
3Q
＞ C1 3Q
R
1 1
1D 2D 3D 4D 1D 2D 3D 4D 1 × × × × 0 × × × × 保 持
4D 1 CP
0
1
1
Q0 Q1 Q2 Q3 CP 经过4个CP脉冲作用后，从DI 端串行输入的数码 就可以从Q0 Q1 Q1(D3并行输出。 0 串入并出 2Q ) 1 0 0
3
2
1(D2)
1(D3)
0
0
3 0(D1) 1(D2) 1(D3) 0 经过7个CP脉冲作用后，从DI 端串行输入的数码 1(D0) 0(D 1(D2) 1(D3) 就可以从4 O 端串行输出。 1) D 串入串出
n n
不变 翻转 置1
74LS195 数据输入分析
1
5.5.2 集成移位寄存器
寄存器和移位寄存器(共15张PPT)
第2页，共15页。
寄存器的结构特点
Q0 Q0
FF0 1D C1 R
Q1 Q1
FF1 1D C1 R
Q2 Q2
FF2 1D C1 R
Q3 Q3
FF3 1D C1 R
D0 CP CR D1
D2
D3
各触发器均为 D 功能且并行使用。
1 个触发器能存放 1 位二进制数码，因此 N 个触 发器可构成 N 位寄存器。
(1) 用同步置零端或置数端获得 N 进制计数器 。这时应根据 SN-1 对应的二进制代码写反馈函数。
4 位寄存器 理解寄存器和移位寄存器的作用和工作原理。
翻转是否同步分有：同步计数器和异步计数器 理解寄存器和移位寄存器的作用和工作原理。
M1 M0 = 01 时，右移功能。 和状态转换真值表，然后由此分析时序逻 按计数进制分有：二进制计数器、十进制计数器和任意进制计数器；
。计数器除了用于计数外，还常用于分频、定 每输入一个移位脉冲，移位寄存器中的数码依次向左移动 1 位。
6.4 寄存器和移位寄存器
主要要求：
理解寄存器和移位寄存器的作用和工作原理。 了解集成移位寄存器的应用。
第1页，共15页。
一、寄存器
RQe0g~isQte3r，是同用时于输存出放的二，进这制种数输码出。方式称
并行输出。
DQ00 Q0 QD11 Q1 QD22 Q2 QD33 Q3
4 位 寄
FF0 1D C1 R
有关。时序逻辑电路的工作状态由触发器存
储和表示。
第9页，共15页。
时序逻辑电路按时钟控制方式不同分为同步时序逻 辑电路和异步时序逻辑电路。前者所有触发器的时 钟输入端 CP 连在一起，在同一个时钟脉冲 CP 作用
尹其畅 第十九讲 寄存器和移位寄存器
41
集成移位寄存器简介
并行输入－并行输出 ( 双向 ) 74LS194、74LS198、74LS299，等。
并行输入－串行输出 74LS165、74LS166，等。
串行输入－并行输出 74LS164，等。
串行输入－串行输出 74LS91，等。
作业
P174 5.6
42
第六章
电子技术 数字电路部分
时序逻辑电路
18
2. 具体电路
&
G1 +5V
G2
&
启动 脉冲
S0 QA1QB1QC1QD1
S1 CP1
74LS194
(1)
R1 A1 B1 C1 D1
串行输出
S0 QA2QB2QC2QD2
S1 CP2
74LS194 (2)
R2 A2 B2 C2 D2
CP
移位
脉冲
+5V D0 D1 D2
D3 D4 D5 D6
并行输入 19
1 2 3 4 5 6 7 8 9 10
输出 1Q 1D 2D 2Q 3Q 3D 4D 4Q GND
控制
八D寄存器 ：三态输出
低电平
共输出控制
有效
共时钟
7
6.2.2 移位寄存器
所谓“移位”，就是将寄存器所存各位 数据， 在每个移位脉冲的作用下，向左或向右移动一位。 根据移位方向，常把它分成三种：
左移 寄存器
1 1 1 0 D0 D1 D2 D3 右移 ( S1S0=01)
1 1 1 1 0 D0 D1 D2 右移 ( S1S0=01) 1 1 1 1 1 0 D0 D1 右移 ( S1S0=01) 1 1 1 1 1 1 0 D0 并行输入 ( S1S0=11)
数字电路寄存器和移位寄存器PPT学习教案
真值表：(同步触发器)
____
CPi
Di
Q n1 i
Q n1 i
__
0 X Qin Qin
10 0 1
11 1 0
2.带公共时钟和复位的六位寄存器 (TTL74174)
Q1
Q2
Q3
Q4
Q5
Q6
D1
D2
D3
D4
D5
D6
Rd
Rd
Rd
Rd
Rd
Rd
CP
__
Cr
CP
__
Cr
真值表：(边沿触发器)
状态图： 有效循环（六进制计数器或六分频器）
Q0Q1Q2 000 100 110
001 011 111
无效循环
101 010
第10页/共13页
c . 奇数分频器（数据右移）
f CP 7
1 0
CP QA QB QC QD
0
0
0
0
CP
1000
0 QA QB QC QD
S
1
S
__
Cr DR A B C D DL
并行输出 Q2
D F2
第3页/共13页
CP Q0 Q1 Q2 000
1 0 0 DL0 2 0 DL0 DL1 3 DL0 DL1 DL2
CP Q0 Q1 Q2
第4页/共13页
Q0 Q1
R
右移数据输入 D
J
J
F0
F1
K
K
三位右移寄存器
CP Q0 Q1 Q2 000
1 DR0 0 0 2 DR1 DR0 0 3 DR2 DR1 DR0
第5页/共13页
第19讲寄存器和移位寄存器58755-PPT课件
2、双向移位寄存器
第19讲 寄存器 和移位寄存器
Digital Logic Circuit
Q Q
n 0
n 1
1 1
M D SR
MQ
n 1
M
Q
n 0
MQ
n 2
Q
n 2
1
M
Q
n 1
MQ
n 3
Q
n 3
1
M
Q
n 2
MD
SL
M=0时右移
Q Q
n 0
n 1
1. 计数器型顺序脉冲发生器
计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数 器和译码器构成。
Y0
Y1
Y2
Y3
&
&
&
&
Q0 FF0
Q0
Q1 FF1 Q1
Digital Logic Circuit
1 1J C1 1K
1J C1 1K
CP
计数器
CP
Q0
Q0n1 Q0n
寄存器和移位寄存器
第19讲 寄存器 和移位寄存器
Digital Logic Circuit
寄存器：存放数码、运算结果或指令的电路。是计算机的重要部件。
寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存 储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。
按照功能的不同，可分为基本寄存器（锁存寄存器）和移位寄存器。
重点与难点： 寄存器和移位寄存器的基本概念、工作原理
寄存器和移位寄存器通用课件
通过设置特殊功能寄存器的值，可以控制计算机的运行 方式和状态。
移位寄存器概述
02
移位寄存器的定义与功能
01
移位寄存器是一种数字逻辑电路， 能够将输入的二进制序列在时钟 信号的控制下，逐位向左或向右 移动。
02
D
寄存器和移位寄存器的发展趋 势与未来展望
05
技术发展与新应用领域
技术进步
随着微电子技术的不断发展，寄存器和移位寄存器的集成度越来越高，性能越来越强大。
新应用领域
除了传统的数字逻辑和计算机应用，寄存器和移位寄存器在物联网、智能制造、自动驾驶等领域的应用也越来越 广泛。
未来发展方向与挑战
高速、低功耗
A
数字逻辑电路
寄存器和移位寄存器在数字逻辑电路中广泛应 用，如计数器、触发器等。
自动化控制系统
用于存储控制参数和状态信息，实现自动 化控制系统的稳定运行。
B
C
数据压缩与解压缩
利用移位寄存器实现数据压缩和解压缩，降 低存储和传输成本。
音频处理
在音频处理系统中，寄存器和移位寄存器用 于实现音频信号的滤波、混响等效果。
1.A 作为数据传输和处理的关键元件，移位寄存器
在数字系统中广泛应用于串行通信、数据转换、 算术运算和程序控制等领域。
1.C 进制数的乘除运算和二进制数的位移操作。 在算术运算中，移位寄存器可以快速实现二
1.B 转换，便于长距离数据传输和节省硬件资源。
通过移位操作，可以实现数据的串行/并行
1.D 在程序控制中，移位寄存器用于实现机器 指
移位寄存器
在数据传输、算术运算、序列检测等场景中应用较多，特别 是在通信和控制系统中。
第二十六讲寄存器和移位寄存器
第二十六讲寄存器和移位寄存器第二十六讲寄存器和移位寄存器7.4.1 寄存器1．定义2．电路举例3．逻辑功能分析7.4.2 移位寄存器一、单向移位寄存器㈠由4个维持阻塞D触发器组成4位右移位寄存器。
1．逻辑电路：2．工作原理3．右移位寄存器的状态表㈡4位左移位寄存器。
二、双向移位寄存器4位双向移位寄存器CT74LS194 1．逻辑功能示意图2．功能表3．主要功能分析7.4.3 移位寄存器的应用一、环形计数器逻辑电路、工作原理1．写方程式2．状态转换真值表3．逻辑功能4．工作波形（在有效状态时）。
5．优缺点：二、扭环计数器同环形计数器的分析过程7.4.4 顺序脉冲发生器一、基本概念二、由环形计数器实现三、由双向移位寄存器CT74LS194构成㈠顺序正脉冲㈡顺序负脉冲四、还可以用计数器+译码器实现现代教学方法与手段：DLCCAI或EWB演示移位寄存器和顺序脉冲发生器的逻辑功能7.4 寄存器和移位寄存器寄存器：存放数码、运算结果或指令的电路。
移位寄存器：不但可存放数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移位。
一个触发器可存储一位二进制代码。
n位二进制代码寄存器需n个触发器。
寄存器应用举例：1 运算中存贮数码、运算结果。
2 计算机的CPU由运算器、控制器、译码器、寄存器组成，其中就有数据寄存器、指令寄存器、一般寄存器。
课堂讨论：寄存器与存储器有何区别?寄存器内存放的数码经常变更，要求存取速度快，一般无法存放大量数据。
（类似于宾馆的贵重物品寄存、超级市场的存包处。
）存储器存放大量的数据，因此最重要的要求是存储容量。
（类似于仓库）7.4.1 寄存器1．定义寄存器：用以存放二进代码的电路。
2．电路举例由维持阻塞D触发器组成的4位数码寄存器。
3．逻辑功能分析：7.4.2 移位寄存器具有存放数码和使数码逐位右移或左移的电路称作移位寄存器，又称移存器。
课堂讨论：二进制的乘除法如何实现?(利用了移位寄存器)移位寄存器又分为单向移位寄存器和双向移位寄存器。
651 寄存器和位移寄存器 (2) 共48页PPT资料
1101全部存入了寄存器中。这种输入方式称为串行
输入方式。由于右移寄存器移位的方向为
DI→Q0→Q1→Q2→Q3，即由低位向高位移动，所以又称为 上移寄存器。
（2）左移寄存器
并
行
输
出
串行输出
Q0
Q1
Q2
FF0 D0 1D Q
FF1 D1 1D Q
FF2 D2 1D Q
FF3 D3 1D Q
Q3
DI 串行输入
1. 基本寄存器（P.279.）
寄存器——存储二进制数码的时序电路组件—— 集成数码寄存器74LSl75 、74HC/HCT374内部电路：
Q0 Q0 FF0
Q
1D ∧C1 R
Q1 Q1 FF1
Q
1D ∧C1 R
Q2 Q2 FF2
Q 1D ∧C1 R
Q3 Q3 FF3
Q 1D ∧C1 R
1 D 0 CP
∧ ∧ ∧ ∧
C1
C1
C1
C1
R
R
R
R
CP CR
特点： 右触发器输出端反馈到左邻触发器的输入端。
（3） 8位移位寄存器74LS164
逻辑符号
10
11
12
13
3
4
5
6
A、B——串行输入数据端
R d ——异步清零端
CP ——移位脉冲输入端 QH～QA为输出端
2 B
1 A
QH
QG
QF
QE
QD
QC
9
Rd
QB
D0 D1 D2 D3
(b) 逻辑功能示意图
2. 非二进制计数器（P.295.）
N进制计数器又称模N计数器。 当N=2n时，就是前面讨论的n位二进制计数器； 当N≠2n时，为非二进制计数器，如十进制、 七进制、十二进制计数器等。 非二进制计数器通常用集成计数器芯片构成， 构成方法通常为反馈清零法和反馈置数法；也有 采用分立元件———用单个触发器构成的，其 构成方法多为反馈阻塞法。
寄存器和移位寄存器课件
数字电路与系统东南大学信息科学与工程学院第七章常用时序逻辑电路模块及应用寄存器和移位寄存器计数器序列信号发生器7.1 寄存器和移位寄存器寄存器◆寄存器是存储二进制信息的时序电路，它具有接收和寄存二进制数码的功能；◆前面介绍的触发器，我们曾经说过，它有两个基本功能：存储一位二进制信息；能够置位、复位；◆因此，触发器就是一种可以存储一位二进制信息的寄存器；◆将n个触发器合并起来使用，可以存储n位的二进制信息，也就是构成了n位的寄存器；时序逻辑电路模块我们常用的时序逻辑电路，很多有现成的集成电路产品，这包括：寄存器、移位寄存器、计数器、脉冲序列发生器、以及一些常用的驱动电路；本章的目的是介绍常用的时序逻辑器件，在此基础上，同学们能够查阅集成电路手册中的器件逻辑符号和功能表，学会使用相关的器件；能够使用集成时序逻辑模块，设计相应的电路；具备分析和设计逻辑器件基本功能电路的能力；了解集成时序逻辑电路功能模块的种类；◆该电路的数码接收过程为：●先将需要存储的四位二进制数码送到数据输入端D0～D3；●在CP端送一个时钟脉冲，脉冲上升沿后，四位数码并行地出现在四个触发器的Q端；●74175的功能表：移位寄存器◆移位寄存器不但可以寄存数据，而且在移位脉冲作用下，寄存器中的数据能够根据需要向左或向右移动；◆4位右移移位寄存器：◆我们来看这个电路的工作：◆设移位寄存器的初始状态为0000，串行输入数码D I=1101，从高位到低位依次输入；◆在4个移位脉冲作用后，输入的4位串行数码1101全部存入了寄存器中；再经过4个脉冲，数据全部移出了移位寄存器；◆其工作的状态表：再经过4个脉冲，与前面的时序图对应，其输入和输出？集成右移移位寄存器74195◆根据上面的分析，可以得到74195的功能表：◆74195的电路符号：（2）左移寄存器◆采用4位D触发器构成，数据由最右边的触发器D端输入；◆串行输出端为最左边的触发器Q端；(3)双向移位寄存器观察右移寄存器和左移寄存器，引入一控制端S，很容易构成既可左移又可右移的双向移位寄存器；◆其中，D SR为右移串行输入端，D SL为左移串行输入端；◆我们分析这个电路：◆当S=1时，D0=D S R、D1=Q0、D2=Q1、D3=Q2，在CP脉冲作用下，实现右移操作；当S=0时，D0=Q1、D1=Q2、D2=Q3、D3=D SL，在CP脉冲作用下，实现左移操作；（4）集成移位寄存器74194，就是双向移位寄存器74194的功能表74194逻辑符号图和引脚图由功能表可以看出74194具有如下功能:◆异步清零：当R D=0时，即刻清零，与其他输入及CP无关；◆当R D=1时，74194有4种工作方式，S1、S0是控制端：⏹当S1S0=00时，不论有无CP到来，各触发器状态不变；⏹当S1S0=01时，在CP的上升沿作用下，实现右移操作，即DS R →Q→Q1→Q2→Q3；⏹当S1S0=10时，在CP的上升沿作用下，实现左移操作，⏹即S L→Q3→Q2→Q1→Q0；⏹当S 1S 0=11时，在CP 的上升沿作用下，实现置数操作：D 0→Q 0，D 1→Q 1，D 2→Q 2，D 3→Q 3 ；(5)移位寄存器用作计数器①环形计数器◆该计数器共4个状态；◆为模4计数器；◆环形计数器的电路十分简单，N位移位寄存器可以计N个数；实现模N 计数器；◆状态为1的输出端的序号，即代表收到的计数脉冲的个数，通常不需要增加其他电路；◆构成环形计数器也可以用触发器；◆例如将几个D触发器连接起来，D与上一级的Q相连，构成一个环，其计数模值就是触发器的个数；◆环形计数器结构简单，但是有很多多余的状态，应分析其转移；②扭环形计数器◆为了增加有效的计数状态，扩大计数器模值，将右移寄存器的末级输出Q反相后，接到串行输入端，就构成了扭环形计数器；◆74194构成的扭环计数器有8个计数状态；◆一般来说，N位移位寄存器可以组成模2N的扭环形计数器；◆将末级输出反相后，接到串行输入；。
数字电路逻辑设计寄存器与移位寄存器实用教案
并行取样脉冲宽度大于 移位脉冲宽度。
RD
CP 并行 取样
Q1 Q2 Q3 Q4
12345678
1 DI1
1
0 DI2
0
1 DI3
0
1 DI4 1
0
11
001
从图中可以(kěyǐ)得到状态方程：
Q n1 1
MDI1
Q n1 2
Q1n
MDI 2
Q3n1 Q2n MDI 3
Q4n1 Q3n MDI 4
Q n 1 i
Qi1
特点：将高位输入接低位输出，而且头尾
相连。
CP
QSD
4
R
QSD
3
R
QSD
2
R
QSD
1
R
☆ 初始状态已确定，最低位置1，其余位置0，用启动脉冲确定初始状态为， Q4Q3Q2Q1=0001
特征方程：
计数顺序：
计数特点：
Q4n1＝ D4 CP Q3 CP Q4Q3Q2Q1
Q3n1＝Q2 CP Q2n1＝Q1 CP Q1n1＝Q4 CP
第第1十2二页页，/共共383页8。页
4、移位(yí wèi)寄存器的应用
（1）实现数码(shùmǎ)串—并转换
D4 1010
a．串行转换(zhuǎnhuàn)为并行
&& 并行输出指令
串行 D
Q1 D
输入
100 1
2
转换波形如图所示
CP
0 0
0 0
0 0 0
0 0 0
0 0
D3
D2
&&
&&
Q2 D
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
同时C具P有: 移左存、脉右冲移功能。CP
4
3
2
1
A：右移串入 B：左移串入
DQ
DQ
DQ
DQ
1
A
&&
1
&&
1
&&
1
&&
M: 左、右移控制 M 1
☆ 特征方程
? ? Q4n?1 ? MA? M Q3 ?CP ?
★ 当M=1时：
Q4n?1＝A
? ? Q3n?1 ? MQ4 ? M Q2 ?CP ?
? ? Q2n?1 ? M Q3 ? M Q1 ?CP ?
移存型计数器状态转换要符合移位寄存规律。 1、环形计数器
☆ 首先确定是移存型计数器
QSD
QSD
QSD
QSD
Qn?1 i
?
Qi?1
4
3
2
1
R
R
R出，而且头尾相连。 CP
☆ 初始状态已确定，最低位置1，其余位置0，用启动脉冲
确定初始状态为，Q4Q3Q2Q1=0001
特征方程：
计数顺序： 计数特点：
这一类触发器在CP↑作用下，输出接收输入代码，在CP无效时输出保
持不变。
EN0 EN1 D
Qn+1
★ 由带使能端（电位控制式） D
011
1
触发器构成的锁存型集成寄存器。
010
0
如：74375（4D)、74363(8D)、 74373（8D)等。
00x
Q
1 x x 高阻
☆ 在清0信号的作用下，触发器清0。
在计数脉冲CP的作用下，/Q4移到 Q1,其余位左移一位。 特点：输入八个脉Q4输出一个对称 方波，所以是八分频
n个触发器可以构成2n分频器
本例2X4＝8
缺点：用触发器较多，有2n-2n状 态没有使用。
CP Q4 Q3 Q2 Q /Q4
0 0 0 01 1
0
00011 10 0 1 1 1 20 1 1 1 1 31 1 1 1 0 41 1 1 0 0 511 000 61 0 0 0 0
☆ 特征方程：
Q n?1 1
?
D1
? Vi
?CP
?
QD
4
QD
3
QD
2
Q D VI 1
Qn?1 2
?
D2
?
Q1 ?CP
?
CP
Qn?1 3
?
D3
?
Q2
?CP
?
★ 移位寄存器移存规律：
Qn?1 4
?
D4
?
Q3
?CP
?
Q
n?1 i
?
D
i
?
Q
i?1
在移存脉冲的作用下，输入信息的当前数码存入第一级触发器，
第一级触发器的状态存入到第二级触发器，依此类推， 高位触发器存入
单向移存器， 74194为四位双向移存器， 74198为八位
双向移存器。
Q D Q D Q D Q D VI 串入
1、左移移位寄存器 4
3
2
1
CP 移存
脉冲
☆ 由四级D触发器组成四位左移移位寄存器。
☆ 第一级D触发器接输入信号Vi ，其余触发器输入D接前级 输出Q,所有CP连在一起接输入移存脉冲，是同步工作方式。
0 1XX 0 1 0XX 1 11↑0 0 11↑1 1
当接收命令为1时：
设：D3D2D1D0=1010 在异步置 0、1作用下，输出为 1010，达到异步送数目的。
移位寄存器是实现移位和寄存数码功能的逻辑部件。
目前常用的集成移位寄存器种类很多，如 74164、
74165、74166均为八位单向移位寄存器， 74195为四位
Q3n?1＝Q4 Q2n ? 1＝Q1 Q1n ? 1＝Q2
B
★ 当M=0 时：
Q4n?1＝Q3 Q3n ? 1＝Q2 Q2n ? 1＝Q1 Q1n?1＝B
? ? Q1n?1 ? M Q2 ? M B ?CP ?
A→4→3→2→1 4←3←2←1←B 电路执行右移 电路执行左移
利用移位寄存器组成的计数器叫做移存型计数器。
☆ 异步送数：R、S为D触发器异步置0、1控制端
D3~D0 为并行数据
输入端，
1 D 4Q
SR
0 D 3Q
SR
1 D 2Q
SR
0 D 1Q
SR
Q3~Q0 为 并
01 1 0 0 1 1 0 1
行数据输出， & & & & & & & &
叫做并入－
并出。
D3 1
D2 0
D11
D0 0
R S CP [D] Qn+1
? ? Q4n?1＝ D4 ?CP ?? Q3 ?CP ? Q4Q3Q2Q1 每个状态转换只有一位为1
Q3n?1＝Q2 ?CP ?
0 0 0 1 环形计数器计数M=触发器数。
Q2n?1＝Q1 ?CP ? Q1n?1＝Q4 ?CP ?
0010 0100
符合移位寄存规律Q4移 到Q1,其余位左移一位。
1
一、74195四位右移移位
0
0
0
本例触发器为4，所以叫四分频、
M4计数。输入四个脉冲Q4输出一 个脉冲。
画状态转换图 4级触发器共有16种状态，还有12种状态不能进入主循环。
0001
0010
0000
1111
0111
1110
1000
0100
0011
0110
1011
1101
1001
1100
1010
0101
在计数脉冲CP的作用下，Q4移到Q1,其余位左移一位。
缺点：死循环太多，有2n-n个状态没用。要修改设计， 方法不介绍，要求小规模电路会分析，中规模会应用、会 设计。
2、扭环形计数器
在移存型计数器的基础上将最高位反码输出接第一级输入。
QD QD QD QD
4
3
2
1
R
R
R
R
Q4 ? Q1 Q1 ? Q2
Q2 ? Q3
RD CP
Q3 ? Q4
在清0信号的作用下，初始状态为0，Q4＝1 计数顺序:
一、寄存器
寄存器是用来寄存数码的逻辑部件，所以必须具备接收和寄存数码的 功能。任何一种触发器都可以构成寄存器，每一个触发器存放一位二进制数 或一个逻辑变量，用 n个触发器组成的寄存器就可以存放 n位二进制数或 n个 逻辑变量。
常用集成寄存器分类：
★ 由多个（边沿触发）D触发器组成的集成寄存器。
如：74171(4D)、74175(4D)、74174（6D)、74273（8D)等。
低位触发器状态，实现了输入数码在移存脉冲的作用下向左逐位移存。
假定：寄存器初态为0，VI = 1101串行送入寄存器输入
从波形图看出：
1 CP
2
3
4
5
6
7
8
输入信号每经过 VI 1 1 0 1 一级触发器，移 Q1
动了一个移存周 Q2
期，但波形形状 Q3
保持不变。
Q4
在移位寄存器的基础上加左、右移位控制信号使寄存器
☆ 在CP↑作用下，输出接收输入代码，在CP无效时输
出保持不变。
D03
Q
3R
D
D02
Q
2R
D
D01
Q
1R D
D00
Q
0R D
D3
RS 01 10 11 11
1 CR
D2
D1
D0
1 CP ↑
CP [D] Qn+1
XX 0
寄存器中触发器状态改变
X X 1 是与CP同步，叫做同步送数
↑ 0 0 方式。
↑1 1