高精度轨对轨CMOS峰值检测电路设计

信号采样；Ｃ为信号存储电容器；Ｒｓｔ为复位开关， 控制峰值检测复位；Ｒ。～Ｒ。与Ａｍｐｖ３构成一个同 相比例运算电路，对检测到的峰值信号放大后输 出． ２．２．１ 电阻分压原理 当输入信号经电阻分压 后，可得：
Ⅵ２《亳乩
（７）
由式（７）可知，当Ｒ。与Ｒ：取不同的值时，可以使得
输入信号按不同比例缩小．
万方数据
第６期
王开等：高精度轨对轨ＣＭＯＳ峰值检测电路设计
当Ｒ，＝Ｒ：时，有：
Ｗ－ＡＮＧ Ｋａｉ—Ｘｉａｎ，ＷＵ Ｑｉ—Ｒｏｎｇ，ＧＡＯ Ｘｉｎ，ＬＩ Ｍｅｉ—Ｇｕａｎｇ，丁ＡＮＧ Ｅｎ—Ｓｏｎｇ
（Ｍｉｃｒｏ－ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｓｉｃｈｕａｎ Ｋｅｙ Ｌａｂｏｒａｔｏｒｙ，Ｓｃｈｏｏｌ ｏｆ Ｐｈｙｓｉｃａｌ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ，Ｓｉｃｈｕａｎ Ｕｎｉｖｅｒｓｉｔｙ，Ｃｈｅｎｇｄｕ ６１００６４，Ｃｈｉｎａ）
一种带反馈的闭环峰值检测电路如图１所示， 该电路中Ａｍｐｖｌ可提供对电容的快速充放电电 流和使输入电压信号放大；Ａｍｐｖ２为缓冲器，与电 阻Ｒ引入反馈回路；Ｍ１防止Ｕ。与ｕ。偏离太远， 且防止Ａｍｐｖｌ进入饱和状态而影响速度以及检 测精确度；Ｍ２是控制电容充放电通路的开关； ＣＡＰ为电容存储器；Ｒｓｔ为复位开关，控制峰值检 测复位．
我们设计了一种高精度轨对轨ＣＭＯＳ峰值检 测电路，适用于甚低频信号的峰值检测．该电路基 于ＣＳＭＣ ０．５肿ｎ ＣＭＯＳ工艺，整体电路功耗低， 其静态电流消耗约为２ ｍＡ；基于信号“先缩小后 放大”的设计机理和存储电容充放电系统，该电路 实现了电压信号轨对轨峰值检测，降低了检测电路 的工作电流，提高了ＭＯＳ采样开关管的速度和峰 值检测的精度；其正常工作频率为０．１ Ｈｚ～１０ ＫＨｚ．因此，该峰值检测电路适用于精度要求高的 甚低频信号峰值检测，如低频冲击信号强度的检 测，水流流动过程瞬间压力变化信号检测等．
态电流消耗为２ ｍＡ，正常工作频率为０．１ Ｈｚ～１０ ＫＨｚ．
关键词：峰值检测；轨对轨；采样；ＣＭＯＳ差动放大器；同相比例运算电路
中图分类号：０４７
文献标识码：Ａ
文章编号：０４９０—６７５６（２００９）０６—１７０２—０７
Ｈｉｇｈ－。ｐｒｅｃｉｓｉｏｎ ｒａｉｌ－·ｔｏ。。ｒａｉｌ ＣＭＯＳ ｐｅａｋ ｄｅｔｅｃｔｏｒ ｃｉｒｃｕｉｔ ｄｅｓｉｇｎ
１． 带反馈的闭环峰值检测电路工作原理如 下：
ａ．在峰值到来时，Ａｍｐｖ １输出为正，Ｖｏ。一 ＡＵ＞Ｖ。，Ｍ２开关管导通，Ａｍｐｖｌ的反馈网络 Ｍ２一Ａｍｐｖ２一Ｒ使输入端之间保持虚短路，Ｒ无电 流通过，此时
ＶⅫ一Ｕ３＝Ｖ以＝Ｕｌ—Ｖ白＝
Ｕ：一儿一ＡＵ—亿；
ｂ．峰值下降时，Ａｍｐｖｌ输出下降，Ｍ２管截止，Ｍ１
同【］ 精度轨对轨ＣＭＯＳ峰值检测电路设计
王开贤，邬齐荣，高 鑫，李美光，汤恩松
（四ＪＩＩ大学物理科学与技术学院微电子技术四川省重点实验室，成都６１００６４）
摘 要：设计一种高精度轨对轨ＣＭＯＳ峰值检测电路．基于信号“先缩小后放大”，在ＭＯＳ采
样开关管控制下电源对存储电容充电，该电路实现了轨对轨峰值检测，降低了检测电路的工作 电流，提高了ＭＯＳ开关管的速度和峰值检测的精度．该电路设计基于ＣＳＭＣ ０．５ ｋｔｍ ＣＭＯＳ 工艺，采用了５ Ｖ单电源，检测精度小于１ ｍＶ，检测电压范围为０～５ Ｖ，整个检测电路的静
２峰值检测电路基本原理
峰值检测的基本原理，主要包括信号跟随、信 号保持、信号复位等．即当输入信号ｎ增大时，电 路对其采样，并使输出Ｖ。。能够很好的跟随输入； 当输入信号Ｖ。减小时，电路进入保持阶段，即保持 前一个峰值并输出；当ｎ再次大于此保持电压时， 电路继续跟踪ｙ加进行采样；当复位信号到来时，
儿放电归零，然后开始采样一保持的下一周期．
第４６卷
又由
ｃＨ警＝ｂ
（＾）
可得：
ｃＨ警＝矿１ ｃ。－（Ｖ加一Ｖ。一、，似）２（３）
式中忽略了沟道长度调制效应．于是：
一酽１暑∥Ｗ￡（４） ｄＶ。
（ＶＤＤ—Ｖ。一Ｖ掰）２ 一虿ｐ”万ｒｄ‘０４’
因此
０＝知赛蹦 １
ＶＤＤ—Ｖ。一ＶｒＨ ｏ
２ ｉ脚磊ｒ Ｉ ｏ
（５）
忽略体效应，并且在￡＝０时，假设儿。＝０，得到
Ａｂｓｔｒａｃｔ：Ａ ｈｉｇｈ—ｐｒｅｃｉｓｉｏｎ ｒａｉｌ—ｔｏ—ｒａｉｌ ＣＭＯＳ ｐｅａｋ ｄｅｔｅｃｔｏｒ ｃｉｒｃｕｉｔ ｉｓ ｄｅｓｉｇｎｅｄ．Ｂａｓｅｄ ｏｎ ｔｈａｔ ｔｈｅ ｓｉｇｎａｌ ｉｓ ｚｏｏｍｉｎｇ ｏｕｔ ａｎｄ ｉｎ，ａｎｄ ｔｈａｔ ｔｈｅ ｐｏｗｅｒ ｓｕｐｐｌｙ ｃａｎ ｃｈａｒｇｅ ｔｈｅ ｓｔｏｒａｇｅ ｃａｐａｃｉｔａｎｃｅ ｕｎｄｅｒ ｔｈｅ ｃｏｎｔｒｏｌ ｂｙ ＭＯＳ ｓａｍｐｌｅ ｓｗｉｔｃｈ，ｔｈｅ ｃｉｒｃｕｉｔ ｃｏｕｌｄ ａｃｈｉｅｖｅ ｒａｉｌ—ｔｏ—ｒａｉｌ ｐｅａｋ ｄｅｔｅｃｔｏｒ，ｌｏｗｅｒ ｔｈｅ ｗｏｒｋｉｎｇ ｃｕｒｒｅｎｔ ｏｆ ｔｈｅ ｄｅｔｅｃｔｉｏｎ ｃｉｒｃｕｉｔ，ａｎｄ ｉｍｐｒｏｖｅ ｔｈｅ ｖｅｌｏｃｉｔｙ ｏｆ ＭＯＳ ｓｗｉｔｃｈ ａｎｄ ｔｈｅ ｐｒｅｃｉｓｉｏｎ ｏｆ ｐｅａｋ ｄｅｔｅｃｔｏｒ．Ｔｈｅ ｃｉｒｃｕｉｔ ｄｅｓｉｇｎ ｉｓ ｂａｓｅｄ ｕｐｏｎ ＣＳＭＣ ０．５ ｂｔｍ ＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ，ｕｓｉｎｇ ５ Ｖ ｓｉｎｇｌｅ ｐｏｗｅｒ ｓｕｐｐｌｙ．Ｔｈｅ ｄｅｔｅｃｔｉｏｎ ｐｒｅｃｉｓｉｏｎ ｉｓ ｌｅｓｓ ｔｈａｎ １ ｍＶ，ｔｈｅ ｒａｎｇｅ ｏｆ ｄｅｔｅｃｔｉｏｎ ｖｏｌｔａｇｅ ｉｓ ０～５ Ｖ，ｔｈｅ ｓｔａｔｉｃ ｃｕｒｒｅｎｔ ｄｉｓｓｉｐａｔｉｏｎ ｉｓ ２ ｍＡ，ａｎｄ ｔｈｅ ｎｏｒｍａｌ ｗｏｒｋｉｎｇ ｆｒｅｑｕｅｎｃｙ ｉｓ ０．１ Ｈｚ～１０ Ｋ Ｈｚ． Ｋｅｙ ｗｏｒｄｓ：ｐｅａｋ ｄｅｔｅｃｔｏｒ，Ｒａｉｌ—ｔｏ—Ｒａｉｌ，ｓａｍｐｌｅ，ＣＭＯＳ Ｄｉｆｆｅｒｅｎｔｉａｌ—Ａｍｐｌｉｆｉｅｒ，ｉｎ—ｐｈａｓｅ ｓｃａｌｅ ｏｐｅｒａｔｉｏｎ
Ｃｉｒｃｌｌｉｔ
１引 目
峰值检测电路是将某一时间段内信号的最值 反映出来，遇到信号峰值就跟随，若没有就保持．其 工作状态主要包括跟踪、保持和复位，可以广泛应 用于信号采集和处理［１］、ＲＦ功率运放（ＰＡｓ）的反 馈保护系统［２］、仪器仪表、医疗、自动控制等众多领 域，如用来实现波形的毛刺捕捉、冲击信号峰值检
导通，Ａｍｐｖｌ的反馈网络Ｍ１，此时，儿＝Ｖ白一 Ｋ，电容器Ｃ保持着电压峰值．
２． ＮＭＯＳ采样开关管［１０］
假设Ｕ。为ｙｈ，Ｕ。为％，那么由图１可知，
由于ＮＭＯＳ开关管的栅极和漏极电位相同，ＭＯＳ 管处于饱和区．在饱和区，漏极电流为：
Ｊ。一百１．￡ｚ。Ｃ。Ｗ（ＶＤＤ一儿一Ｖ州）２（１）
万方数据
四川大学学报（自然科学版）
收稿日期 基金项目 作者简介 通讯作者
２００８·－０９．．２０
ＩⅡＵｌｌ大学首届“大学生创新性实验计划”基金项目重点项目［２００７３ 王开贤（１９８４一），男，海南海１：３人。２００４级，微电子学专业（ＩＣ设计方向）毕业． 邬其荣．Ｅ－ｍａｉｌ：ｗｕｑｉ５＠１６３．ｃｏｉｎ．
万方数据
第６期
王开等：高精度轨对轨ＣＭＯＳ峰值检测电路设计
其基本电路结构如下：
图２ 高精度轨对轨ＣＭＯＳ峰值检测电路原理图 Ｆｉｇ．２ Ｈｉｇｈ—Ｆｒｃｃｉｓｉｏｎ ｒａｉｌ—ｔｏ－ｒａｉｌ ＣＭＯＳ ｐｅａｋ ｄｅｔｅｃｔｏｒ
ｃｉｒｃｕｉｔ ｓｃｈｅｍａｔｉｃ ｄｉａｇｒａｍ
由图２可知，高精度轨对轨ＣＭＯＳ峰值检测 电路由电阻分压网络、闭环峰值检测电路、同相 比例运算电路、电容存储器、复位电路构成．其 中：Ｒ。与Ｒ：构成电阻分压结构，使输入电压降 低；Ａｍｐｖｌ可提供对采样一保持电路的快速充放电 电流和使输入信号放大；Ａｍｐｖ２作为电压跟随器， 并引入反馈回路；Ｍ１防止Ｕ。与Ｕ。偏离太远，且 防止Ａｍｐｖｌ进入饱和状态而影响速度以及检测 精确度；Ｍ２是对电容器充电的采样开关管，控制
２．１传统峰值检测电路原理 最简单的峰值检测电路是二极管加电容组成
充放电电路［９１，利用二极管的单向导通性和电容器
的存储作用构成检测电路．这样，当信号幅值Ｖ加＞ Ｖ。ｑ－Ｖ。，时，二极管导通，保持电容电压Ｖ。。跟随
Ｖ＊；当电容器被充电至ｎ＞Ｖ白一Ｖ。时，二极管
截止，此时，电容器上将保持电压Ｖ。。．由此可知， 电容上所保持电压值会比实际峰值低一个二极管
孺疆蕞 ‰一Ｖ肋一ｙ删一
＠’
从上式可以看出，当ｔ—ｏ。，Ｖ。一ＶＤＤ—Ｖ措这是 因为当Ｖ。，接近ＶＤＤ—Ｖ丁Ｈ时，ＮＭＯＳ的驱动电压 趋近零，使得对存储电容器ＣＡＰ的充电电流减小 到可以忽略不计．由此可见，ＭＯＳ开关有一个严重
的缺点：如果输入信号的电平接近Ｖ肋，那么由于 ＭＯＳ开关得到的输出信号就不能跟踪输入信号， 其输出信号的最大电压略小于Ｖ肋一、厂州，其中 Ｖ掰与ＭＯＳ开关管的性能及所采用的工艺有关． 实验测得该电路输出的最大电压约为３．６４ Ｖ．而 且该电路直接由开关管控制对存储电容的充电，充 电速度慢，影响了采样的精度，其采样延迟约为１０ 肚ｓ，精度约为１０ ｍＶ．
２００９年１１月 第４６卷 第６期
四川大学学报（自然科学版） Ｊｏｕｒｎａｌ ｏｆ Ｓｉｃｈｕａｎ Ｕｎｉｖｅｒｓｉｔｙ（Ｎａｔｕｒａｌ Ｓｃｉｅｎｃｅ Ｅｄｉｔｉｏｎ）
Ｎｏｖ．２００９ Ｖ０１．４６ Ｎｏ．６
ｄｏｉ：１０３９６９／ｊ．ｉｓｓｎ．０４９０—６７５６．２００９．０６．０２６ ·－．】‘
阈值电压Ｌ，而且当输入信号的峰值小于ｎ时，
二极管将截止，可见此电路不能用于小信号（＜ Ｖ。）的峰值检测，而且二极管开启电压受温度影响 较大．另外，电容Ｃ直接与后续电路相连，易受其 影响引起电荷泄露，保持时间、精度无法保证等．
Ｒ
Ｆｉｇ．１
图１带反馈的闭环峰值检测电路
Ｃｌｏｓｅｄ ｌｏｏｐ ｐｅａｋ ｄｅｔｅｃｔｏｒ ｃｉｒｃｕｉｔ ｗｉｔｈ ｆｅｅｄｂａｃｋ
测［３］、轴承振动噪声的峰值检测［４１等．因此峰值检 测器有着广泛的市场需求，且随着电子产业和信息 产业的不断发展，对信号的采集处理方面的要求愈 加突出，它将发挥愈来愈大的作用．
传统峰值检测电路采用放大器和分立二极管 加电容组成充放电电路，并利用二极管的单向导 通性和电容器的存储作用构成检测电路．但这种峰 值保持电路的线性差、通频带窄，故在很大程度上
１７０３
不能适应当今电子产品的发展趋势．在国外，美国 ＡＮＡＬＯＧ ＤＥＶＩＣＥ公司的ＰＫＤ０１峰值检测器［５］ 采用跨导型运算放大器，因而具有响应速度快、线 性好、检测峰值范围宽等特点印］．ＰＫＤ０１代表了目 前国际上峰值检测器相关产品的领先水平，并得以 应用在大量的电子系统中．然而，ＰＫＤ０１峰值检测 器采用ＢＩＣＭＯＳ工艺，双电源，对于大多数单电源 系统造成资源浪费，高达４０美元的价格极大削弱 终端产品的竞争力，而且其主要应用于军事领域． 对比而言，国内虽然对峰值检测系统的研究不断有 所改进，但是已有的峰值检测系统大多采用国外的 芯片搭建电路，缺乏自主创新品牌，如传统的模拟 峰值检测器便以美国ＮＳ公司的采样保持器 ＬＦ３９８Ｈ芯片为核心［７］，即将被测信号经传感器变 为电信号，再经放大器放大、ＬＦ３９８采样／保持后输 出．而且生产工艺大多局限于双极型晶体管，这样 功耗大，成本高，性能差．目前，国内峰值检测的研 究以南开大学提出高频ＣＭＯＳ峰值检测电路方案 为先进代表［８］，该设计基于中芯国际０．３５仁ｍ标 准ＣＭＯＳ工艺，但其主要适用于射频信号和基带 信号的峰值检测，不适合甚低频信号的峰值检测．
此外，运放失调会影响电路精度，而且该峰值 检测电路的工作频率大概是１０ Ｈｚ～１ ＫＨｚ，这就 大大限制了该峰值检测电路的应用领域． ２．２高精度轨对轨ＣＭＯＳ峰值检测电路原理
高精度轨对轨ＣＭＯＳ峰值检测电路设计基于 上述带反馈的闭环峰值检测பைடு நூலகம்路的基本思想，采用 “先缩小后放大”的方法，即输入电压信号经电阻分 压网络使得信号幅度缩小，再经峰值检测电路检测 信号的峰值，接着将检测到的信号输入到一个同相 比例运算电路放大，恢复原信号幅度，最后输出，从 而完成某个时间段内峰值检测过程．