数字系统设计与PLD应用第二版
数字系统设计与PLD应用第二版
数字系统设计与PLD应用（第二版）作译者：蒋璇等编著ISBN号：7-121-00428-3出版日期：2005-01字数：628千字页码：377内容简介本书阐述数字系统设计方法和可编程逻辑器件PLD的应用技术。
引导读者从一般数字功能电路设计转向数字系统设计；从传统的定制通用集成电路的应用转向用户半定制的PLD 的应用；从单纯的硬件设计转向硬件高度渗透的设计方法。
从而了解数字技术的新发展、新思路、新器件，拓宽软硬件设计的知识面，提高设计能力。
本书共分七章，每章之后均有丰富的习题供读者选做。
附录简明介绍各种HDPLK典型器件和一种典型软件开发系统，供读者和设计者参考。
目录1.1 绪言1.1.1 数字系统的基本概念1.1.2 数字系统的基本模型1.1.3 数字系统的基本结构1.2 数字系统设计的一般步骤1.2.1 引例1.2.2 数字系统设计的基本步骤1.2.3 多级系统及其结构1.3 数字系统设计方法1.3.1 自上而下的设计方法1.3.2 自下而上的设计方法1.3.3 自关键部件开始设计1.3.4 系统信息流驱动设计1.4 数字系统的描述方法之一--算法流程图1.4.1 算法流程图的符号与规则1.4.2 设计举例习题1第2章数字系统的算法设计和硬件实现2.1 算法设计2.1.1 算法设计综述2.1.2 跟踪法2.1.3 归纳法2.1.4 划分法2.1.5 解析法2.1.6 综合法2.2 算法结构2.2.1 顺序算法结构2.2.2 并行算法结构2.2.3 流水线操作算法结构2.3 系统硬件实现概述2.4 数据处理单元的设计2.4.1 器件选择2.4.2 数据处理单元设计的基本步骤2.4.3 数据处理单元设计实例2.5 控制单元的设计2.5.1 系统控制方式2.5.2 控制器的基本结构和系统同步2.5.3 算法状态机图（A3Ｍ图）2.5.4 控制器的硬件逻辑设计方法习题2第3章硬件描述语言ＶＨＤＬ3.1 概述3.2 ＶＨＤＬ基本结构3.2.1 实体说明3.2.2 结构体3.3 数据对象、类型及运算符3.3.1 对象类别与定义3.3.2 数据类型3.3.3 常数的表示3.3.4 运算符3.4 顺序语句3.4.1 变量与信号赋值语句3.4.2 ＩＦ语句3.4.3 ＣA3Ｅ语句3.4.4 ＬＯＯＰ语句3.5 并行语句3.5.1 并行信号赋值语句3.5.2 进程语句3.5.3 断言语句3.5.4 元件例化语句3.5.5 生成语句3.5.6 块语句3.6 子程序3.6.1 函数定义与引用3.6.2 过程定义与引用3.6.3 子程序重载3.7 程序包与设计库3.7.1 程序包3.7.2 设计库3.8 元件配置3.8.1 体内配置指定3.8.2 体外配置说明3.8.3 直接例化3.8.4 顶层元件配置3.9 ＶＨＤＬ描述实例3.9.1 组合逻辑电路描述3.9.2 时序逻辑电路描述3.9.3 状态机的描述习题3第4章可编程逻辑器件ＰＬＤ原理和应用4.1 ＰＬＤ概述4.2 简单ＰＬＤ原理4.2.1 ＰＬＤ的基本组成4.2.2 ＰＬＤ的编程4.2.3 阵列结构4.2.4 ＰＬＤ中阵列的表示方法4.3 3ＰＬＤ组成和应用4.3.1 只读存储器ＲＯＭ4.3.2 可编程逻辑阵列ＰＬA4.3.3 可编程阵列逻辑ＰAＬ4.3.4 通用阵列逻辑ＧAＬ4.3.5 输出逻辑宏单元ＯＬＭＣ4.3.6 ＯＬＭＣ的输出结构4.3.7 ＧAＬ应用举例4.4 采用3ＰＬＤ设计数字系统4.4.1 采用3ＰＬＤ实现系统的步骤4.4.2 设计举例4.4.3 采用3ＰＬＤ设计系统的讨论习题4第5章高密度ＰＬＤ及其应用5.1 ＨＤＰＬＤ概述5.1.1 ＨＤＰＬＤ的分类5.1.2 典型ＨＤＰＬＤ器件系列5.2 ＨＤＰＬＤ组成5.2.1 阵列扩展型ＨＤＰＬＤ5.2.2 单元型ＣＰＬＤ5.2.3 现场可编程门阵列ＦＰＧA5.2.4 多路开关型ＦＰＧA5.3 ＨＤＰＬＤ编程技术5.3.1 在系统可编程技术5.3.2 在电路配置(重构)编程技术5.3.3 反熔丝(Antifuse)编程技术5.4 ＨＤＰＬＤ软件开发系统综述5.4.1 软件开发系统的基本工作流程5.4.2 软件开发系统的库函数5.5 当前常用可编程逻辑器件及其开发工具5.5.1 Lattice公司的CPLD/FPGA与开发软件5.5.2 ALTERA公司的CPLD/FPGA及开发工具5.5.3 Xilinx公司的CPLD/FPGA和开发平台5.5.4 用于CPLD/FPGA的IP核习题5第6章采用ＨＤＰＬＤ设计数字系统实例6.1 高速并行乘法器的设计6.1.1 算法设计和结构选择6.1.2 器件选择6.1.3 设计输入6.1.4 芯片引脚定义6.1.5 逻辑仿真6.1.6 目标文件产生和器件下载6.2 十字路口交通管理器的设计6.2.1 交通管理器的功能6.2.2 系统算法设计6.2.3 设计输入6.3 ＦＩＦＯ（先进先出堆栈）的设计6.3.1 ＦＩＦＯ的功能6.3.2 算法设计和逻辑框图6.3.3 数据处理单元和控制器的设计6.3.4 设计输入6.4 九九乘法表系统的设计6.4.1 系统功能和技术指标6.4.2 算法设计6.4.3 数据处理单元的实现6.4.4 设计输入6.4.5 系统的功能仿真6.5 数据采集和反馈控制系统的设计6.5.1 系统设计要求6.5.2 设计输入6.6 ＦＩＲ有限冲激响应滤波器的设计6.6.1 ＦＩＲ结构简介6.6.2 设计方案和算法结构6.6.3 模块组成6.6.4 ＦＩＲ滤波器的扩展应用6.6.5 设计输入6.6.6 设计验证6.7 可编程脉冲延时系统的设计6.7.1 系统功能和技术指标6.7.2 系统设计计算6.7.3 设计输入和实现6.8 简单处理器的设计6.8.1 系统功能介绍6.8.2 处理器硬件系统6.8.3 处理器指令系统6.8.4 处理器硬件系统的设计和实施6.8.5 设计输入6.8.6 系统功能仿真习题6第7章全定制集成电路设计技术简介7.1 集成电路制造工艺与全定制电路设计7.1.1 集成电路制造工艺简介7.1.2 全定制电路设计过程7.1.3 深亚微米电路设计7.2 全定制集成电路设计的ＥＤA技术7.2.1 设计输入7.2.2 设计综合7.2.3 设计验证7.2.4 版图编辑7.2.5 版图验证第8章上机实验题实验1 逻辑门实现组合电路实验2 数据选择器或译码器实现组合电路实验3 码制变换器实验4 异步计数器和同步计数器实验5 采用D-FF和MUX实现74LS194功能电路实验6 序列发生器实验7 序列检测器实验8 触发器的级联实验9 控制器的设计实验10 脉冲分配器实验11 十字路口交通管理器实验12 简单处理器VHDL设计的完成附录A ＨＤＰＬＤ典型器件介绍A.1 器件封装型式说明A.2 ＬA44ＩＣＥ公司典型器件(阵列扩展型CPLD，isp编程技术)A.3 AＬ4ＥＲA公司典型器件(单元型CPLD、FPGA，icr编程技术)A.4 8ＩＬＩＮ8公司典型产品(单元型FPGA、CPLD，icr编程技术或isp编程技术)A.5 Actel公司典型器件(多路开关型FPGA、反熔丝编程技术)附录B 典型软件开发系统ＭA8+PLUSⅡ简介B.1 概述B.2 ＭA8+PLUS Ⅱ的设计过程B.3 逻辑设计的输入方式B.4 设计项目的编译B.5 设计项目的模拟仿真B.6 定时分析B.7 器件编程参考文献。
数字系统设计与PLD应用实验报告
》数字系统设计与PLD应用实验报告****************实验一、高速并行乘法器的设计一、算法设计和结构选择本高速并行乘法器采用一下算法：被乘数A的数值位左移，它和乘数B的各个数值位所对应的部分进行累加运算。
且用与门、4位加法器来实现，其电路结构如下图一所示，图中Ps=As⊕Bs，用以产生乘积的符号位。
图一并行4位二进制乘法器的电路结构图二、设计输入|本实验选择Altera公司的FLEX器件中的FLEX10K10芯片，并用QuartusII 软件进行设计，采用原理图输入方式。
图形输入文件如下图二所示。
图二高速并行乘法器的图形输入文件三、逻辑仿真建立高速并行乘法器的原理图输入文件之后，将文件编译，待编译成功后进行时序仿真，仿真结果如下图三。
图三高速并行乘法器仿真结果实验二、十字路口交通管理器的设计…一、交通管理器的功能该管理器控制甲、乙两道的红、黄、绿三色灯，指挥车辆和行人安全通行。
交通管理器示意图如下图四所示。
图中R1、Y1、G1是甲道红、黄、绿灯；R2、Y2、G2是乙道红、黄、绿灯。
图四十字路口交通管理器示意图该交通管理器由控制器和受其控制的三个定时器及六个交通管理灯组成。
图四中三个定时器分别确定甲道和乙道通行时间t3、t1，以及公共的停车（黄灯燃亮）时间t2。
这三个定时器采用以秒信号为时钟的计数器来实现，C1、C2、C3为1时，相应的定时器计数，W1、W2、W3为定时计数器的指示信号，计数器在计数过程中，相应的指示信号为0，计数结束时为1.二、系统算法设计十字路口交通管理器是一个控制类型的数字系统，其数据处理单元较简单。
其工作流程图如下图五。
…图五交通管理器工作流程图三、设计输入本设计采用分层次描述方式，且用图形输入和文本输入混合方式建立描述文件。
下图六即为其图形输入文件。
它用框图方式表明系统的组成：控制器和三个各为模26、模5和模30的定时计数器，并给出它们之间的互连关系。
图六交通管理器顶层图形输入文件在顶层图形输入文件中的各模块，其功能用第二层次VHDL源文件描述如下：控制器Control源文件LIBRARY IEEE;'USE traffic_control ISPORT(clk :IN STD_LOGIC;c1,c2,c3 :OUT STD_LOGIC;w1,w2,w3: IN STD_LOGIC;r1,r2: OUT STD_LOGIC;y1,y2: OUT STD_LOGIC;g1,g2: OUT STD_LOGIC;<reset: IN STD_LOGIC);END traffic_control;ARCHITECTURE a OF traffic_control ISTYPE STATE_SPACE IS(S0,S1,S2,S3);SIGNAL state:STATE_SPACE;BEGINGPROCESS(reset,clk)BEGIN$IF reset='1'THENstate<=S0;ELSIF(clk'EVENT AND clk='1')THENCASE state ISWHEN S0=>IF w1='1'THENstate<=S1;END IF;￥WHEN S1=>IF w2='1'THENstate<=S2;END IF;WHEN S2=>IF w3='1'THENstate<=S3;END IF;|WHEN S3=>IF w2='1'THENstate<=S0;END IF;END CASE;END IF;END PROCESS;c1<='1' WHEN state=S0 ELSE'0';[c2<='1' WHEN state=S1 OR state=S3 ELSE'0'; c3<='1' WHEN state=S2 ELSE'0';r1<='1' WHEN state=S1 OR state=S0 ELSE'0'; y1<='1' WHEN state=S3 ELSE'0';g1<='1' WHEN state=S2 ELSE'0';r2<='1' WHEN state=S2 OR state=S3 ELSE'0'; y2<='1' WHEN state=S1 ELSE'0';g2<='1' WHEN state=S0 ELSE'0';@END a;三个计数器的源文件LIBRARY IEEE;USE count30 ISPORT(clk :IN STD_LOGIC;enable :IN STD_LOGIC;c :OUT STD_LOGIC);!END count30;ARCHITECTURE a OF count30 ISBEGINPROCESS(clk)VARIABLE cnt:INTEGER RANGE 30 DOWNTO 0; BEGINIF(clk'EVENT AND clk='1')THENIF enable='1'AND cnt<30 THEN《cnt:=cnt+1;ELSEcnt:=0;END IF;END IF;IF cnt=30 THENC<='1';ELSE:C<='0';END IF;END PROCESS;END a;LIBRARY IEEE;USE count05 ISPORT(·clk :IN STD_LOGIC;enable :IN STD_LOGIC;c :OUT STD_LOGIC);END count05;ARCHITECTURE a OF count05 ISBEGINPROCESS(clk)VARIABLE cnt:INTEGER RANGE 5 DOWNTO 0; $BEGINIF(clk'EVENT AND clk='1')THENIF enable='1'AND cnt<5 THENcnt:=cnt+1;ELSEcnt:=0;END IF;END IF;#IF cnt=5 THENC<='1';ELSEC<='0';END IF;END PROCESS;END a;：LIBRARY IEEE;USE count26 ISPORT(clk :IN STD_LOGIC;enable :IN STD_LOGIC;c :OUT STD_LOGIC);END count26;ARCHITECTURE a OF count26 IS~BEGINPROCESS(clk)VARIABLE cnt:INTEGER RANGE 26 DOWNTO 0; BEGINIF(clk'EVENT AND clk='1')THENIF enable='1'AND cnt<26 THENcnt:=cnt+1;ELSE!cnt:=0;END IF;END IF;IF cnt=26 THENC<='1';ELSEC<='0';END IF;—END PROCESS;END a;四、逻辑仿真编译器将顶层图形输入文件和第二层次功能块VHDL输入文件相结合并编译，确定正确无误后，即可经设计处理产生交通管理器的目标文件。
FPGA CPLD ASIC学习书籍集锦
FPGA|CPLD|ASIC学习书籍集锦《FPGA设计及应用（第二版）》评价：★★★作者：褚振勇齐亮田红心高楷娟西安电子科技大学出版社出版日期： 2006年12月第 2 版书号：ISBN 7-5606-1132-X/TP·0574本书介绍了FPGA的相关基础知识, VHDL硬件描述语言,FPGA开发软件的使用；器件配置与调试；FPGA设计中的基本问题和电路设计实例等。
《CPLD/FPGA应用系统设计与(基础篇)》评价：暂无作者：亿特科技人民邮电出版社出版日期：2005年7月书号：ISBN 7-115-13200-3/TP.4503本书介绍了CPLD/FPGA开发工具Quartus II，并精选了10多个实际开发案例进行讲解：16位并行乘法器设计、通用16位乘法器的流水线设计、双端口RAM存储器的设计、同步/异步FIFO存储器的设计、海明码编解码器芯片的设计、RS编解码器芯片设计及其扩展应用、带PWM输出的定时器/计数器芯片设计及其扩展应用、通用存储控制器芯片的设计以及USB2.0接口芯片设计。
《FPGA数字电子系统设计与开发实例导航》评价：暂无作者：求是科技人民邮电出版社出版日期：2005年6月书号：ISBN 7-115-13189-9/TP.4519本书首先介绍了FPGA的相关基础知识，然后通过7个在实际工程应用中的案例详细介绍了通过FPGA 实现I2C协议要求的接口、UART控制器、USB接口控制器、数字视频信号处理器、VGA/LCD显示控制器、CAN总线控制器、以太网控制器的方法。
《Altera FPGA/CPLD 设计(高级篇)》评价： 暂无 作者： EDA 先锋工作室 人民邮电出版社 出版日期：2005年7月 书号：ISBN 7-115-13499-5/TP.4707 本书深讨论了Altera FPGA/CPLD 的设计、优化技巧。
在讨论FPGA/CPLD 设计指导原则的基础上，介绍了Altera 器件的高级应用；引领读者学习逻辑锁定设计工具，详细讨论了时序约束与静态时序分析方法；结合实例讨论如何进行设计优化，介绍了Altera 的可编程器件的高级设计工具与系统级设计技巧。
数字系统设计ppt课件
数字系统设计与CPLD应用
29
硬件描述语言 HDL Hardware Description Language
用于设计硬件电子系统的计算机语言，它用软件编程的 方式来描述电子系统的逻辑功能、电路结构和连接形式，与 传统的门级描述方式相比，它更适合大规模系统的设计。
Abel HDL AHDL Verilog HDL VHDL Hardware C
数字系统设计与CPLD应用
30
例如，一个二选一的选择器的电原理图如图0－4所示
图0－4 二选一选择器的电原理
数字系统设计与CPLD应用
31
用VHDL语言描述的二选一选择器如下：
ENTITY mux IS
PORT(d0，d1，sel ：IN BIT ；
q ：OUT BIT) ；
END mux ；
ARCHITECTURE connect OF mux IS
数字系统设计与CPLD应用
19
自底向上(Bottom to Up)的主要设计步 第一步:选择逻辑元、骤器件。
由数字电路的基本知识可知，可以用与非 门，或非门，D触发器，JK触发器等基本逻 辑元、器件来构成一个计数器。设计者根据 电路尽可能简单，价格合理，购买和使用方 便及各自的习惯来选择构成六进制计数器的 逻辑元、器件。
当今的产品开发设计人员通常
采用建立数字系统的算法模型来
设计数字系统。
数字系统设计与CPLD应用
12
§ 0.2 数字系统设计方法论
• 数字系统设计的两个分支：
1.系统硬件设计
2.系统软件设计。
• 随着计算机技术的发展和硬件描述语言HDL（ Hardware Description Language）的出现 ，硬件设计方法又有了新的变化。
EDA 数字系统设计与PLD应用
6、 EDA设计工具与设计流程 、 设计工具与设计流程 设计工具 设计流程
8
设计准备
• 在对可编程逻辑器件的芯片进行设计之前，首先 要进行方案论证、系统设计和器件选择等设计准 备工作。设计者首先要根据任务要求，如系统所 完成的功能及复杂程度，对工作速度和器件本身 的资源、成本及连线的可行性等方面进行权衡， 选择合适的设计方案和合适的器件类型。 • 数字系统设计有多种方法，如模块设计法、自顶 向下设计法和自底向上设计法等。 • 自顶向下设计法是目前最常用的设计方法，采用 功能分割的方法从顶向下逐次进行划分。在设计 过程中采用层次化和模块化将使系统设计变得简 洁和方便。 • 描述器件总功能的模块放在最上层，称为顶层设 计；描述器件某一部分功能的模块放在下层，称 为底层设计；底层模块还可以再向下分层，这种 分层关系类似于软件设计中的主程序和子程序的 关系。 • 层次化设计的优点一是支持模块化，底层模块可 以反复被调用，多个底层模块也可以由多个设计 者同时进行设计，因而提高了设计效率；其次是 模块化设计比较自由，它既适合于自顶向下的设 计，也适合于自底向上的设计。 9
4
第一章、EDA技术概论 第一章、EDA技术概论
3、EDA技术的发展历程 EDA技术的发展历程
20 70 、 的 PCB 、 、 的 PC 、 的
1、CAD EDA 技 术 发 展 的 个 阶 段 3、EDA 3 2、CAE
CAE 20 80
、、、 技术 来自 PLD 发、 程RT Mentor Graphics、Valid Daisy
11
（4）布局和布线 • 布局和布线工作是在设计检验通过以后由软件自 动完成的，它能以最优的方式对逻辑元件布局， 并准确地实现元件间的互连。 （5）生成编程数据文件 • 设计处理的最后一步是产生可供器件编程使用的 数据文件。对CPLD来说，是产生熔线图文件， 即JEDEC文件（电子器件工程联合会制定的标 准格式，简称JED文件）；对于FPGA来说，是 生成位流数据文件（Bitstream Generation）， 简称BG文件
PLD与数字系统设计李辉第1章可编程逻辑器件
第1章可编程逻辑器件1.1 可编程逻辑器件概述1.2 低密度PLD1.3 高密度PLD1.4 CPLD和FPGA1.5 基于可编程逻辑器件的数字系统的设计流程1.6 可编程逻辑器件的发展趋势1.1 可编程逻辑器件概述当今社会是数字集成电路广泛应用的社会。
数字集成电路本身在不断地进行更新换代。
它由早期的电子管、晶体管、中小规模集成电路发展到超大规模集成电路(几万门以上)以及许多具有特定功能的专用集成电路(ASIC，Application Specific Integrated Circuits)。
在现代复杂的数字逻辑系统中，专用集成电路的应用越来越广泛。
曾经广泛使用的由基本逻辑门和触发器构成的中小规模集成电路(例如，TTL和CMOS系列数字集成电路)所占的比例却越来越少。
其主要原因是这些通用成品集成电路只能够实现特定的逻辑功能，不能由用户根据具体的要求进行修改；而且，许多使用不上的逻辑功能和集成电路管脚不能发挥应有的作用，造成电子产品的功耗增加，印刷电路板和产品体积的增大。
虽然ASIC的成本很低，但设计周期长，投入费用高。
可编程逻辑器件(PLD，Programmable Logic Device)自问世以来，经历了从低密度的PROM、PLA、PAL、GAL到高密度的现场可编程门阵列(FPGA，Field Programmable Gate Array)和复杂可编程逻辑器件(CPLD，Complex Programmable Logic Device)的发展过程。
可编程逻辑器件实际上是一种电路的半成品芯片，这种芯片是按一定排列方式集成了大量的门和触发器等基本逻辑元件，出厂时不具有特定的逻辑功能，需要用户利用专用的开发系统对其进行编程，在芯片内部的可编程连接点进行电路连接，使之完成某个逻辑电路或系统的功能，才能成为一个可在实际电子系统中使用的专用芯片。
可编程逻辑器件的出现打破了中小规模通用型集成电路和大规模专用集成电路垄断的天下，大规模可编程逻辑器件既继承了专用集成电路的高集成度、高可靠性的优点，又克服了专用集成电路设计周期长、投资大和灵活性差的缺点。
数字系统设计与PLD应用第二章
(1) 状态块
对应控制器的一个 工作状态,与算法流 程图中工作块的区 别在于,必须标明需 要产生的输出控制 信号
(2) 判别块
对应某个输入条件的判断,与算法流程图中判别块的区别 在于,必须标明需要判别的输入信号.
(3) 条件输出块
条件输出块不是一个独立的状态,其中的输出信号除了与 它之前判别块中的输入条件有关外,还与判别块之前的状态块 有关。因此它相当于米里型输出，而状态块中的输出相当于莫 尔型输出。
据处理单元所产生的条件反馈信息。控制器的输出信号有对数据处 理单元的控制信号和对外界的输出。
控制器实际上就是一个同步时序电路(有限状态机).
2、异步输入信号的同步
信号同步是指控制器与外部输入信号和来自数据处理单元的反馈 信号之间的同步问题，即异步输入信号的同步化.
三.算法状态机图(ASM图)
在明确各控制信号的基础上，对它们进行排序，列出控制信号排 序表，从而归纳并确定控制信号时序，作为对控制单元设计的技术 要求，使系统正确执行算法流程。
三. 设计举例
例2-8: 按照本章例2-6所设计的倒数 变换器算法流程图，设计其数据处 理单元。
第一步 导出数据处理单元的逻辑框图 （1）存储器的选择。存储器是用以存储待处理的数据、中间结果
分散控制为异步时序时，没有统一的时钟信号，执行顺序由子运 算器产生的进程信号控制。
3、半集中控制 系统中配有系统控制器，但对各子运算器又在各自的控制器控制
下进行工作。系统控制器集中控制各子运算之间总的执行顺序。称 为半集中控制型或集散型控制器.
二.控制器的基本结构和信号同步 1、控制器的基本结构 控制器的输入信号有：外界对系统的输入（即外输入信号）和数
数字系统设计与VHDL第二版课程设计
数字系统设计与VHDL第二版课程设计一、背景数字系统设计与VHDL是现代电子工程的基础课程之一，它涵盖了数字系统设计的基本概念和VHDL编程语言的基础应用。
随着技术的发展，数字系统的应用越来越广泛，因此这门课程也越来越受到重视。
二、课程设计目标本次课程设计旨在通过以下方式实现以下目标：1.帮助学生理解数字系统设计的基本概念和VHDL编程语言的基础应用。
2.培养学生的数字系统设计和VHDL编程的能力。
3.提高学生实际应用数字系统设计和VHDL编程的能力。
三、课程设计内容及要求1. 注册并安装软件学生需要注册并安装Xilinx ISE软件，这是一款常用的数字电路设计工具，提供VHDL编程支持，并带有原理图编辑器，布局和布线编辑器等工具。
2. 讲解和练习基本概念在课程开始之前，老师会进行讲解基本概念，如数字电路、逻辑门、布尔代数等。
学生需要掌握这些基本概念，以便后面的内容有更好的理解。
3. VHDL编程练习在学生掌握基本概念后，老师会安排VHDL编程练习。
这些练习旨在使学生熟悉VHDL编程语言，并为后续的数字电路设计打好基础。
4. 数字电路设计作业在完成VHDL编程练习后，老师会安排数字电路设计作业。
学生需要应用VHDL 编程，设计数字系统电路。
这些作业涉及到数字系统的各种应用场景，如闪动信号灯、递增/递减计数器等。
5. 实验课程课程的后半部分是实验课程，学生需要在实验室内完成一系列数字电路设计实验。
这些实验旨在应用之前学习到的知识，为学生提供实践的机会。
四、课程资源以下是一些课程资源，可供学生参考：1.VHDL编程视频教程：由国外的数字电路设计专家制作，介绍了VHDL的基本语法和编程技巧。
2.Xilinx ISE软件使用教程：详细地介绍了Xilinx ISE软件的功能和使用方法。
3.工程案例分享：老师会分享数字电路设计工程案例，为学生提供实践的参考。
五、总结数字系统设计与VHDL是一门重要的课程，它为学生提供了数字系统设计的基本概念和VHDL编程语言的基础应用。
数字系统设计和PLD应用
算法设计的几种方法
跟踪法： 就是按照已确定的系统功能，由控制要求，逐步细化，逐步具体化。从而导 出系统算法； 归纳法： 归纳法 就是先把比较抽象的设计要求具体化，而后再进行一般规律的归纳，由此 导出系统算法； 分解法： 分解法 即把一个比较复杂的系统，分解（划分）成一系列简单的运算，来完成系 统的复杂运算； 解析法： 解析法 对一些难以划分（分解）的计算过程，则可以用数学分析的方法对其进行 数值近似，转换成多项式，或者某种迭代过程，从而导出算法； 综合法： 综合法 就是把上述四种方法组合起来运用，综合的考虑，逐步导出系统的算法。
输入电路 控制电路 ……… 输出电路
受控电路1
受控电路n
时基电路
脉冲与数字电路课程的回顾
布尔函数－－数字系统数学基础（卡诺 图） 数字电路设计的基本方法
组合电路设计 问题 逻辑关系 真值表 化简 逻辑图 时序电路设计 列出原始状态转移图和表 状态优化 状态分 配 触发器选型 求解方程式 逻辑图
使用中、小规模器件设计电路（74、54 系列）
判别块： 符号为菱形，块内 给出判别变量和判别条 件。判别条件满足与否， 决定系统下一步将进行 不同的后续操作。
00
A1 A0
.
10
01
F D0
F
D1
F D2
Cp
CNT M=3
D0 D1 D2 D3
MUX
F
条件块：
条件块为一带横杠的矩 形块。条件块总是源于判别 块的一个分支，仅当该分支 条件满足时，条件块中标明 的操作才被执行，而且是立 即被执行。
算法就是对这种有规律、有序分解的一 种描述。 任何一个系统都可以用算法模型进行描 述。
算法模型的特征： 含有若干子运算。 这些子运算实现对数据或信息的传输、存 储或加工处理； 具有相应的控制序列。 控制子运算按一定规律有序地进行。 用算法流程图来描述上述运算过程。
数字系统设计与PLD应用复习资料
数字系统设计与PLD应用复习资料第一章1.名词解释（P1）EDA：电子设计自动化SSI：小规模集成电路MSI：中规模集成电路LSI：大规模集成电路VLSI：超大规模集成电路ASIC：专用集成电路PLD：可编程逻辑器件2.区分数字系统和逻辑功能部件的重要标志（P1）：有没有控制部件3.数字系统设计人员从事的工作可以分为三种（P2）：1)选用通用集成电路芯片构成系统2)应用可编程逻辑器件实现数字系统3)设计专用集成电路（单片系统）4.数字系统的基本模型（P3～P5）1)数字系统动态模型采用传统的数字电路描述方法建立的系统模型称为数字系统的动态模型。
具体地说，用状态转换图、状态转换表、状态方程组、输出方程组、时序图、真值表、卡诺图等描述工具可以建立数字系统的动态模型。
2)数字系统的算法模型设计数字系统的传统方法是建立在系统动态模型的基础上的，即用真值表、卡诺图、状态转换图、状态转换表、时序图、状态方程和输出函数方程建来建立系统模型。
系统的算法模型两大特征：1>含有若干子运算，这些子运算实现对欲处理数据或信息的传输、存储或加工处理2>具有相应的控制序列，控制子运算按一定的规律有序地进行5.数字系统的基本结构（P8）工作过程：控制单元根据外部输入控制信号及反映数据处理单元当前工作状况的反馈应答信号，发出对数据处理单元的控制序列信号；在此控制信号的作用下，数据处理单元对待处理的输入数据进行分解、组合、传输、存储和变换，产生相应的输出数据信号，并向控制单元送去反馈应答信号，用于表明它当前的工作状态和处理数据的结果。
控制单元在收到反馈应答信号后，再决定发出新的控制信号，使数据处理单元进行新一轮的数据处理。
控制单元和数据处理单元密切配合、协调工作，称为一个实现预定功能的有机整体。
6. 数字系统设计的基本步骤（P10）1) 系统逻辑功能的确定 2) 系统的描述 3) 算法的设计 4) 电路结构选择 5) 电路的实现 7. 数字系统设计方法1) 自上而下的设计方法（P15）自上而下的设计过程表现为由高一级（或最高层次）描述变换成最低一级（或最低层次）描述的过程。
PLD应用1-4
[X-Y]补= [X]补+ [-Y]补= [X]补- [Y]补 (mod=2n)
湖南理工职业技术学院PLD课件（冯鸥）
《数字系统设计与PLD应用技术》 --- 第一章 1.4
具体算法如下： 具体算法如下： 是由低位到高位依次考察A的各位数值时 的各位数值时， 若ak是由低位到高位依次考察 的各位数值时，第 1次遇到的 ，则： 次遇到的1， 次遇到的 i≤k 求补码的另一方法：符号位不变，从 ( I =6~0 ) bi 最低位逐位向高位看，在遇到第一个 = ai i>k 1之前，（包括这个1）保持原码中的 数字不变，之后的高位逐位取反。 A = 11011000 如： （注意原码的补码=本身）。 比如[（-9）10]补=[10001001]补= 3 k 则：
同一工作块的操作可对应不同的硬件实现方案。 同一工作块的操作可对应不同的硬件实现方案。
L D Q 3Q 2Q 1Q 0 CTR
D 3D 2D 1D 0
CNT
0
CP
通过送数端允许， 通过送数端允许， 送入CTR 把“0” 送入
湖南理工职业技术学院PLD课件（冯鸥）
《数字系统设计与PLD应用技术》 --- 第一章 1.4
CP ③
START
A ②
SHR ③ LOAD ② ③ SR=1 ④
①
CP ①
DONE ⑧ CNT=8 ⑤ CNP ⑥
移位寄存器 SR SRG Q7 8 ⑦ B
③ ⑤
控制器
① CR
清零
⑤ INVERT
计数器 CNT
8 START 8 DONE B=bsb6b5b4b3b2b1b0
采用移位变换型算法。 采用移位变换型算法。 其规则：正数的补码等于原码。 其规则：正数的补码等于原码。 负数的补码其极性位不变， 负数的补码其极性位不变，数值位是各位求反 且最后位加1。 且最后位加 。
数字系统设计与VHDL第二版教学设计
数字系统设计与VHDL第二版教学设计概述数字电路技术在现代电子行业中占据着非常重要的地位，它对于各种各样的电子硬件设备都起到了至关重要的作用。
数字系统设计与VHDL第二版教学设计，是一本基于数字电路技术的教材，它向读者详细介绍了数字电路的基础知识，同时介绍了VHDL语言的使用方法以及数字系统的设计方法。
本教学设计将重点介绍数字系统设计与VHDL第二版教材的教学流程和教学方法，帮助师生更好地学习这本教材。
教学目标•理解数字电路的基本概念和原理；•掌握数字系统设计的基本方法；•熟悉VHDL语言的使用方法；•能够使用VHDL语言设计数字电路。
教学内容第一章数字电路基础• 1.1 数字电路概述• 1.2 二进制数及其运算• 1.3 逻辑门及其代数关系• 1.4 组合逻辑电路• 1.5时序逻辑电路第二章 VHDL语言基础• 2.1 VHDL语言概述• 2.2 VHDL基本结构• 2.3VHDL库和包• 2.4 VHDL实体描述• 2.5 VHDL语言的并行性第三章应用实例• 3.1 VHDL仿真工具• 3.2基本数字模块的设计• 3.3 在VHDL中设计数字系统• 3.4时序逻辑电路设计教学流程第一周：介绍数字电路基础，让学生了解数字电路、逻辑门、组合逻辑电路和时序逻辑电路的基本概念和原理。
第二周：介绍VHDL语言基础，让学生了解VHDL语言的基本结构、库和包、实体描述和并行性等基本知识。
第三周：在学习了数字电路和VHDL语言的基础知识之后，讲解如何在VHDL中设计数字系统，并带领学生实践VHDL的基本语法及模块设计。
第四周：通过实例演示，让学生了解VHDL仿真工具的使用和时序逻辑电路的设计方法。
最后两周：布置课程设计，让学生使用VHDL设计数字电路，并介绍VHDL在FPGA开发中的应用。
教学方法本教学设计采取以下教学方法，以达到最佳教学效果：•讲授：传授基础知识；•实践：通过实践，让学生深入理解VHDL语言；•案例分析：通过案例分析，让学生了解数字电路和VHDL语言的应用；•课程设计：让学生自主学习，并在实践中提高能力。
PLD与数字系统设计实验报告
PLD与数字系统设计实验报告A组实验四：数字密码锁1 实验要求使用Xilinx公司的Spartan3S 400AN开发板上的相关模块，利用ISE开发软件完成数字密码锁的设计，要求实现如下功能：利用实验板上的4×3小键盘，设计4位密码锁，当输入密码正确时，在液晶屏上显示“OK”，否则，显示“ERROR”，在输入过程中，显示输入的数据个数，当有错误的输入时，显示“ERROR”，当全部输入正确时，才显示OK。
2 实验原理2.1 4×3数字键盘数字键盘又叫行列式键盘。
用带IO口的线组成行列结构，按键设置在行列的交点上。
例如用4×3的行列式结构可以构成12个键的键盘。
实验中所用到的数字键盘原理如图1所示。
图1 4×3数字键盘例如设置此模块的列为输入端口，行为输出端口。
那么在按下某一个键时，该键所在的开关接通，由输入端口向输出端口输出一个有效电平，继而触发其他模块。
2.2 LCD液晶显示模块开发板上使用的是无字库的12864LCD显示器，12864LCD显示模块是由128*64个液晶显示点组成的一个128列*64行的阵列。
每个显示点对应一位二进制数，1表示亮，0表示灭（但实验所用开发板上该模块实际是低电平表示亮、高电平表示灭）。
存储这些点阵信息的RAM称为显示数据存储器。
以下是关于显示屏的一些参数：图2 128*64 LCD控制器结构框图图3 128*64时序图图4 指令功能表图5 初始化指令流程要显示某个图形就是将相应的点阵信息写入到相应的存储单元中。
图形的点阵信息可以由自己设计也可借助字模软件，问题的关键就是显示点在液晶屏上的位置（行和列）与其在存储器中的地址之间的关系。
由于多数液晶显示模块的驱动电路是由一片行驱动器和两片列驱动器构成，所以12864液晶屏实际上是由左右两块独立的64*64液晶屏拼接而成，每半屏有一个512*8 bits显示数据RAM。
左右半屏驱动电路及存储器分别由片选信号CS1和CS2选择。
可编程逻辑器件数字系统设计与PLD应用技术
可编程逻辑器件数字系统设计与PLD应用技术广西高等教育自学考试大纲课程名称：数字系统设计及PLD应用技术课程代码：10783实践环节：10784Ⅰ.课程性质与设置目的和要求一、课程性质、地位和任务数字系统设计与PLD应用技术是高等教育自学考试电子信息工程专业（独立本科段）考试计划中的一门重要专业课。
随着电子信息技术的迅猛发展，现代电子产品的设计技术发生了革命的变化，国外已广泛采用了电子设计自动化（EDA）技术。
利用EDA技术，电子系统工程师可快速方便地实现数字系统的集成。
为了适应电子信息技术发展的潮流和国际竞争对人材的需要，在本科生中进行EDA技术的教学已成为当务之急。
本课程的任务是：通过课堂教学和学生实际课程设计实验的锻炼，使学生掌握数字系统与PLD应用相关的基本知识，掌握现代数字系统的设计思想和方法，并具有动手设计简单电子系统的能力。
让学生使用EDA技术，完成数字电路及系统的自动化设计。
通过本课程的学习，要求学生能够掌握EDA工具软件的使用方法和硬件描述语言（VerilogHDL）的编程方法。
掌握EDA工具软件的编辑、编译、综合、仿真、编程下载和硬件验证等基本操作，掌握硬件描述语言的语法规则和描述方式，能用硬件描述语言完成数字电路常用组合逻辑和时序逻辑道路的设计，并初步具有数字系统的设计能力。
二、本课程的基本要求1．熟悉EDA设计流程。
2．熟悉EDA工具软件的使用方法，掌握EDA技术的原理图输入设计法，掌握用原理图输入法实现多层次系统电路的设计。
3．熟悉VerilogHDL设计模块的基本结构，熟悉VerilogHDL的语言规则，熟悉用VerilogHDL实现各种类型数字电路及系统设计的方法。
4．了解可编程逻辑器件的分类、结构及特性，了解可编程逻辑器件的编程方法。
5．熟悉EDA技术的应用，掌握数字电路常用组合逻辑和时序逻辑道路的设计，并初步具有数字系统的设计能力。
通过本课程的学习，目的是使学生从功能电路设计转向系统设计，由传统的通用集成电路的应用转向可编程逻辑器件的应用，从硬件设计转向硬件软件高度渗透的设计，从而拓宽数字技术知识面和设计能力。
数字系统设计与PLD应用技术
数字系统设计与PLD应用技术作译者：蒋璇著编ISBN号：7-5053-6165-1/TP.3305出版日期：2001-02字数：492.8千字页码：295内容简介内容有：数字系统基本模型、基本结构和设计步骤，系统的算法设计和算法结构，数字系统描述工具——VHDL语言的基本概念、语法特征和应用实例，阐述PLD原理和应用，高密度PLD及其应用，HDPLD数字系统的设计实例。
数字系统基本模型、基本结构和设计步骤，系统的算法设计和算法构，数字系统描述工具——VHDL语言的基本概念、语法特征和应用实例，阐述PLD原理和应用，高密度PLD及其应用，HDPLD数字系统的设计实例。
目录1．1 绪言1．1．1 数字系统的基本概念1．1．2 数字系统的基本模型1．1．3 数字系统的基本结构1．2 数字系统设计的一般步骤1．2．1 引例1．2．2 数字系统设计的基本步骤1．2．3 多级系统及其结构1．3 数字系统设计方法论1．3．1 自上而下的设计方法1．3．2 自下而上的设计方法1．3．3 自关键部件开始设计1．3．4 系统信息流驱动设计1．4 数字系统的描述方法之一——算法流程图1．4．1 算法流程图的符号与规则1．4．2 设计举例习题1第2章数字系统的算法设计和硬件实现2．1 算法设计2．1．1 算法设计综述2．1．2 跟踪法2．1．3 归纳法2．1．4 划分法2．1．5 解析法2．1．6 综合法2．2 算法结构2．2．1 顺序算法结构2．2．2 并行算法结构2．2．3 流水线操作算法结构2．3 系统硬件实现概述2．4 数据处理单元的设计2．4．1 器件选择2．4．2 数据处理单元设计的基本步骤2．4．3 数据处理单元设计实例2．5 控制单元的设计2．5．1 系统控制方式2．5．2 控制器的基本结构和系统同步2．5．3 算法状态机图(ASM固) 2．5．4 控制器的硬件逻辑设计方法习题2第3章硬件描述语言WDL3．1 概述3．2 VHDL基本结构3．2．1 实体说明3．2．2 结构体3．3 数据对象、类型及运算符3．3．1 对象类别与定义3．3．2 数据类型3．3．3 常数的表示3．3．4 运算符3．4 顺序语句3．4．1 变量与信号赋值语句3．4．2 IF语句3．4．3 CASE语句3．4．4 LOOP语句3．5 并行语句3．5．1 并行信号赋值语句3．5．2 进程语句3．5．3 断言语句3．5．4 生成语句3．6 子程序3．6．1 函数定义与引用3．6．2 过程定义与引用3．6．3 子程序重载3．7 程序包与设计库3．7．1 程序包3．7．2 设计库3．8 元件配置3．8．1 体内配置指定3．8．2 体外配置说明3．8．3 直接例化3．8．4 顶层元件配置3．9 VHDL描述实例3．9．1 组合逻辑电路描述3．9．2 时序逻辑电路描述3．9．3 状态机的描述3．9．4 多谐振荡器的描述习题3第4章可编程逻辑器件PLD原理和应用4．1 PLD概述4．2 简单PLD原理4．2．1 PLD的基本组成4．2．2 PLD的编程4．2．3 阵列结构4．2．4 PLD中阵列的表示方法4．3 SPLD组成和应用4．3．1 只读存储器ROM4．3．2 可编程逻辑阵列PLA4．3．3 可编程阵列逻辑PAL4．3．4 通用阵列逻辑GAL4．3．5 输出逻辑宏单元OLMC4．3．6 OLMC的输出结构4．3．7 GAL应用举例4．4 采用SPLD设计数字系统4．4．1 采用SPLD实现系统的步骤4．4．2 设计举例4．4．3 采用SPLD设计系统的讨论习题4第5章高密度PLD及其应用5．1 HDPLD概述5．1．1 HDPLD的分类5．1．2 典型HDPLD器件系列5．2 HDPLD组成5．2．1 阵列扩展型HDPLD5．2．2 单元型CPLD5．2．3 现场可编程门阵列FPGA5．2．4 多路开关型FPGA5．3 HDPLD编程技术5．3．1 isp编程技术(in-system programmablity) 5．3．2 icr编程技术(in-circuit reconfiguration) 5．3．3 反熔丝(Antifuse)编程技术5．4 HDPLD软件开发系统综述5．4．1 软件开发系统的基本工作流程5．4．2 软件开发系统的库函数习题5第6章采用HDPLD设计数字系统实例6．1 高速并行乘法器的设计6．1．1 算法设计和结构选择6．1．2 器件选择6．1．3 设计输入6．1．4 芯片引脚定义6．1．5 逻辑仿真6．1．6 目标文件产生和器件下载6．2 十字路口交通管理器的设计6．2．1 交通管理器的功能6．2．2 系统算法设计6．2．3 设计输入6．3 FIFO(先进先出堆栈)的设计6．3．1 FIFO的功能6．3．2 算法设计和逻辑框图6．3．3 数据处理单元和控制器的设计6．3．4 设计输入6．4 九九乘法表系统的设计6．4．1 系统功能和技术指标6．4．2 算法设计6．4．3 数据处理单元的实现6．4．4 设计输入6．4．5 系统的功能仿真6．5 数据采集和反馈控制系统的设计6．5．1 系统设计要求6．5．2 设计输入6．6 血有限冲激响应滤波器的设计6．6．1 FIR结构简介6．6．2 设计方案和算法结构6．6．3 模块组成6．6．4 FIR滤波器的扩展应用6．6．5 设计输入6．6．6 设计验证6．7 可编程脉冲延时系统的设计6．7．1 系统功能和技术指标6．7．2 系统设计计算6．7．3 设计输入和实现习题6第7章全定制集成电路设计技术简介7．1 集成电路制造工艺与全定制电路设计7．1．1 集成电路制造工艺简介7．1．2 全定制电路设计过程7．1．3 深亚微米电路设计7．2 全定制集成电路设计的皿A技术7．2．1 设计输入7．2．2 设计综合7．2．3 设计验证7．2．4 版图编辑7．2．5 版图验证附录附录A HDPLD典型器件介绍A1 器件封装型式说明A2 LA TTICE公司典型器件(阵列扩展型CPLD，isp编程技术)A3 ALTERA公司典型器件(单元型CPLD，FPGA，icr编程技术)A4 XILINX公司典型产品(单元型FPGA、CPLD，icr编程技术或isP编程技术) A5 Actel公司典型器件(多路开关型FPGA反熔丝编程技术)附录B 典型软件开发系统MAX+PLUS II简介B1 概述B2 MAX+PLUS II的设计过程B3 逻辑设计的输入方法以设计项目的编译B5 设计项目的模拟仿真B6 定时分折B7 器件编程参考文献。
10783_数字系统设计与PLD应用技术
广西高等教育自学考试大纲课程名称：数字系统设计及PLD应用技术课程代码：10783实践环节：10784Ⅰ.课程性质与设置目的和要求一、课程性质、地位和任务数字系统设计与PLD应用技术是高等教育自学考试电子信息工程专业（独立本科段）考试计划中的一门重要专业课。
随着电子信息技术的迅猛发展，现代电子产品的设计技术发生了革命的变化，国外已广泛采用了电子设计自动化（EDA）技术。
利用EDA技术，电子系统工程师可快速方便地实现数字系统的集成。
为了适应电子信息技术发展的潮流和国际竞争对人材的需要，在本科生中进行EDA技术的教学已成为当务之急。
本课程的任务是：通过课堂教学和学生实际课程设计实验的锻炼，使学生掌握数字系统与PLD应用相关的基本知识，掌握现代数字系统的设计思想和方法，并具有动手设计简单电子系统的能力。
让学生使用EDA技术，完成数字电路及系统的自动化设计。
通过本课程的学习，要求学生能够掌握EDA工具软件的使用方法和硬件描述语言（Verilog HDL）的编程方法。
掌握EDA工具软件的编辑、编译、综合、仿真、编程下载和硬件验证等基本操作，掌握硬件描述语言的语法规则和描述方式，能用硬件描述语言完成数字电路常用组合逻辑和时序逻辑道路的设计，并初步具有数字系统的设计能力。
二、本课程的基本要求1．熟悉EDA设计流程。
2．熟悉EDA工具软件的使用方法，掌握EDA技术的原理图输入设计法，掌握用原理图输入法实现多层次系统电路的设计。
3．熟悉Verilog HDL设计模块的基本结构，熟悉Verilog HDL的语言规则，熟悉用Verilog HDL实现各种类型数字电路及系统设计的方法。
4．了解可编程逻辑器件的分类、结构及特性，了解可编程逻辑器件的编程方法。
5．熟悉EDA技术的应用，掌握数字电路常用组合逻辑和时序逻辑道路的设计，并初步具有数字系统的设计能力。
通过本课程的学习，目的是使学生从功能电路设计转向系统设计，由传统的通用集成电路的应用转向可编程逻辑器件的应用，从硬件设计转向硬件软件高度渗透的设计，从而拓宽数字技术知识面和设计能力。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字系统设计与PLD应用（第二版）
作译者：蒋璇等编著
ISBN号：7-121-00428-3
出版日期：2005-01
字数：628千字
页码：377
内容简介
本书阐述数字系统设计方法和可编程逻辑器件PLD的应用技术。
引导读者从一般数字功能电路设计转向数字系统设计；从传统的定制通用集成电路的应用转向用户半定制的PLD 的应用；从单纯的硬件设计转向硬件高度渗透的设计方法。
从而了解数字技术的新发展、新思路、新器件，拓宽软硬件设计的知识面，提高设计能力。
本书共分七章，每章之后均有丰富的习题供读者选做。
附录简明介绍各种HDPLK典型器件和一种典型软件开发系统，供读者和设计者参考。
目录
1.1 绪言
1.1.1 数字系统的基本概念
1.1.2 数字系统的基本模型
1.1.3 数字系统的基本结构
1.2 数字系统设计的一般步骤
1.2.1 引例
1.2.2 数字系统设计的基本步骤
1.2.3 多级系统及其结构
1.3 数字系统设计方法
1.3.1 自上而下的设计方法
1.3.2 自下而上的设计方法
1.3.3 自关键部件开始设计
1.3.4 系统信息流驱动设计
1.4 数字系统的描述方法之一--算法流程图
1.4.1 算法流程图的符号与规则
1.4.2 设计举例
习题1
第2章数字系统的算法设计和硬件实现
2.1 算法设计
2.1.1 算法设计综述
2.1.2 跟踪法
2.1.3 归纳法
2.1.4 划分法
2.1.5 解析法
2.1.6 综合法
2.2 算法结构
2.2.1 顺序算法结构
2.2.2 并行算法结构
2.2.3 流水线操作算法结构
2.3 系统硬件实现概述
2.4 数据处理单元的设计
2.4.1 器件选择
2.4.2 数据处理单元设计的基本步骤
2.4.3 数据处理单元设计实例
2.5 控制单元的设计
2.5.1 系统控制方式
2.5.2 控制器的基本结构和系统同步
2.5.3 算法状态机图（A3Ｍ图）
2.5.4 控制器的硬件逻辑设计方法
习题2
第3章硬件描述语言ＶＨＤＬ
3.1 概述
3.2 ＶＨＤＬ基本结构
3.2.1 实体说明
3.2.2 结构体
3.3 数据对象、类型及运算符
3.3.1 对象类别与定义
3.3.2 数据类型
3.3.3 常数的表示
3.3.4 运算符
3.4 顺序语句
3.4.1 变量与信号赋值语句
3.4.2 ＩＦ语句
3.4.3 ＣA3Ｅ语句
3.4.4 ＬＯＯＰ语句
3.5 并行语句
3.5.1 并行信号赋值语句
3.5.2 进程语句
3.5.3 断言语句
3.5.4 元件例化语句
3.5.5 生成语句
3.5.6 块语句
3.6 子程序
3.6.1 函数定义与引用
3.6.2 过程定义与引用
3.6.3 子程序重载
3.7 程序包与设计库
3.7.1 程序包
3.7.2 设计库
3.8 元件配置
3.8.1 体内配置指定
3.8.2 体外配置说明
3.8.3 直接例化
3.8.4 顶层元件配置
3.9 ＶＨＤＬ描述实例
3.9.1 组合逻辑电路描述
3.9.2 时序逻辑电路描述
3.9.3 状态机的描述
习题3
第4章可编程逻辑器件ＰＬＤ原理和应用
4.1 ＰＬＤ概述
4.2 简单ＰＬＤ原理
4.2.1 ＰＬＤ的基本组成
4.2.2 ＰＬＤ的编程
4.2.3 阵列结构
4.2.4 ＰＬＤ中阵列的表示方法
4.3 3ＰＬＤ组成和应用
4.3.1 只读存储器ＲＯＭ
4.3.2 可编程逻辑阵列ＰＬA
4.3.3 可编程阵列逻辑ＰAＬ
4.3.4 通用阵列逻辑ＧAＬ
4.3.5 输出逻辑宏单元ＯＬＭＣ
4.3.6 ＯＬＭＣ的输出结构
4.3.7 ＧAＬ应用举例
4.4 采用3ＰＬＤ设计数字系统
4.4.1 采用3ＰＬＤ实现系统的步骤
4.4.2 设计举例
4.4.3 采用3ＰＬＤ设计系统的讨论
习题4
第5章高密度ＰＬＤ及其应用
5.1 ＨＤＰＬＤ概述
5.1.1 ＨＤＰＬＤ的分类
5.1.2 典型ＨＤＰＬＤ器件系列
5.2 ＨＤＰＬＤ组成
5.2.1 阵列扩展型ＨＤＰＬＤ
5.2.2 单元型ＣＰＬＤ
5.2.3 现场可编程门阵列ＦＰＧA
5.2.4 多路开关型ＦＰＧA
5.3 ＨＤＰＬＤ编程技术
5.3.1 在系统可编程技术
5.3.2 在电路配置(重构)编程技术
5.3.3 反熔丝(Antifuse)编程技术
5.4 ＨＤＰＬＤ软件开发系统综述
5.4.1 软件开发系统的基本工作流程
5.4.2 软件开发系统的库函数
5.5 当前常用可编程逻辑器件及其开发工具
5.5.1 Lattice公司的CPLD/FPGA与开发软件
5.5.2 ALTERA公司的CPLD/FPGA及开发工具
5.5.3 Xilinx公司的CPLD/FPGA和开发平台
5.5.4 用于CPLD/FPGA的IP核
习题5
第6章采用ＨＤＰＬＤ设计数字系统实例
6.1 高速并行乘法器的设计
6.1.1 算法设计和结构选择
6.1.2 器件选择
6.1.3 设计输入
6.1.4 芯片引脚定义
6.1.5 逻辑仿真
6.1.6 目标文件产生和器件下载
6.2 十字路口交通管理器的设计
6.2.1 交通管理器的功能
6.2.2 系统算法设计
6.2.3 设计输入
6.3 ＦＩＦＯ（先进先出堆栈）的设计
6.3.1 ＦＩＦＯ的功能
6.3.2 算法设计和逻辑框图
6.3.3 数据处理单元和控制器的设计
6.3.4 设计输入
6.4 九九乘法表系统的设计
6.4.1 系统功能和技术指标
6.4.2 算法设计
6.4.3 数据处理单元的实现
6.4.4 设计输入
6.4.5 系统的功能仿真
6.5 数据采集和反馈控制系统的设计
6.5.1 系统设计要求
6.5.2 设计输入
6.6 ＦＩＲ有限冲激响应滤波器的设计
6.6.1 ＦＩＲ结构简介
6.6.2 设计方案和算法结构
6.6.3 模块组成
6.6.4 ＦＩＲ滤波器的扩展应用
6.6.5 设计输入
6.6.6 设计验证
6.7 可编程脉冲延时系统的设计
6.7.1 系统功能和技术指标
6.7.2 系统设计计算
6.7.3 设计输入和实现
6.8 简单处理器的设计
6.8.1 系统功能介绍
6.8.2 处理器硬件系统
6.8.3 处理器指令系统
6.8.4 处理器硬件系统的设计和实施
6.8.5 设计输入
6.8.6 系统功能仿真
习题6
第7章全定制集成电路设计技术简介
7.1 集成电路制造工艺与全定制电路设计
7.1.1 集成电路制造工艺简介
7.1.2 全定制电路设计过程
7.1.3 深亚微米电路设计
7.2 全定制集成电路设计的ＥＤA技术
7.2.1 设计输入
7.2.2 设计综合
7.2.3 设计验证
7.2.4 版图编辑
7.2.5 版图验证
第8章上机实验题
实验1 逻辑门实现组合电路
实验2 数据选择器或译码器实现组合电路
实验3 码制变换器
实验4 异步计数器和同步计数器
实验5 采用D-FF和MUX实现74LS194功能电路
实验6 序列发生器
实验7 序列检测器
实验8 触发器的级联
实验9 控制器的设计
实验10 脉冲分配器
实验11 十字路口交通管理器
实验12 简单处理器VHDL设计的完成
附录A ＨＤＰＬＤ典型器件介绍
A.1 器件封装型式说明
A.2 ＬA44ＩＣＥ公司典型器件(阵列扩展型CPLD，isp编程技术)
A.3 AＬ4ＥＲA公司典型器件(单元型CPLD、FPGA，icr编程技术)
A.4 8ＩＬＩＮ8公司典型产品(单元型FPGA、CPLD，icr编程技术或isp编程技术)
A.5 Actel公司典型器件(多路开关型FPGA、反熔丝编程技术)
附录B 典型软件开发系统ＭA8+PLUSⅡ简介
B.1 概述
B.2 ＭA8+PLUS Ⅱ的设计过程
B.3 逻辑设计的输入方式
B.4 设计项目的编译
B.5 设计项目的模拟仿真
B.6 定时分析
B.7 器件编程参考文献。