半导体工艺基础 第九章续 表面钝化
半导体工厂钝化处理流程
半导体工厂钝化处理流程As a semiconductor factory, the passivation process is one of the critical steps in the production of semiconductor devices. 钝化处理是在制造半导体器件过程中必不可少的关键步骤之一。
This process involves applying a thin layer of material, such as silicon dioxide or silicon nitride, to the surface of the semiconductor wafer to protect it from contamination and damage. 这个过程涉及向半导体晶圆表面施加一层薄薄的材料，比如二氧化硅或者氮化硅，以保护它免受污染和损坏。
Passivation also helps to improve the electrical performance and reliability of the semiconductor devices. 钝化还有助于提高半导体器件的电气性能和可靠性。
One of the key reasons for implementing the passivation process isto protect the semiconductor from environmental factors, such as moisture and contamination. 实施钝化处理的一个关键原因是为了保护半导体免受湿气和污染等环境因素的影响。
Without passivation, the exposed semiconductor surface is susceptible to corrosion and damage, which can negatively impact the performance and reliability of the devices. 没有钝化处理，暴露在外的半导体表面容易受到腐蚀和损坏，这会对器件的性能和可靠性产生负面影响。
晶圆表面钝化层损伤原因
晶圆表面钝化层损伤原因全文共四篇示例，供读者参考第一篇示例：晶圆表面钝化层是在制造晶体管和集成电路时常见的一种处理技术，其主要功能是增加晶圆表面的稳定性和保护晶体管的性能。
这种钝化层在制作过程中可能会遭受损伤，导致晶片的质量下降或者无法正常工作。
本文将探讨晶圆表面钝化层损伤的原因。
晶圆表面钝化层损伤的主要原因之一是在清洁和刻蚀过程中引起的。
在晶片制造的过程中，为了去除污垢和残留物，常常会使用强酸或者碱性溶液来清洗晶片表面。
这些化学物质可能会侵蚀钝化层，导致其受损。
在刻蚀过程中，高温和化学蚀刻液也可能对钝化层造成损伤，降低其效果。
装卸晶圆时的操作不当也是导致钝化层损伤的重要原因之一。
晶圆在制作过程中需要多次进行装卸操作，如果操作不当，很容易导致钝化层受损。
过度摩擦、碰撞或者硬物刮擦晶圆表面都会对钝化层造成破坏。
环境条件也会影响钝化层的损伤情况。
高温、高湿度或者含有腐蚀性气体的环境都可能对钝化层造成损害。
在这种情况下，晶圆制造过程中需要加强环境监测和控制，以避免钝化层受损。
设备的不稳定性也是导致钝化层损伤的原因之一。
制造晶圆需要使用各种设备和工艺，如果设备在运行过程中出现故障或者不稳定，就容易导致钝化层受损。
对设备进行定期检查和维护，保证其正常运行对预防钝化层损伤非常重要。
晶圆表面钝化层损伤是一个比较常见的问题，其原因包括清洁和刻蚀过程中的化学物质侵蚀、操作不当、环境条件、设备稳定性等。
针对这些原因，制造晶圆的厂家和技术人员需要加强对钝化层的保护和维护，提高晶片的质量和性能。
希望通过本文的介绍，读者可以更加了解晶圆表面钝化层损伤的原因，并采取有效措施来预防和修复钝化层受损的问题。
【字数不足，无法提供2000字以上文章，如有需要可以追加讨论其他损伤原因】。
第二篇示例：晶圆是半导体制造中的重要材料，是芯片制造的基础。
晶圆表面钝化层的损伤会严重影响芯片的质量和性能。
本文将就晶圆表面钝化层损伤的原因进行分析和讨论。
表面钝化工艺
表面钝化工艺surface passivation technology在半导体器件表面覆盖保护介质膜，以防止表面污染的工艺。
1959年，美国人M.M.阿塔拉研究了硅器件表面暴露在大气中的不稳定性问题，提出热生长二氧化硅(SiO2)膜具有良好的表面钝化效果。
此后，二氧化硅膜得到广泛应用。
60年代中期，人们发现二氧化硅膜不能完全阻挡有害杂质(如钠离子)向硅(Si)表面的扩散，严重影响MOS器件的稳定性。
以后研究出多种表面钝化膜生长工艺，其中以磷硅玻璃(PSG)、低温淀积二氧化硅、化学汽相淀积氮化硅(Si3N4)、三氧化二铝(Al2O3)和聚酰亚胺等最为适用。
直接同半导体接触的介质膜通常称为第一钝化层。
常用介质是热生长的二氧化硅膜。
在形成金属化层以前，在第一钝化层上再生长第二钝化层，主要由磷硅玻璃、低温淀积二氧化硅等构成，能吸收和阻挡钠离子向硅衬底扩散。
为使表面钝化保护作用更好并使金属化层不受机械擦伤，在金属化层上面再生长第三层钝化层。
这第三层介质膜可以是磷硅玻璃、低温淀积二氧化硅、化学气相淀积氮化硅、三氧化二铝或聚酰亚胺。
这种多层结构钝化，是现代微电子技术中广泛采用的方式。
对于钝化层的基本要求是：能长期阻止有害杂质对器件表面的沾污；热膨胀系数与硅衬底匹配；膜的生长温度低；钝化膜的组份和厚度均匀性好；针孔密度较低以及光刻后易于得到缓变的台阶。
磷硅玻璃及其生长工艺1964年，发现硅在热氧化过程中通入少量三氯氧磷蒸汽后生成的二氧化硅膜具有磷硅玻璃特性，能捕获钠离子和稳定钠离子的污染作用，大大改善了器件的稳定性。
适当增加磷的浓度还能降低膜的针孔密度，防止微裂，减少快态密度和平缓光刻台阶。
磷硅玻璃已成为重要的第二层钝化膜。
其不足之处是磷浓度较高时有极化和吸潮特性，浓度太低则不易达到流动和平缓台阶的作用。
另一种常用的生长磷硅玻璃的方法是化学汽相淀积法,即把磷烷PH3加到硅烷SiH4和氧的反应过程中，反应温度为400～500℃。
半导体工艺基础之续表面钝化
半导体工艺基础之续表面钝化引言半导体材料的表面处理是半导体工艺中至关重要的一步。
表面钝化是一种常用的表面处理技术，它能够改善半导体材料的界面性能，提高器件的性能和可靠性。
本文将介绍半导体工艺中常用的续表面钝化技术及其原理。
1. 表面钝化的作用表面钝化是指在半导体材料表面形成一层薄膜，用以保护材料免受外界环境的侵蚀以及提高半导体器件的性能。
其作用主要包括以下几个方面： - 防止材料表面与环境中的杂质发生反应，保护材料免受氧化、腐蚀等侵蚀； - 调整表面能级，改善界面特性，减小材料表面缺陷的密度； - 提高器件的电性能，如增加载流子迁移率、减小串联电阻、降低接触电阻等。
2. 续表面钝化技术2.1 清洗技术在进行续表面钝化之前，首先需要对半导体材料表面进行清洗，去除表面的杂质和污染物，以确保续表面钝化膜的质量。
常用的清洗技术包括： - 碱性清洗：使用碱性溶液（如氢氧化钠溶液）进行清洗，去除表面有机污染物、无机盐等； - 酸性清洗：使用酸性溶液（如硝酸、盐酸等）进行清洗，去除金属离子、金属氧化物等； - 氢氟酸清洗：使用氢氟酸溶液进行清洗，去除半导体表面的氧化硅膜等。
2.2 氧化技术氧化是一种常用的续表面钝化技术，通过在半导体表面形成氧化物薄膜，起到保护和改善表面性能的作用。
常见的氧化技术包括： - 干氧化：在高温（800~1200℃）下，将半导体材料暴露在氧气或氧气与水蒸汽的混合气体中，使材料表面发生氧化反应，形成氧化硅膜（SiO2）； - 湿氧化：在高温（600~1000℃）下，将半导体材料暴露在水蒸汽环境中，使材料表面发生氧化反应，形成氧化硅膜； - 氧离子注入：通过氧离子轰击的方式，在半导体表面形成氧化硅膜； - 二次氧化：在已有氧化硅膜的基础上，再进行一次氧化处理，使氧化膜更加均匀致密。
2.3 硅氮化技术硅氮化是另一种常用的续表面钝化技术，它通过在半导体表面形成硅氮化薄膜，起到保护和改善表面性能的作用。
半导体钝化层工艺
半导体钝化层工艺嘿，朋友们！今天咱来聊聊半导体钝化层工艺，这可真是个超级有趣又超级重要的玩意儿啊！你想想看，半导体就像是一个小世界，里面各种电子跑来跑去。
而这钝化层呢，就像是给这个小世界穿上了一层保护衣。
它就像是冬天里你穿的厚棉袄，能让半导体这个小家伙暖暖和和，不受外界的干扰和伤害。
这钝化层工艺啊，可不简单呢！就好像你要给一个宝贝小心翼翼地包装起来，不能有一点马虎。
首先呢，得选择合适的材料来做这层保护衣。
这就好比你挑衣服，得选舒服的、合适的，不然穿起来多别扭啊！而且这材料还得有各种好性能，能抗住各种折腾。
然后呢，就是怎么把这层保护衣给弄上去。
这可是个技术活，就跟你贴手机膜似的，得贴得平平整整，不能有气泡。
要是没弄好，那可就麻烦啦！半导体可能就没法好好工作啦。
这过程中还得注意好多细节呢！比如说温度啦、湿度啦，这些都能影响到钝化层的质量。
这就像你做饭，火候、调料都得掌握好，不然做出来的菜可就不好吃啦。
哎呀呀，你说这半导体钝化层工艺是不是很神奇？它能让那些小小的半导体器件变得更厉害，发挥出更大的作用。
就好像一个普通的人，经过一番精心打扮和培养，变得超级厉害，能做出很多了不起的事情。
你再想想，如果没有这钝化层，半导体得多脆弱啊！随便一点干扰可能就不行啦。
所以说啊，这钝化层工艺可真是太重要啦！它就像是一个幕后英雄，默默地守护着半导体，让它们能安心工作。
咱生活中的好多电子产品，可都离不开这半导体钝化层工艺呢！你手里的手机、电脑，家里的电视、冰箱，哪一个不是靠这小小的半导体在工作啊。
而这钝化层呢，就保证了它们能长时间稳定地运行。
总之呢，半导体钝化层工艺是个特别特别重要的东西，我们得好好重视它，好好研究它。
让它能更好地为我们的生活服务，让我们的生活变得更加美好和便利。
难道不是吗？原创不易，请尊重原创，谢谢!。
功率半导体器件表面钝化技术综述
P I ，glass f r i t ，e tc . F in a lly ，m a te ria ls such
as
B C B ，, - SiC
*H ，, - C *H ，w h ic h was n e w ly in tro d u c e d
tio n p ro c e s s ，and th e ir a p p lic a tio n prosjDect are d is c u s s e d .
erties and functions
of
various p a s iv a tio n
m aterials em ployed
in
these p a s iv a tio n
th e ir ty p ic a l data in th e structu re s o f p ow er devices are g iv e n ，in c lu d in g S i〇2 ，P S G ，S i3 N 4 ，S iO xN y ，A l2 〇3 ，S IP O S ，
(1. F a c u lty o f In fo rm a tio n E n g in e e rin g ，B e ijin g U n iv e rs ity o f T e c h n o lo g y ，B e ijin g 100124，C h in a ；
2. G lo b a l E n e rg y In te rc o n n e c tio n R esearch I n s titu te ，B e ijin g 102209，C h in a )
环境氛围的干扰、刺激、污 染 、渗透和变化等几乎不作
自1959年阿拉塔提出热生长二氧化硅膜具有良
半导体工艺基础
无规则运动
无规则运动
真性半导体：完全不含 外因性半导体：含Ⅲ族或 杂质原子的半导体 Ⅴ族杂质元素的半导体
低温 原子的振动
电子无规则运动
结果,载流子的移动度 变小,电阻上升
共价电子逸出晶体的同时产生 了电子－空穴对，既载流子。
本征半导体的电子密度n等于空 穴密度p
n=p=ni (ni:本征载流子密度)
11
《半导体制造》
掺杂P，就多出 一个电子，即 传导电子，此 时的P称为施主 杂质。
掺杂B，就缺少 一个电子，可 以等同于产生 一个空穴，此 时的B称为受主 杂质。
12
Semiconductor Manufacturing Basic
扩散 注入
载流子的产生
跳跃
可移动的领域 矮墙
高墙
阶梯
自己的房间
49
ALD (原子层沉积)
薄膜、高介电膜的形成技术
原料气体 惰性气体 氧化气体 惰性气体
表面上吸附原料 气体
生 由惰性气体替换 成 不要的原料气体 单
层 原料原子的氧化 膜
由惰性气体替换 氧化气体
可以利用重叠的方式来控制原子层, 从而成膜
可以实现不同膜的重叠
50
扩散
扩散就是由于浓度梯度的驱动,形成的原子移动
洗净 CMP
刻蚀 干刻 湿刻 去胶机
离子注入
掩膜版20张
光刻
涂胶 显影 溅射 SEM
光刻胶
5
6
《半导体制造》
第二章
扩散 注入
Semiconductor Manufacturing Basic
扩散 注入
半导体是什么？
电阻
良导体(金属） 柔软、不透明、重
表面钝化
表面钝化太阳电池中的表面复合引起光生载流子的损失，导致太阳电池光电转换效率降低。
复合过程通过半导体禁带中的缺陷能级（表面态）发生。
关于半导体硅中非平衡载流子的复合机制，有许多专门研究的著述。
主要有Shockley ，Read 及Hall 独立地发展出来的以载流子通过缺陷能级复合的模型，通常称为Shockley-Read-Hall 理论（SRH 理论）。
后来Dhariwal 等人[28]通过引入弛豫时间拓展了标准的SRH 理论。
在下面的讨论中，将引用这些有关著述中的重要结论。
4.1 半导体硅中非平衡载流子的复合在一定温度下处于热平衡状态的半导体，载流子浓度是一定的。
这种处于热平衡状态下的载流子浓度，称为平衡载流子浓度。
热平衡状态下的电子浓度和空穴浓度分别用n 0和p 0表示，在非简并半导体中，它们之间有如下关系：2000exp i g c v n T k E N N p n =⎪⎪⎭⎫ ⎝⎛-= （4-1） 本征载流子浓度n i 只是温度的函数。
（4-1）式是非简并半导体处于热平衡状态的判据。
当半导体受到外界作用（光、电或者其他形式的能量注入），有外界能量注入半导体时，如果注入能量大于半导体材料的能隙宽度，价带上的电子获得能量后就会跃迁到导带上，同时在价带上留下空穴（这个过程叫做产生）。
此时，载流子浓度发生改变而偏离了热平衡状态。
比平衡载流子多出来的这一部分载流子，叫做非平衡载流子，也叫做过剩载流子。
记为0n n n -=∆ （4-2a ）0p p p -=∆ (4-2b)热平衡状态下，n 型半导体中00p n >>，p 型半导体中00n p >>。
能带如图4.1所示。
图4-1 光照产生非平衡载流子 当具有足够能量的光子)(g E h ≥ν照射到半导体上时，就能够把价带上的电子激发到 导带上去，产生电子—空穴对，使导带上比平衡时多出一部分电子n ∆，价带上比平衡时多出一部分空穴p ∆。
精选半导体工艺基础之氧化
Rapid Thermal Oxidation
For gate oxidation of deep sub-micron deviceVery thin oxide film, < 30 ÅNeed very good control of temperature uniformityRTO will be used to achieve the device requirement.
Cleaned Silicon Surface
表面未清洗硅片的热氧化层
热氧化生长的SiO2层是无定形的SiO2分子间趋于交联形成晶体未清洗硅片表面的缺陷和微粒会成为SiO2的成核点这种SiO2层的阻挡作用很差氧化前需要清洗硅片表面
氧化前圆片清洗
颗粒有机粘污无机粘污本征氧化层
RCA清洗
Developed by Kern and Puotinen in 1960 at RCAMost commonly used clean processes in IC fabs(1号液)－NH4OH:H2O2:H2O with 1:1:5 to 1:2:8 ratio at 70 to 80℃ to remove organic .(2号液)-- HCl:H2O2:H2O with 1:1:6 to 1:2:8 ratio at 70 to 80 ℃ to remove inorganic contaminates ，DI water rinseHF dip or HF vapor etch to remove native oxide.
氧化层应用
栅氧化层
Gate oxide: thinnest and most critical layerCapacitor dielectric
半导体器件的钝化技术
半导体器件的钝化技术09023320 李子腾09023307 邹骞09023308 刘峥09023319 沈骜目录1绪论 (1)2正文主体 (1)2.1钝化工艺及其对半导体器件参数的影响 (1)2.1.1钝化工艺的产生与发展 (2)2.1.2钝化工艺的分类 (2)2.1.3钝化工艺对器件的影响 (2)2.1.3.1低温淀积二氧化硅工艺 (2)2.1.3.2磷硅玻璃及其生长工艺 (2)2.1.3.3化学汽相淀积氮化硅生长工艺 (2)2.2制备钝化层的介质材料及其优缺点 (3)2.2.1SiO2钝化工艺 (3)2.2.2磷硅玻璃钝化工艺 (3)2.2.3Si3N4钝化工艺 (4)2.2.4Al2O3钝化工艺 (5)3结论 (5)4主要参考文献…………………………………………………………………………………1绪论对于高性能高可靠性集成电路来说，表面钝化已成为不可缺少的工艺措施之一。
近二十年来，信息技术日新月异蓬勃发展。
二十一世纪，世界将全面进入信息时代，以信息技术为代表的高新技术形成的新经济模式，将在二十一世纪世界经济中起决定作用。
信息科技的发展在很大程度上依赖于微电子半导体技术的发展水平，其中（超）大规模集成电路技术（ULSI）是半导体关键的技术。
一个国家占领了信息技术的制高点，它将在二十一世纪获得经济上的主导地位。
摩尔定律——即集成电路的集成度每18个月翻一番，成本大幅下降，揭示了信息技术的指数发展规律，正在朝着高集成化、高速化和高质量化的方向发展。
表面钝化膜的种类很多，如氧化硅、氧化铝、氮化硅、磷硅玻璃、硼硅玻璃、半绝缘多晶硅等等，不同的介质薄膜具有不同的性质和用途。
总的来说，氮化硅薄膜是半导体集成电路中最具应用前景的表面钝化材料，发展低温的热CVD工艺来沉积氮化硅表面钝化膜是集成电路发展的必然趋势，而开发新的能满足低温沉积氮化硅薄膜的新的硅源、氮源前驱体是解决这一难题的有效方法。
接下来，我们小组将会在正文对于什么是钝化工艺，以及钝化层的制备两方面进行具体介绍。
半导体工艺基础
产量高
能实现急冷急热
不容易受到硅片自重 便于控制加工环境
应力的影响
缺点
容易受到硅片自重应 力的影响
有大气混入 容易导致硅片面内热 分布不均
室温不明确 设备贵 加工能力低 热应力大
40
圆片所受的应力
划线
硅片
硅片自重产生应力 （立式炉）
硅片支撑
加热、冷却产生应力
却 冷 热 加
Байду номын сангаас
受到应力
自重集中于一点，产生应力， 高温时容易产生缺陷
7
半导体的主要特性
半导体
电 阻
金属
低
(a) 电阻的温度相关性
光
半导体
电 阻
金属
杂质浓度
(b) 电阻的杂质浓度相关性 电流
(c) 受光后电阻减小 (光电效应)
起电
(d) 接触磁体就会产生电压 (霍尔效应)
8
载流子与空穴
载流子是晶体中荷载电流(或传导电流)的粒子。 带负电荷的电子（电子） 带正电荷的空穴
不从自己的房间跳跃到可移动领域中, 就不能移动到其他地方
13
电阻率
硅杂质浓度与电阻率的关系
杂质浓度
14
载流子密度的温度相关性
MOS构造的外观
载流子密度
真空领域 饱和领域 冻结领域
本征载流子密度
电极(M) 氧化膜(O)
半导体(S)
耗尽层
电容
蓄积
15
反转层
耗尽
反转
氧化膜 电容 耗尽层 电容
电压
16
反转电压(任意比例) 反转电压(任意比例)
耗尽区
17
18
《半导体制造》
表面钝化工艺
（4-3） 当产生非平衡载流子的外界作用撤除后， 由于半导体内部存在
着与产生过程相反的过程，即，导带上的电子会回到价带某一个空穴 的位置上，同时释放出过剩的能量（这个过程叫做复合）。载流子浓 度又会恢复到它们的热平衡值。
实际上，热平衡不是一种绝对静止的状态，半导体中的载流 子—电子和空穴—总是不断的产生和复合，在热平衡状态，产生和复 合处于相对平衡，单位时间内产生的电子和空穴数目与复合掉的数目 相等。恒定的注入在半导体样品中产生一个新的稳态条件,它被认为 是电子-空穴对的产生速率与复合速率严格相等的结果。
Ec Ec
1 3
2 4 Et
Et
1
2
3
4
Ev
Ev
（a）
（b）
图 4-2 半导体中缺陷能级 Et 与电子和空穴的 4 中基本的相互作
用，（a）电子跃迁前，（b）电子跃迁后
为了计算最终的复合速率，Shockley，Read 和 Hall 做了许多简化 假设：
⑴没有辐射复合及带间俄歇复合 ⑵半导体为非简并的 ⑶缺陷能级不因电荷条件而改变 ⑷与两个发射过程的平均时间相比，缺陷捕获载流子的弛豫时间 小到可以忽略不计 ⑸与掺杂浓度相比，缺陷浓度很小 ⑹应用 Fermi-Dirac 统计 ⑺缺陷之间没有相互作用（也即：电子不能在缺陷能级间跃迁）
U = Cn (n2 p − n02 p0 ) + C p ( p 2n − p02n0 )
（4-7）
将（4-7）代入（4-4）可以看出，对于Δn =Δp，俄歇复合寿命
由下列公式给出
对于 n 型材料
τ Auger
=
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2、金属功函数、氧化硅中电荷对C-V特性的影响
§9.3 主要的钝化方法
一、集成电路钝化的一般步骤 典型集成电路制造过程中至少包含三个钝化工序步骤：
1 、衬底氧化层（特别是 MOS 集成电路中的栅氧化层）生 长过程中的钝化。
通常采用含氯氧化，或 HCl 处理氧化石英管。 2、衬底和金属化层之间或多层金属化层之间绝缘隔离氧化 层的钝化工艺。 通常采用磷硅玻璃钝化工艺，为降低回流温度，有时采用 硼磷硅玻璃钝化。 3、芯片的最终钝化层。 常采用SiO2+Si3N4(或Al2O3) 或磷硅玻璃。其中，SiO2 主要 用作为Si3N4 应力缓解层。
3、氧化物固定正电荷Qf 固定正电荷存在于SiO2中离Si-SiO2界面约20Å范围内。 （1）来源：由氧化过程中过剩硅（或氧空位）引起，其密度 与氧化温度、氧化气氛、冷却条件和退火处理有关。 （ 2 ）影响：因 Qf 是正电荷，将使 P 沟 MOS 器件的阈值增加， N道MOS器件的阈值降低；减小沟道载流子迁移率，影响MOS 器件的跨导；增大双极晶体管的噪声和漏电，影响击穿特性。 （3）控制氧化物固定正电荷的方法 （ a）氧化物固定正电荷与晶向有关： (111)>(110)>(100)， 因此MOS集成电路多采用(100)晶向。 （b）氧化温度愈高，氧扩散愈快，氧空位愈少；氧化速率 愈大时，氧空位愈多，固定电荷面密度愈大。采用高温干氧氧 化有助于降低Qf 。 （c）采用含氯氧化可降低Qf 。
0 ox Cox 式中， 是单位面积的 d
1 1 1 C Cox CD
氧化层电容，d是氧化层厚度， Cox与栅压V无关。CD 是单位 面积的半导体势垒电容。对于 确定的衬底掺杂浓度和氧化层 厚度，CD 是表面势s（也是栅 压V）的函数。因此总电容C也 是s 的函数。
（1）当V < 0时，硅表面附近的能带上弯，表面空穴积累，在 V << 0时，C = Cox ； （2）当V = 0时，S = 0，能带平直，C = CFB（平带电容）； （3）当V > 0时，能带下弯，表面空穴耗尽，势垒电容随栅压 增加而下降，因而总电容C也随V下降。W是耗尽层宽度，其与表 面势的关系为： qN W 2 2 。
（ 1）来源：任何工艺中（氧化的石英炉管、蒸发电极等） 或材料、试剂和气氛均可引入可动离子的沾污。 （ 2 ）影响：可动正离子使硅表面趋于 N型，导致 MOS 器件 的阈值电压不稳定；导致 NPN晶体管漏电流增大，电流放大系 数减小。 （3）控制可动电荷的方法
（a）采用高洁净的工艺，采用高纯去离子水，MOS级的 试剂，超纯气体，高纯石英系统和器皿，钽丝蒸发和自动化操 作等。 （ b）磷处理，形成 PSG-SiO2 以吸除、钝化 SiO2 中的 Na+。
要消除Si-SiO2系统中的电荷及器件表面沾污对器件的影响， 一是采用表面多次钝化工艺，二是采用保护环和等位环等措施 来减小其影响。
晶体管的保护环和等位环
四、Si-SiO2结构性质的测试分析 1、MOS C-V特性与Si-SiO2结构性质的关系 理想 MOS 结构假定： 1 ） SiO2 中不存在电荷与界面陷阱； 2）金属半导体功函数差为零。这种MOS电容为氧化层电容 Cox 和半导体势垒电容CD 的串联。单位面积的MOS电容C为：
（2）钝化Na+的机理
（a）高温过程中氯进入SiO2，在Si/SiO2界面处与三价硅和 过剩硅离子结合，以氯-硅-氧复合体结构形式存在。
（b）当Na+运动到Si/SiO2界面时，氯-硅-氧复合体中的Cl与Na+之间较强的库仑力将Na+束缚在Cl-周围，使Na+固定化和 中性化，形成如下结构：
2、改善SiO2膜的击穿特性 SiO2 中的击穿机构主要是隧道电流。 Na+ 在 Si/SiO2 界面附 近的聚积，将增强 Si/SiO2 界面区的电场强度，尤其是 Na+ 分布 的不均匀性，导致局部电场强度很大，使隧道电流增大以至击 穿。含氯氧化固定和中性化Na+，从而改善SiO2 的击穿特性。
（1）来源：由氧化过程中的 Si/SiO2界面处的结构缺陷（如 图中的悬挂键、三价键）、界面附近氧化层中荷电离子的库仑 势、Si/SiO2界面附近半导体中的杂质（如Cu、Fe等）。 （2）影响：界面陷阱电荷影响 MOS器件的阈值电压、减小 MOS 器件沟道的载流子迁移率，影响 MOS 器件的跨导；增大 双极晶体管的结噪声和漏电，影响击穿特性。 （3）控制界面陷阱电荷的方法
4、氧化物陷阱电荷Qot 氧化物中被陷住的电子或空穴。 （ 1）来源：电离辐射（电子束蒸发、离子注入、溅射等工 艺引起）、热电子注入或雪崩注入。 （2）影响：对MOS器件的跨导和沟道电导产生较大的影响， 使阈值电压向负方向移动。 （3）控制氧化物陷阱电荷的方法 （a）选择适当的氧化工艺条件以改善 SiO2结构，使Si-O-Si 键不易被打破。常用1000℃干氧氧化。
Si-SiO2系统中的正电荷将引起半导体表面的能带弯曲，在P 型半导体表面形成耗尽层或反型层,在N型半导体表面形成积累 层，而且界面态还是载流子的产生-复合中心。这些电荷严重影 响器件的性能，包括MOS器件的阈值电压、跨导、沟道电导； 双极器件中的反向漏电流、击穿电压、电流放大系数、1/f 噪 声等特性。
2、对材料物理性质的要求 （1）低的内应力。高的张应力会使薄膜产生裂纹，高的压 应力使硅衬底翘曲变形。 （2）高度的结构完整性。针孔缺陷或小丘生长会有造成漏 电、短路、断路、给光刻造成困难等技术问题。 （3）良好的粘附性。对Si、金属等均有良好的粘附性。 3、对材料工艺化学性质的要求 （1）有良好的淀积性质，有均匀的膜厚和台阶覆盖性能， 适于批量生产。
硅酸盐
氮化物
PSG , BSG , BPSG
Si3N4 , SixNyH , BN , AlN , GaN
氢化物
有机 高分 子 合成树脂
a-Si:H
聚酰亚胺类，聚硅氧烷类
合成橡胶
硅酮橡胶
§9.2 Si-SiO2系统
一、SiO2膜在半导体器件中的主要用途 1、SiO2膜用作选择扩散掩膜
利用SiO2对磷、硼、砷等杂质较强的掩蔽能力，通过在硅 上的二氧化硅层窗口区向硅中扩散杂质，可形成PN结。
二、对钝化膜及介质膜性质的一般要求 1、电气性能要求 （1）绝缘性能好。介电强度应大于5MV/cm； （2）介电常数小。除了作 MOS电容等电容介质外，介电常 数愈小，容性负载则愈小。
（ 3）能渗透氢。器件制作过程中，硅表面易产生界面态， 经H2 退火处理可消除。
（ 4）离子可控。在做栅介质时，希望能对正电荷或负电荷 进行有效控制，以便制作耗尽型或增强型器件。 （5）良好的抗辐射。防止或尽量减小辐射后氧化物电荷或 表面能态的产生，提高器件的稳定性和抗干扰能力。
1、PSG和BPSG的特点
（1）PSG对Na+具有较强的捕集和阻挡作用；BPSG对Na+的 阻挡作用比PSG强30~150倍。 （2）PSG在1000℃左右的温度下熔融回流，从而减小布线 的台阶；BPSG的熔融回流温度比PSG低100~200℃。 2、PSG膜存在的缺点 （1）PSG层的极化效应 PSG中的电偶极子在无外电场时是杂乱无章的。当器件加 偏压时这些电偶极子沿外场形成整齐的排列，产生极化效应， 影响器件的稳定性。PSG中磷浓度愈高，极化效应愈严重。 （2）PSG的吸潮性
第九章续 表面钝化
西南科技大学理学院 2013.4. 15
§9.1 概述
一、钝化膜及介质膜的重要性和作用 1、改善半导体器件和集成电路参数
2、增强器件的稳定性和可靠性
二次钝化可强化器件的密封性，屏蔽外界杂质、离子电荷、 水汽等对器件的有害影响。 3、提高器件的封装成品率 钝化层为划片、装架、键合等后道工艺处理提供表面的机械 保护。 4、其它作用 钝化膜及介质膜还可兼作表面及多层布线的绝缘层。
（c）采用掺氯氧化，以减小Na+ 沾污，并可起钝化Na+ 的 作用。
2、Si-SiO2 界面陷阱电荷Qit（界面态）
指存在于Si-SiO2界面，能带处于硅禁带中，可以与价带或 导带交换电荷的那些陷阱能级或能量状态。靠近禁带中心的界 面态可作为复合中心或产生中心，靠近价带或导带的可作为陷 阱。界面陷阱电荷可以带正电或负电，也可以呈中性。
3、降低界面态密度和固定正电荷密度，减少氧化层错， 提高少子寿命。
含氯氧化可以减小Si/SiO2 界面的三价硅和过剩硅原子；含 HCl 和C2HCl3 氧化中产生的具有高度活性的H+ 可以填充悬挂 键；HCl 和C2HCl3 具有萃取Cu 等重金属杂质的功能。
三、磷硅玻璃（PSG）和硼磷硅玻璃（BPSG）钝化
二、Si-SiO2 系统中的电荷 1、可动离子电荷Qm 常规生长的热氧化SiO2中一般存在着1012~1014cm-2的可动正 离子，由碱金属离子及氢离子所引起，其中以Na+的影响最大。 Na+来源丰富且SiO2几乎不防Na+，Na+在SiO2的扩散系数和迁移 率都很大。在氧化膜生长过程中，Na+倾向于在SiO2表面附近积 累，在一定温度和偏压下，可在SiO2层中移动，对器件的稳定 性影响较大。
（a）界面陷阱密度与晶向有关： (111)>(110)>(100)，因此 MOS集成电路多采用(100)晶向（有较高的载流子表面迁移率）； 而双极型集成电路多选用(111)晶向。 （ b） 低 温 、 惰 性 气 体 退 火 ： 纯 H2 或 N2-H2 气 体 在 400~500℃退火处理，可使界面陷阱电荷降低 2~3数量级。原因 是氢在退火中与悬挂键结合，从而减少界面态。 （c）采用含氯氧化，可将界面陷阱电荷密度有效控制在 1010/cm2数量级。
2、SiO2膜用作器件表面保护层和钝化层 （1）热生长SiO2电阻率在1015.cm以上，介电强度不低于 5106 V/cm,具有良好的绝缘性能，作表面一次钝化； （ 2 ）芯片金属布线完成后，用 CVD-SiO2 作器件的二次钝 化，其工艺温度不能超过布线金属与硅的合金温度。 3、作器件中的绝缘介质（隔离、绝缘栅、多层布线绝缘、 电容介质等） 4、离子注入中用作掩蔽层及缓冲介质层