硬件工程师面试题(非常经典,非常全面)
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
知） 31、一电源和一段传输线相连（长度为 L,传输时间为 T），画出终端处波形，考虑传输线 无损耗。给出电 源电压 波形图 ，要求 绘制终 端波形 图。（未知） 32 、微波电路的匹 配电阻。（未知） 33、DAC 和 ADC 的实现各有哪些方法？（仕兰微电子） 34、A/D 电路组成、工作原理。（未知） 35、实际工作所需要的一些技术知识 (面试容易问到 )。如电路的低功耗，稳定，高速如何
26、VCO 是什么,什么参数 (压控振荡器 ?) （华为面试题）
27 、锁相环有哪几 部分组 成？（ 仕兰微 电子）
28、锁相环电路组成，振荡器（比如用 D 触发器如何搭）。（未知）
29 、求锁相环的输 出频率 ，给了 一个锁 相环的 结构图。（未知） 30、如果公司做高频电子的，可能还要 RF 知识，调频，鉴频鉴相之类，不一一列举。（未
而 CMOS 则是有在 12V 的有在5V 的。CMOS 输出接到 TTL 是可以直接互连。TTL 接到 CMOS 需要在输
出端口加一上拉电阻接到5V 或者12V 。 11 、如何解决亚稳 态。（飞利浦－大唐笔试 ） 亚稳态是指触发 器无法 在某个 规定时 间段内 达到一 个可确 认的状 态。当 一个触 发器进 入亚
31、用一个二选一 mu x 和一个 inv 实现异或。（飞利浦－大唐笔试） 32、画出 Y=A*B+ C 的 cmos 电路图。（科广试题） 33、用逻辑们和 cmos 电路实现 ab+cd。（飞利浦－大唐笔试） 34、画出 CMOS 电路的晶体管级电路图，实现 Y=A*B+ C(D+E)。（仕兰微电子） 35、利用4选1实现 F(x,y,z)=xz+y z’。（未知） 36、给一个表达式 f=xxxx+xxxx+xxxxx+xxxx 用最少数量的与非门实现（实际上就是化简）
做到，调运放， 布版图 注意的 地方等 等 , 一般会针对简历 上你所 写做过 的东西 具体问 ，肯定 会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就 不 一样了，不好说 什么了。（未知）
____________________________________________________________ 数字电路 1 、同步电路和异 步电路 的区别 是什么 ？（仕 兰微电 子） 2 、什么是同步逻 辑和异 步逻辑 ？（汉 王笔试 ） 同步逻辑是时钟 之间有 固定的 因果关 系。异 步逻辑 是各时 钟之间 没有固 定的因 果关系 。
其优缺点。（仕兰微电子）
22 、画电流偏置的 产生电 路，并 解释。（凹凸）
23、史密斯特电路 ,求回差电压。（பைடு நூலகம்为面试题）
24、晶体振荡器 ,好像是给出振荡频率让你求周期(应该是单片机的 ,12 分之一周期....) （
华为面试题）
25、LC 正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。（仕兰微电子）
06 上海笔试试题） Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发
器的时钟信号上 升沿到 来以前 ，数据 稳定不 变的时 间。输 入信号 应提前 时钟上 升沿（ 如上 升沿有效）T 时间到达芯片，这个 T 就是建立时间 -Setup time. 如不满足 setup time, 这个数 据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。 保 持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果 hold time 不 够，数据同样不能被打入触发器.建立时间(Setup Time)和保持时间（ Hold time ）。建立 时间是指在时钟边沿前，数据信 号需要保持不变的时间。保持时间是指时钟跳变边沿后数 据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么 DFF 将不能正确地采样 到数据，将会出现 metastability 的情况。如果数据信号在时钟沿触发前后持续的时间均 超过建立和保持时 间，那么超过量就分别被称为建立时间裕量和保持时间裕量。 8 、说说对数字逻 辑中的 竞争和 冒险的 理解， 并举例 说明竞 争和冒 险怎样 消除。（仕兰微 电子） 9 、什么是竞争与 冒险现 象？怎 样判断 ？如何 消除？ （汉王 笔试） 在组合逻辑中， 由于门 的输入 信号通 路中经 过了不 同的延 时，导 致到达 该门的 时间不 一致 叫竞争。产生毛 刺叫冒 险。如 果布尔 式中有 相反的 信号则 可能产 生竞争 和冒险 现象。 解决 方法：一是添加 布尔式 的消去 项，二 是在芯 片外部 加电容 。 10、你知道那些常用逻辑电平？ TTL 与 COMS 电平可以直接互连吗？（汉王笔试） 常用逻辑电平：12V ，5V，3.3V；TTL 和 CMOS 不可以直接互连，由于 TTL 是在0.3-3.6V 之间，
Delay < period - setup ? hold 16、时钟周期为 T,触发器 D1 的建立时间最大为 T1ma x，最小为 T1min 。组合逻辑电路最大延
迟为 T2ma x,最小为 T2min 。问，触发器 D2的建立时间 T3和保持时间应满足什么条件。（华为 ） 17、给出某个一般时序电路的图，有 Tsetup,Tdelay,Tck->q ,还有 clock 的 delay,写出决定 最大时钟的因素，同时给出表达式。（威盛 VIA 2003.11.06 上海笔试试题） 18、说说静态、动态时序模拟的优缺点。（威盛 VIA 2003.11.06 上海笔试试题） 19、一个四级的 Mux,其中第二级信号为关键信号 如何改善 timing。（威盛 VIA2003.11.06 上海笔试试题） 20 、给出一个门级 的图， 又给了 各个门 的传输 延时， 问关键 路径是 什么， 还问给 出输入 ， 使得输出依赖于 关键路 径。（未知） 21 、逻辑方面数字 电路的 卡诺图 化简， 时序（ 同步异 步差异），触发器有几种（区别 ，优 点 ）， 全 加 器 等 等 。（未 知 ） 22、卡诺图写出逻辑表达使。（威盛 VIA 2003.11.06 上海笔试试题） 23、化简 F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14 ,15)的和。（威盛） 24、please show the CMOS inverter schmatic,layout and its cross sectionwith Pwell process.Plot its transfer curve (Vout-Vin) And also expla in the operation region of PMOS and NMOS for each segment of the transfer curve? （威盛笔试题 c ircuit design-beijing-03.11.09 ） 25、To design a CMOS invertor with balance rise and fall time,please define th e ration of channel width of PMOS and NMOS and expla in? 26、为什么一个标准的倒相器中 P 管的宽长比要比 N 管的宽长比大？（仕兰微电子） 27、用 mos 管搭出一个二输入与非门。（扬智电子笔试） 28、please draw the transistor level schematic of a cmos 2 input AND gate and expla in which input has faster response for output rising edge.(less delay tim e)。（威盛笔试题 circuit design-beijing-03.11.09 ） 29、画出 NOT,NA ND,NOR 的符号，真值表，还有 transistor level 的电路。（Infineon 笔试 ） 30、画出 CMOS 的图，画出 tow-to-one mu x gate。（威盛 VIA 2003.11.06 上海笔试试题）
稳态时，既无法 预测该 单元的 输出电 平，也 无法预 测何时 输出才 能稳定 在某个 正确的 电平 上。在这个稳定 期间， 触发器 输出一 些中间 级电平 ，或者 可能处 于振荡 状态， 并且这 种无
用的输出电平可 以沿信 号通道 上的各 个触发 器级联 式传播 下去。 12、IC 设计中同步复位与 异步复位的区别。（南山之桥） 13、MOOR E 与 MEELEY 状态机的特征。（南山之桥） 14、多时域设计中 ,如何处理信号跨时域。（南山之桥） 15、给了 reg 的 setup,hold 时间，求中间组合逻辑的 delay 范围。（飞利浦－大唐笔试）
18 、选择电阻时要 考虑什 么？（ 东信笔 试题）
19、在 CMOS 电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用 P 管
还是 N 管，为什么？（仕兰微电子）
20、给出多个 mos 管组成的电路求 5个点的电压。 (Infineon 笔试试题)
21 、电压源、电流 源是集 成电路 中经常 用到的 模块， 请画出 你知道 的线路 结构， 简单描 述
6 、放大电路的频 率补偿 的目的 是什么 ，有哪 些方法 ？（仕 兰微电 子）
7 、频率响应，如 ：怎么 才算是 稳定的 ，如何 改变频 响曲线 的几个 方法。（未知）
8 、给出一个查分 运放， 如何相 位补偿 ，并画 补偿后 的波特 图。（凹凸）
9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺 点
。当 RC<<T 时，给出输入电压波形图，绘制两种电路的输出波形图。（未知）
16、有源滤波器和无源滤波器的原理及区别 ?（新太硬件）
17、有一时域信号 S=V0sin(2pif0t)+V1cos(2pif1t)+2sin(2pif3t+90), 当其通过低通、 带
通、高通滤波器 后的信 号表示 方式。（未知）
模拟电路
1、
基尔霍夫定理的 内容是 什么？ （仕兰 微电子 ）
基尔霍夫电流定律是一个电荷守恒定律 ,即在一个电路中流入一个节点的电荷与流出同一个
节点的电荷相等 .
基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零 .
2、平板电容公式 (C= εS/4πkd)。（未知）
3 、最基本的如三 极管曲 线特性。（未知）
3、什么是 "线与 " 逻辑，要实现它 ，在硬 件特性 上有什 么具体 要求？ （汉王 笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用 oc 门来实现，由于不用
oc 门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。 4、什么是 Setup 和 Holdup 时间？（汉王笔试） 5、setup 和 holdup 时间,区别.（南山之桥） 6、解释 setup time 和 hold time 的定义和在时钟信号延迟时的变化。（未知） 7、解释 setup 和 hold time violation，画图说明，并说明解决办法。（威盛 VIA2003.11.
4 、描述反馈电路 的概念 ，列举 他们的 应用。（仕兰微电子）
5 、负反馈种类（ 电压并 联反馈 ，电流 串联反 馈，电 压串联 反馈和 电流并 联反馈）；负反
馈的优点（降低 放大器 的增益 灵敏度 ，改变 输入电 阻和输 出电阻 ，改善 放大器 的线性 和非
线性失真，有效 地扩展 放大器 的通频 带，自 动调节 作用）（未知）
14 、给出一个简单 电路， 让你分 析输出 电压的 特性（ 就是个 积分电 路），并求输出端某点
的 rise/fall 时间。(Infineon 笔试试题)
15、电阻 R 和电容 C 串联，输入电压为 R 和 C 之间的电压，输出电压分别为 C 上电压和 R 上电
压
，要求制这两种电路输入电压的频谱，卸险饬街值缏泛挝 咄 瞬ㄆ鳎 挝 屯 ?nbsp;波器
，特别是广泛采 用差分 结构的 原因。（未知）
10、给出一差分电路，告诉其输出电压 Y+和 Y-,求共模分量和差模分量。（未知）
11 、画差放的两个 输入管。（凹凸）
12 、画出由运放构 成加法 、减法 、微分 、积分 运算的 电路原 理图。 并画出 一个晶 体管级 的
运放电路。（仕兰微电子）
13、用运算放大器组成一个 10倍的放大器。（未知）
26、VCO 是什么,什么参数 (压控振荡器 ?) （华为面试题）
27 、锁相环有哪几 部分组 成？（ 仕兰微 电子）
28、锁相环电路组成，振荡器（比如用 D 触发器如何搭）。（未知）
29 、求锁相环的输 出频率 ，给了 一个锁 相环的 结构图。（未知） 30、如果公司做高频电子的，可能还要 RF 知识，调频，鉴频鉴相之类，不一一列举。（未
而 CMOS 则是有在 12V 的有在5V 的。CMOS 输出接到 TTL 是可以直接互连。TTL 接到 CMOS 需要在输
出端口加一上拉电阻接到5V 或者12V 。 11 、如何解决亚稳 态。（飞利浦－大唐笔试 ） 亚稳态是指触发 器无法 在某个 规定时 间段内 达到一 个可确 认的状 态。当 一个触 发器进 入亚
31、用一个二选一 mu x 和一个 inv 实现异或。（飞利浦－大唐笔试） 32、画出 Y=A*B+ C 的 cmos 电路图。（科广试题） 33、用逻辑们和 cmos 电路实现 ab+cd。（飞利浦－大唐笔试） 34、画出 CMOS 电路的晶体管级电路图，实现 Y=A*B+ C(D+E)。（仕兰微电子） 35、利用4选1实现 F(x,y,z)=xz+y z’。（未知） 36、给一个表达式 f=xxxx+xxxx+xxxxx+xxxx 用最少数量的与非门实现（实际上就是化简）
做到，调运放， 布版图 注意的 地方等 等 , 一般会针对简历 上你所 写做过 的东西 具体问 ，肯定 会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就 不 一样了，不好说 什么了。（未知）
____________________________________________________________ 数字电路 1 、同步电路和异 步电路 的区别 是什么 ？（仕 兰微电 子） 2 、什么是同步逻 辑和异 步逻辑 ？（汉 王笔试 ） 同步逻辑是时钟 之间有 固定的 因果关 系。异 步逻辑 是各时 钟之间 没有固 定的因 果关系 。
其优缺点。（仕兰微电子）
22 、画电流偏置的 产生电 路，并 解释。（凹凸）
23、史密斯特电路 ,求回差电压。（பைடு நூலகம்为面试题）
24、晶体振荡器 ,好像是给出振荡频率让你求周期(应该是单片机的 ,12 分之一周期....) （
华为面试题）
25、LC 正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。（仕兰微电子）
06 上海笔试试题） Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发
器的时钟信号上 升沿到 来以前 ，数据 稳定不 变的时 间。输 入信号 应提前 时钟上 升沿（ 如上 升沿有效）T 时间到达芯片，这个 T 就是建立时间 -Setup time. 如不满足 setup time, 这个数 据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。 保 持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果 hold time 不 够，数据同样不能被打入触发器.建立时间(Setup Time)和保持时间（ Hold time ）。建立 时间是指在时钟边沿前，数据信 号需要保持不变的时间。保持时间是指时钟跳变边沿后数 据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么 DFF 将不能正确地采样 到数据，将会出现 metastability 的情况。如果数据信号在时钟沿触发前后持续的时间均 超过建立和保持时 间，那么超过量就分别被称为建立时间裕量和保持时间裕量。 8 、说说对数字逻 辑中的 竞争和 冒险的 理解， 并举例 说明竞 争和冒 险怎样 消除。（仕兰微 电子） 9 、什么是竞争与 冒险现 象？怎 样判断 ？如何 消除？ （汉王 笔试） 在组合逻辑中， 由于门 的输入 信号通 路中经 过了不 同的延 时，导 致到达 该门的 时间不 一致 叫竞争。产生毛 刺叫冒 险。如 果布尔 式中有 相反的 信号则 可能产 生竞争 和冒险 现象。 解决 方法：一是添加 布尔式 的消去 项，二 是在芯 片外部 加电容 。 10、你知道那些常用逻辑电平？ TTL 与 COMS 电平可以直接互连吗？（汉王笔试） 常用逻辑电平：12V ，5V，3.3V；TTL 和 CMOS 不可以直接互连，由于 TTL 是在0.3-3.6V 之间，
Delay < period - setup ? hold 16、时钟周期为 T,触发器 D1 的建立时间最大为 T1ma x，最小为 T1min 。组合逻辑电路最大延
迟为 T2ma x,最小为 T2min 。问，触发器 D2的建立时间 T3和保持时间应满足什么条件。（华为 ） 17、给出某个一般时序电路的图，有 Tsetup,Tdelay,Tck->q ,还有 clock 的 delay,写出决定 最大时钟的因素，同时给出表达式。（威盛 VIA 2003.11.06 上海笔试试题） 18、说说静态、动态时序模拟的优缺点。（威盛 VIA 2003.11.06 上海笔试试题） 19、一个四级的 Mux,其中第二级信号为关键信号 如何改善 timing。（威盛 VIA2003.11.06 上海笔试试题） 20 、给出一个门级 的图， 又给了 各个门 的传输 延时， 问关键 路径是 什么， 还问给 出输入 ， 使得输出依赖于 关键路 径。（未知） 21 、逻辑方面数字 电路的 卡诺图 化简， 时序（ 同步异 步差异），触发器有几种（区别 ，优 点 ）， 全 加 器 等 等 。（未 知 ） 22、卡诺图写出逻辑表达使。（威盛 VIA 2003.11.06 上海笔试试题） 23、化简 F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14 ,15)的和。（威盛） 24、please show the CMOS inverter schmatic,layout and its cross sectionwith Pwell process.Plot its transfer curve (Vout-Vin) And also expla in the operation region of PMOS and NMOS for each segment of the transfer curve? （威盛笔试题 c ircuit design-beijing-03.11.09 ） 25、To design a CMOS invertor with balance rise and fall time,please define th e ration of channel width of PMOS and NMOS and expla in? 26、为什么一个标准的倒相器中 P 管的宽长比要比 N 管的宽长比大？（仕兰微电子） 27、用 mos 管搭出一个二输入与非门。（扬智电子笔试） 28、please draw the transistor level schematic of a cmos 2 input AND gate and expla in which input has faster response for output rising edge.(less delay tim e)。（威盛笔试题 circuit design-beijing-03.11.09 ） 29、画出 NOT,NA ND,NOR 的符号，真值表，还有 transistor level 的电路。（Infineon 笔试 ） 30、画出 CMOS 的图，画出 tow-to-one mu x gate。（威盛 VIA 2003.11.06 上海笔试试题）
稳态时，既无法 预测该 单元的 输出电 平，也 无法预 测何时 输出才 能稳定 在某个 正确的 电平 上。在这个稳定 期间， 触发器 输出一 些中间 级电平 ，或者 可能处 于振荡 状态， 并且这 种无
用的输出电平可 以沿信 号通道 上的各 个触发 器级联 式传播 下去。 12、IC 设计中同步复位与 异步复位的区别。（南山之桥） 13、MOOR E 与 MEELEY 状态机的特征。（南山之桥） 14、多时域设计中 ,如何处理信号跨时域。（南山之桥） 15、给了 reg 的 setup,hold 时间，求中间组合逻辑的 delay 范围。（飞利浦－大唐笔试）
18 、选择电阻时要 考虑什 么？（ 东信笔 试题）
19、在 CMOS 电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用 P 管
还是 N 管，为什么？（仕兰微电子）
20、给出多个 mos 管组成的电路求 5个点的电压。 (Infineon 笔试试题)
21 、电压源、电流 源是集 成电路 中经常 用到的 模块， 请画出 你知道 的线路 结构， 简单描 述
6 、放大电路的频 率补偿 的目的 是什么 ，有哪 些方法 ？（仕 兰微电 子）
7 、频率响应，如 ：怎么 才算是 稳定的 ，如何 改变频 响曲线 的几个 方法。（未知）
8 、给出一个查分 运放， 如何相 位补偿 ，并画 补偿后 的波特 图。（凹凸）
9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺 点
。当 RC<<T 时，给出输入电压波形图，绘制两种电路的输出波形图。（未知）
16、有源滤波器和无源滤波器的原理及区别 ?（新太硬件）
17、有一时域信号 S=V0sin(2pif0t)+V1cos(2pif1t)+2sin(2pif3t+90), 当其通过低通、 带
通、高通滤波器 后的信 号表示 方式。（未知）
模拟电路
1、
基尔霍夫定理的 内容是 什么？ （仕兰 微电子 ）
基尔霍夫电流定律是一个电荷守恒定律 ,即在一个电路中流入一个节点的电荷与流出同一个
节点的电荷相等 .
基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零 .
2、平板电容公式 (C= εS/4πkd)。（未知）
3 、最基本的如三 极管曲 线特性。（未知）
3、什么是 "线与 " 逻辑，要实现它 ，在硬 件特性 上有什 么具体 要求？ （汉王 笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用 oc 门来实现，由于不用
oc 门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。 4、什么是 Setup 和 Holdup 时间？（汉王笔试） 5、setup 和 holdup 时间,区别.（南山之桥） 6、解释 setup time 和 hold time 的定义和在时钟信号延迟时的变化。（未知） 7、解释 setup 和 hold time violation，画图说明，并说明解决办法。（威盛 VIA2003.11.
4 、描述反馈电路 的概念 ，列举 他们的 应用。（仕兰微电子）
5 、负反馈种类（ 电压并 联反馈 ，电流 串联反 馈，电 压串联 反馈和 电流并 联反馈）；负反
馈的优点（降低 放大器 的增益 灵敏度 ，改变 输入电 阻和输 出电阻 ，改善 放大器 的线性 和非
线性失真，有效 地扩展 放大器 的通频 带，自 动调节 作用）（未知）
14 、给出一个简单 电路， 让你分 析输出 电压的 特性（ 就是个 积分电 路），并求输出端某点
的 rise/fall 时间。(Infineon 笔试试题)
15、电阻 R 和电容 C 串联，输入电压为 R 和 C 之间的电压，输出电压分别为 C 上电压和 R 上电
压
，要求制这两种电路输入电压的频谱，卸险饬街值缏泛挝 咄 瞬ㄆ鳎 挝 屯 ?nbsp;波器
，特别是广泛采 用差分 结构的 原因。（未知）
10、给出一差分电路，告诉其输出电压 Y+和 Y-,求共模分量和差模分量。（未知）
11 、画差放的两个 输入管。（凹凸）
12 、画出由运放构 成加法 、减法 、微分 、积分 运算的 电路原 理图。 并画出 一个晶 体管级 的
运放电路。（仕兰微电子）
13、用运算放大器组成一个 10倍的放大器。（未知）