信号完整性测试1
软件开发 信号完整性测试方法模版
文档作者：编写日期：审核：审核日期:文档修订控制目录1. 引言 (3)1.1编写目的 (3)1.2定义 (3)1.3参考资料 (4)2. 测试所需工具说明 (4)2.1需要的软件工具 (4)2.2需要的硬件工具 (5)3. 电源完整性测试 (5)3.1电压转换电路测试 (5)3.1.1 输出电压测试 (5)3.1.2 输出电压过冲测试 (5)3.1.3 输出电压下冲测试 (6)3.1.4 输出电流测试 (6)3.1.5 纹波和噪声测试 (6)3.2单板功耗测试 (7)3.3电源时序测试 (7)3.3.1 电源上电时序测试 (7)3.3.2 电源下电时序测试 (8)4. 板内信号质量测试 (8)4.1时钟信号测试 (8)4.2上电复位时序测试 (8)4.3高速差分信号测试 (9)4.3.1 XAUI信号测试 (9)4.3.2 SGMII信号测试 (9)4.3.3 RGMII信号测试 (9)4.3.4 XGMII信号测试 (10)4.3.5 Interlaken信号质量测试 (10)4.4内存信号测试 (11)4.4.1 DDR 内存信号测试 (11)4.4.2 DDR2 内存信号测试 (11)4.4.3 DDR3 内存信号测试 (11)4.5PCI E信号测试 (12)4.6I2C总线测试 (12)4.7L OCAL B US总线测试 (13)4.8MDIO信号测试 (13)4.9SPI4.2总线测试 (13)4.10SD卡接口信号测试 (14)5. 对外接口信号测试 (14)5.1网口信号测试 (14)5.1.1 100Base-T模板测试 (14)5.1.2 1000Base-T模板测试 (15)5.1.3 GE光眼图测试 (15)5.2串口信号测试 (15)5.3USB口信号测试 (16)6. 附件 (16)1.引言1.1编写目的对信号质量测试的测试项目、测试方法及判决标准进行描述，为各个单板信号质量测试做参考。
信号完整性常用的三种测试方法
信号完整性常用的三种测试方法信号完整性是指在传输过程中信号能够保持原始形态和准确性的程度。
在现代高速通信和数字系统中，信号完整性测试是非常重要的工作，它能够帮助工程师评估信号的稳定性、确定系统的极限速率并发现信号失真的原因。
下面将介绍三种常用的信号完整性测试方法。
一、时域方法时域方法是信号完整性测试中最常见和最直观的方法之一、它通过观察信号在时间轴上的波形变化来评估信号的完整性。
时域方法可以检测和分析许多类型的信号失真，如峰值抖动、时钟漂移、时钟分布、幅度失真等。
时域方法的测试设备通常包括示波器和时域反射仪。
示波器可以显示信号的波形和振幅，通过观察波形的形状和幅度变化来判断信号完整性。
时域反射仪可以测量信号在传输线上的反射程度，从而评估传输线的特性阻抗和匹配度。
二、频域方法频域方法是另一种常用的信号完整性测试方法。
它通过将信号转换为频域表示，分析信号的频谱分布和频率响应来评估信号完整性。
频域方法可以检测和分析信号的频谱泄漏、频谱扩展、频率失真等。
频域方法的测试设备通常包括频谱分析仪和网络分析仪。
频谱分析仪可以显示信号的频谱图和功率谱密度，通过观察频谱的形状和峰值来评估信号完整性。
网络分析仪可以测量信号在不同频率下的响应和传输损耗，从而评估传输线的频率响应和衰减特性。
三、眼图方法眼图方法是一种特殊的信号完整性测试方法，它通过综合时域和频域信息来评估信号的完整性。
眼图是一种二维显示，用于观察信号在传输过程中的失真情况。
眼图可以提供信号的时钟抖动、峰值抖动、眼宽、眼深、眼高等指标。
眼图方法的测试设备通常包括高速数字示波器和信号发生器。
高速数字示波器可以捕捉信号的多个周期，并将其叠加在一起形成眼图。
通过观察眼图的形状和特征，工程师可以评估信号的稳定性和传输质量。
总结起来，时域方法、频域方法和眼图方法是常用的信号完整性测试方法。
它们各自具有独特的优势和适用范围，可以互相协作来全面评估信号的完整性。
在实际应用中，根据具体需求和测试对象的特点，选择合适的测试方法是非常重要的。
信号完整性测试报告
信号完整性测试报告1. 引言信号完整性测试是电子设备设计和制造过程中的关键步骤之一。
它旨在评估信号传输路径中的数据完整性，以确保信号在各个环节中没有失真或丢失。
本报告将介绍信号完整性测试的目的、测试方法、测试结果及建议。
2. 测试目的信号完整性测试的主要目的是验证信号在传输过程中的质量。
通过测试，可以确定信号是否满足设计要求，并找出潜在的问题。
这些问题可能包括信号失真、时钟抖动、串扰干扰等。
通过测试，可以提前发现并解决这些问题，确保信号的可靠传输。
3. 测试方法3.1 测试设备在进行信号完整性测试之前，需要准备以下测试设备：•示波器：用于观察信号波形和测量信号参数。
•信号发生器：用于产生测试信号。
•矢量网络分析仪：用于测量信号的频率响应和传输损耗。
3.2 测试流程信号完整性测试的基本流程如下：1.设置测试设备：连接示波器、信号发生器和矢量网络分析仪，并确保其正常工作。
2.准备测试样品：将待测试的电子设备或电路板连接到测试设备上。
3.产生测试信号：使用信号发生器产生测试信号，并将其输入到待测试的设备或电路板上。
4.观察信号波形：使用示波器观察信号波形，检查是否存在任何失真或干扰。
5.测量信号参数：使用示波器测量信号的幅度、频率、上升时间等参数。
6.使用矢量网络分析仪：如果需要更详细的信号特性分析，可以使用矢量网络分析仪进行频率响应和传输损耗的测量。
3.3 数据记录与分析在进行信号完整性测试期间，需要记录所有测试数据，并进行分析。
这些数据包括信号波形、信号参数测量结果以及任何异常情况的记录。
通过对测试数据的分析，可以确定信号的质量是否符合设计要求，并找出潜在的问题。
4. 测试结果与建议根据信号完整性测试的结果，可以得出以下结论和建议：•如果信号波形正常且符合设计要求，说明待测试的设备或电路板的信号传输路径基本上没有失真或干扰。
建议进行进一步的功能测试和验证。
•如果信号波形存在失真或干扰，需要进一步分析问题的原因。
电子信号完整性分析考核试卷
D.信号的完整性
2.以下哪个参数不属于信号完整性分析的主要参数？（）
A.延迟
B.反射
C.抖动
D.阻抗
3.在信号完整性分析中，以下哪个现象是由于信号反射引起的？（）
A.信号幅度减小
B.信号幅度增大
C.信号延迟
D.信号抖动
4.以下哪个因素会导致信号完整性问题？（）
A.信号传输线长度过长
B.信号传输线长度过短
A.信号传输线温度变化
B.信号传输线长度变化
C.信号传输线阻抗变化
D.所有上述因素
17.以下哪个方法可以降低信号抖动？（）
A.采用差分信号传输
B.采用单端信号传输
C.提高信号频率
D.降低信号频率
18.在信号完整性分析中，以下哪个工具用于模拟和分析信号完整性问题？（）
A. SPICE
B. CAD
C. MATLAB
A.在设计初期考虑信号完整性问题
B.使用仿真工具进行预分析
C.在PCB制作后进行实际测试
D.忽略电源和地的影响
（以下为答题区域，请考生在此区域作答。）
三、填空题（本题共10小题，每小题2分，共20分，请将正确答案填到题目空白处）
1.在电子设计中，信号完整性是指信号在传输过程中保持其原始形状的能力，主要受到______、______等因素的影响。
C.信号的反射
D.传输线的长度
16.以下哪些措施可以减少信号的过冲和下冲？（）
A.使用合适的终端电阻
B.优化信号源的质量
C.减少传输线长度
D.使用差分信号传输
17.在PCB设计中，以下哪些布局原则有助于改善信号完整性？（）
A.避免高速信号走线过长
信号完整性的三种测试方法
广播百科停机 如何解决忨距离网络传输？汶两种方式爵有效 广播百科001 — 100期 广播百科101 — 200期 广电术语词汇（ 一 ） 广电术语词旷（二）
信号完整性的测试手段主要 可以分为三大类，下面对这些手段进行一些说明。
1. 抖动测试
抖动测试现在越来越受到重视，因为专用的抖动测试仪器，比如TIA(时间间隔分析仪） 、 SIA3000, 价格非常昂贵，使用得比较少。 使用得最多是示波器加上软件处理，如TEK的 TDSJIT3软件。 通过软件处理，分离出各个分量，比如RJ和DJ I 以及DJ中的各个分量。 对 千这种测试，选择的示波器，长存储和高速采样是必要条件，比如2M以上的存储器， 20GSa/s 的采样速率。 不过 目前抖动测试，各个公司的解决方案得到结果还有相当差异， 还没有哪个是权威或者行业标准。
利用分析软件，可以对眼图中的违规详细清况进行查看，比如在MASK中落入了—些采样 点，在以前是不知道哪些情况下落入的，因为所有的采样点是累加进去的，总的效果看起来 就象是长余晖显示。 而新的仪器，利用了其长存储的优势，将波形采集进来后进行处理显 示，因此波形的每 一 个细节都可以保留，因此它可以查看波形的违规清况，比如波形是 000010还是101010, 这个功能可以帮助硬件工程师查找问题的根源所在。
••
，
．． ．
叩如Opwr¢ 釭贮叩t;, 记由WD必刁
跁，h
二 ,, 印F 8 幼
汹 loo
一
一,
··IX-
匕
tlo<J,忙们飞比'C<i心��5.13凸V 还1加沁(1.5 ·o戏阳心巾迅r-00 呤<eC-个 t杠心 蕊C四：污叩1G:的心"""?
泰克-信号完整性设计以及测试分析1
13
2013/11/6
常用的端接方法－－串联源端端接
串联源端端接要求加一个电阻与输出缓冲器串联。要求缓冲器阻抗和电阻值的 和等于传输线的特征阻抗 通常设计输出缓冲器I-V曲线产生一个极低阻抗，以至于从源端看进去的阻抗 的大部分都包含在电阻，因此选择精密电阻可以使总偏差降到很低，因为电阻 包含了大部分的阻抗。这种方法的缺点就是电阻增加了板的成本并且占用有效 的板面积。
数据传输中不同码型会有不同的损耗
30
June 5, 2012
Tektronix Confidential
通过发送端对信号进行预加重来补偿信号的衰减
2-Tap –6dB Pre-emphasis
3.
18
使用TDR的方法可以传输线的阻抗匹配问题
TDR (80E04)
+ + - + + Rcv
Voltage
Sampling Scope display of two TDR waveforms
Time
19
Two TDR sampling channels allow the differential impedance between the DATA+ and DATAserial paths to be measured.
V1.0 Confidential
硬件系统不稳定的根源-误码（Bit Error)
•误码的根源： 1.信号采样的时候建立保持时间不足(水平方向） 2.信号的幅度不够（垂直方向）
时钟(Clock) 时钟采样点
数据(Data)
建立时间Setup time
4
保持时间Hold time
由于各种原因引起的误码
信号完整性测试规范和工作流程
信号完整性测试规范和工作流程一、信号完整性测试规范1.测试范围：信号完整性测试应涵盖全部重要信号线，包括时钟信号、数据信号、控制信号、电源供应线等。
2.测试参数：测试参数包括但不限于信号功率、上升时间、下降时间、峰值电压、峰峰值电压、幅度稳定性、时序稳定性等。
3.测试方法：根据具体测试需求和设备条件，选择合适的信号完整性测试方法，如步进响应测试、脉冲响应测试、频率响应测试、时钟提前测试等。
4.测试设备：测试设备需要具备高精度、高速度、高带宽等特点，如示波器、信号发生器、信号注入器、信号线探针、信号整形器等。
5.测试环境：测试环境应符合实际应用场景，包括温度、湿度、电磁干扰等因素的考虑。
6.数据分析：对测试数据进行详细的分析和处理，包括波形展示、数据比对、波形参数提取、异常识别等。
7.测试标准：根据不同行业和应用领域，制定相应的信号完整性测试标准，如IEEE、IPC、JEDEC等，以确保测试结果的准确性和可靠性。
8.测试报告：根据测试结果生成详细的测试报告，包括测试方法、测试步骤、测试数据、异常情况分析、改进建议等。
二、信号完整性测试工作流程1.确定测试目标：根据设计需求和系统规格，确定需要测试的信号线和测试参数。
2.设计测试方案：根据测试目标和测试需求，设计相应的测试方案，包括测试方法、测试设备、测试环境等。
3.准备测试设备：根据测试方案，准备好所需的测试设备，确保其良好状态和准确性能。
4.连接测试回路：将被测试的电路板、电线、接插件等与测试设备连接起来，确保信号传输通畅。
5.设置测试参数：根据测试目标和测试方案，设置测试设备的相应参数，如示波器的触发电平、采样率、带宽等。
6.执行信号完整性测试：根据测试方案，执行信号完整性测试，记录测试数据和波形。
7.数据分析和处理：对测试数据进行详细分析和处理，包括波形展示、参数提取、异常识别等。
8.测试结果评估：根据测试数据和标准要求，对测试结果进行评估，确定是否合格。
信号完整性测试资料
缺点 受到模型准确度的限制，特别是链路 模型的精度 不能真实反应信号真实运行环境
16
2018/12/16
链路建模的两种方法：仿真和测试
目前常用的高速测试仪器
– 信号波形质量：实时示波器DPO70K/ 采样示波器DSA8200 – 信号时序关系：逻辑分析仪 TLA5K/TLA7K – 频域测试：采样示波器DSA8200/实 时频谱仪
一致性验证工具
– 采集数据 – 按照标准分析；得出与标 准的符合情况 – 构建基于示波器的专用测 试系统
数据采集器
– 采集数据后分析处理 – 宽带射频接收机
46
2018/12/16
示波器的关键指标
带宽和上升时间
–探头带宽选择
想看看不到
时序不满足带来的问题
–建立时间和保持时间违规会带来数据读取上的问题比如误码等 –毛刺
11
2018/12/16
建立/保持时间
数据 时钟
D CK
Q
输出
数据
输出
时钟
12
2018/12/16
违反建立时间
数据 时钟 D CK Q 输出
数据 输出
?
时钟
建立
保持
13
2018/12/16
PI问题：引起的原因
1k
100 10 1
Active 1.0 pF/1 M
Zo 0.15 pF/500
1X Passive 100 pF/1 M
100
1k
10k
100k
1M
10M
100M
1G
10G
Frequency
43 2018/12/16
信号完整性测试规范和工作流程
信号完整性测试规范和工作流程(Ver0.9x)一．主要目的：信号完整性测试的思想是信号源输出，经过传输线到达信号末端（负载），信号本身的相对变化情况。
主要目的是验证PCB设计是否保证了信号在传输过程中能否保证其完整性，以信号的相对测试为主旨，信号本身8的绝对测试为辅。
信号比较的内容主要是信号的本征特性参数。
同时也部分验证电路原理设计的合理性。
也检验产品的性能符合国家有关标准的要求，比如3C、EMC、ESD等。
从定性参数的角度保证PCB设计达到了电路设计的要求，同时也保证产品的可靠性、一致性。
信号完整性测试一般是在线测试，因此很多测试参数在不同的工作模式下会有较大的差别。
一般情况下需要测试静态工作模式，但一些参数需要测试满负荷工作模式。
另外测试点的选择，特别是接地点的位置会对测试结果有很大的影响。
二．基本要求：要求测试准确、可靠、完善。
并要求有完整的测试报告。
这里的要求是一般通用性的要求，针对具体的产品、产品的不同阶段，可以提出不同的参数要求和具体的测试内容。
由于测试是在PCB板上（或称“在线”）的测试，因此一些测试条件和测试参数的定义条件可能会出现不一致的情况，因此规定：测试的基本状态在没有任何说明的情况下，认为是静态工作模式或额定正常工作模式。
如果在测试方法中有规定或说明的，以测试说明的条件为准。
在类型和参数中列出了比较详细全面的参数，但在测试中可能没有要求，因此，具体产品如果需要测试请加以特别说明。
一般规定：主要参数是必须测试的项目参数。
+三．类型和参数：3.1电源部分：3.1.1电源类型分为LDO电源、DC/DC电源。
3.1.2主要参数有：幅度、纹波、噪声。
3.1.3状态分为：额定负载、空载、轻载、重载、超载。
3.1.4保护能力：输出电流保护、输出电压保护、输入电压保护、热保护。
3.1.5其它参数：输入电压适应性、静态电流、关机电流（漏电流）。
3.2时钟信号：3.2.1时钟源分类：晶体时钟（正弦波时钟）、晶振时钟（方波时钟、钟振时钟）。
信号完整性分析及测试
信号完整性分析及测试讨论议题信号完整性定义高速数字电路的常见问题及现象串行差分信号完整性(以最新的PCI-EXPRESS为例)信号完整性测试（DSO及探棒的选择等）信号完整性定义SI （SIGNAL INTEGRITY ），即信号完整性，是近几年发展起来的新技术。
SI 解决的是信号传输过程中的质量问题，尤其是在高速领域，数字信号的传输不能只考虑逻辑上的实现，物理实现中数字器件开关行为的模拟效果往往成为设计成败的关键败的关键。
111理想状态下的数字信号波形实际测量的数字信号波形(模拟量)Logic Signal +5 Volt S Logic Signal+5 Volt S Supply GroundSupply GroundSI：新概念，旧方法应用的是传统的传输线、电磁学等理论，以及复杂的SI应用的是传统的传输线电磁学等理论以及复杂的算法，解决以下几个方面的问题：反射；串扰；***过冲、振铃、地弹、多次跨越逻辑电平错误；*阻抗控制和匹配*EMC；*热稳定性；**时序分析芯片封装设计； 。
影响信号完整性的因素PCB层设置、PCB材料影响传输线特性阻抗等，间接影响信号完整性；线宽、线长、线间距在高速、高密度PCB设计中对信号完整性影响较大；温度、工艺等对设计参数的影响，间接影响信号完整性；器件工作频率、速度、驱动能力、封装参数等对信号质量有一定的影响；多负载拓扑结构对信号完整性产生较大的影响；阻抗匹配、负载；电源、地分割；趋肤效应；回流路径；连接器；过孔；电磁辐射；。
可见，信号完整性设计的考虑因素是多方面的，设计中应把握主要方面，减少不确定性，以下是一些常见的信号完整性现象及其产生的原因简析：常见的信号完整性现象及其产生的原因电平没有达到逻辑电平门限负载过重 传输线过长电平不匹配 驱动速度慢多次跨越逻辑电平阈值错误电感量过大 阻抗不匹配(Propagation Delay)信号建立时间不满足延时错误(p g y)信号建时间不满足 负载过重传输线过长驱动速度慢上冲/下冲高速、大电流驱动 阻抗未匹配电感量过大常见的信号完整性现象及其产生的原因振铃（不单调）传输线过长串扰多负载阻抗不匹配常见的信号完整性现象及其产生的原因昏睡的眼图原因很多：阻抗不连续，损耗…什么时候需要考虑信号完整性？200KHZ的信号是否为高速信号小问题：的信号是否为高速信号？高速电路有两个方面的含义：一是频率高，通常认为如果数字逻辑电路设计的频率达到或者超过20MHz~33MHz，而且工作在这个频率的电路已经占整个电子系统一定的份量（例如三分之一），则称为高速电路设计。
《信号完整性测试》演示幻灯片
Tx + +
path
--
12
2020/10/3
+ -
Small differences in levels being measured
眼图和信号传输质量
▪ 更大的眼睛意味着更多的信号幅度和 时间的余量
▪ 更大的眼睛系统可靠性更好 ▪ 眼图过窄意味着信号的抖动过大，误
码率上升 ▪ 眼图中心点
13
2020/10/3
17
2020/10/3
眼睛张开是否就表示信号传输没有问题？
18
2020/10/3
眼图测试分类：实时采样眼图
One trigger can initiate the real-time sampling of the entire record length
Data
Minimum time between real-time sampled points is determined by the fastest sample rate the realtime scope is capable of. 40GSamples/sec results in 25ps between sampled points.**
–PCI-E 1.0/1.1/2.0
▪ 选择合适的测试点
–Tx,Rx
▪ 选择合适的测试连接
–探头直接连接，测试夹具连接
▪ 选择合适的测试仪器
–带宽，采样率，采集内存
▪ 选择测试软件
–PCI-SIG提供，测试仪器公司提供
▪ PCI-E信号完整性分析方法
–眼图分析，抖动分析，误码分析
5
2020/10/3
–需要使用6GHz或以上带 宽的示波器
硬件测试技术【信号完整性测试】分解
行为准则：尊重·简单·重用·检查·并行·勇气·反馈·认真·责任
价值观：客户第一 | 阳光沟通 | 团队协作 | 拥抱变化 | 学习成长
7.过冲/下冲（Over shoot/under shoot）：过冲就是指接收 信号的第一个峰值或谷值超过设定电压——对于上升沿是 指第一个峰值超过最高电压；对于下降沿是指第一个谷值 超过最低电压，而下冲就是指第二个谷值或峰值 8.振荡：在一个时钟周期中,反复的出现过冲和下冲,我们就称 之为振荡 9.串扰：串扰是指当信号在传输线上传播时，因电磁耦合对 相邻的传输线产生的不期望的电压噪声干扰，这种干扰是 由于传输线之间的互感和互容引起的。
共享时钟和嵌入式时钟
第三点: 共享时钟=> 嵌入式时钟
共享时钟: 范例: PCI
时钟与数据分别不同路径被传送 布线时要注意不能违反建立与保持时间
源同步Source Synchronous: 范例: AGP
单一Strobe, 或时钟加Strobe, 并行多路数据源同步 布线时要注意不能违反建立与保持时间
行为准则：尊重·简单·重用·检查·并行·勇气·反馈·认真·责任
价值观：客户第一 | 阳光沟通 | 团队协作 | 拥抱变化 | 学习成长
信号完整性的一些概念
1.传输线（Transmission Line）：由两个具有一定长度的导 体组成回路的连接线，我们称之为传输线，有时也被称为 延迟线。传输线一共有四种:微波线,带状线,差分线和放射 状传输线
行为准则：尊重·简单·重用·检查·并行·勇气·反馈·认真·责任
价值观：客户第一 | 阳光沟通 | 团队协作 | 拥抱变化 | 学习成长
下冲（undershoot）:就是第二个峰值或谷值超过设定电压 ―― 对于上升沿过度地谷值或对于下降沿太大地峰值。 设置时间（settling time）就是对于一个振荡的信号稳定到 指定的最终值所需的时间
信号完整性测试
信号完整性测试硬件电路测试中非常重要的一项是信号完整性测试，特别是对于高速信号，信号完整性测试尤为关键。
完整性的测试手段种类繁多，有频域，也有时域的，还有一些综合性的手段，比如误码测试。
不管是哪一种测试手段，都存在这样那样的局限性，它们都只是针对某些特定的场景或者应用而使用。
只有选择合适测试方法，才可以更好地评估产品特性。
本文将讲解常用的一些测试方法和使用的仪器。
一、波形测试使用示波器进行波形测试，这是信号完整性测试中最常用的评估方法。
主要测试波形幅度、边沿和毛刺等，通过测试波形的参数，可以看出幅度、边沿时间等是否满足器件接口电平的要求，有没有存在信号毛刺等。
波形测试也要遵循一些要求，比如选择合适的示波器、测试探头以及制作好测试附件，才能够得到准确的信号。
下图是DDR在不同端接电阻下的波形。
常见的示波器厂商有是德科技、泰克、力科、罗德与施瓦茨、鼎阳等等。
二、时序测试现在器件的工作速率越来越快，时序容限越来越小，时序问题导致产品不稳定是非常常见的，因此时序测试是非常必要的。
一般，信号的时序测试是测量建立时间和保持时间，也有的时候测试不同信号网络之间的偏移，或者测量不同电源网络的上电时序。
测试时序基本都是采用的示波器测试，通常需要至少两通道的示波器和两个示波器探头（或者同轴线缆）。
下图是测量的就是保持时间：三、眼图测试眼图测试是常用的测试手段，特别是对于有规范要求的接口，比如USB、Ethernet、PCIE、HDMI和光接口等。
测试眼图的设备主要是实时示波器或者采样示波器。
一般在示波器中配合以眼图模板就可以判断设计是否满足具体总线的要求。
下图是示波器测试的一个眼图：四、抖动测试抖动测试现在越来越受到重视，常见的都是采用示波器上的软件进行抖动测试，如是德科技示波器上的EZJIT。
通过软件处理，分离出各个分量，比如总体抖动（TJ）、随机抖动（RJ）和固有抖动（DJ）以及固有抖动中的各个分量。
对于这种测试，选择的示波器，长存储和高速采样是必要条件，比如2M以上的存储器，20GSa/s的采样速率。
信号完整性测试
利用示波器提供的多种测试与分析手段
第 一 组
第 二 组
利用示波器提供的多种测试与分析手段
记录很长的波形图，可以捕捉到完整
的信号桢或一段时间内的连续信号 比如可以捕获整个以太网桢，解析其 中的问题：
利用示波器提供的多种测试与分析手段
长记录：
利用示波器提供的多种测试与分析手段
多通道 举例1：可以测试总线的建立保持时间 举例2：定位差分线上的干扰
利用示波器提供的多种测试与分析手段
利用示波器提供的多种测试与分析手段
等 效 采 样
利用示波器提供的多种测试与分析手段
信号质量测试所能发现的问题
问题种类： 周期、频率、高电平宽度、低电平宽度、 上升时间、下降时间、延迟 高电平占空比、低电平占空比、正毛刺、 负毛刺、回冲、高电平、低电平 最大电压、最小电压、峰峰值、平均振幅、 正过冲、负过冲、振铃
测试项的选择
遍历： 不要遗漏信号 可以根据芯片管脚遍历测试 可以根据单板信号流向进行遍 历 不要想当然，要用事实和数据 说话
测试点的选择
功能模块/芯片的入口（在布线时如果有可能要流出测 试点或测试过孔） 比如BGA封装的芯片管脚 注意区分双向信号的方向 8040：看，这个DTACK信号，一会儿很好，一会儿很 差，怎么回事？ 原因：注意信号的方向 相关规范上要求的参考点 比如以太网的信号测试大多要求在接口输出端
准备工作
制作测试点位置图 对照PCB图在放大的纸 件上标出各测试点的位 置，尤其对于测试点较 多的单板很必要，可以 提高测试效率 搭建测试环境 验证测试软件
测试中的注意事项
选择合适的仪器 选择合适的探头
信号完整性的常用的三种测试
信号完整性的常用的三种测试
信号完整性的测试手段主要可以分为三大类，下面对这些手段进行一些说明。
抖动测试
抖动测试现在越来越受到重视，因为专用的抖动测试仪器，比如TIA(时间间隔分析仪)、SIA3000，价格非常昂贵，使用得比较少。
使用得最多是示波器加上软件处理，如TEK的TDSJIT3软件。
通过软件处理，分离出各个分量，比如RJ和DJ，以及DJ中的各个分量。
对于这种测试，选择的示波器，长存储和高速采样是必要条件，比如2M以上的存储器，20GSa/s的采样速率。
不过目前抖动测试，各个公司的解决方案得到结果还有相当差异，还没有哪个是权威或者行业标准。
波形测试。
信号完整性测试原理
Capacitor
f Z
Inductor
f Z
Resistor
f
电容阻抗特性
Measured Impedance of .01 uf Capacitor
100.0
10.0
Impednace (ohms)
1.0
0.1 1.E+06
1.E+07 Frequency (Hz)
1.E+08
1.E+09
梯形波频谱
跨模(cross moat)
电流返回路径
At low speeds, current follows the path of least resistance.
At high speeds, return current stays lightly bunched under signal trace
集总参数和分布参数
传输线的分布参数：RLGC模型
传输线特征阻抗
传输线的特征阻抗Z0=V/I
传输线传输Байду номын сангаас迟
V: propagation velocity C: speed of light in vacuum Er: dielictric constant PD: propogation delay TD: time delay x: lenth of transmission line
信号完整性 常用的三种测试方法
信号完整性常用的三种测试方法信号完整性测试的手段有很多，主要的一些手段有波形测试、眼图测试、抖动测试等,目前应用比较广泛的信号完整性测试手段应该是波形测试,即使用示波器测试波形幅度、边沿和毛刺等,通过测试波形的参数,可以看出幅度、边沿时间等是否满足器件接口电平的要求,有没有存在信号毛刺等。
信号完整性的测试手段主要可以分为三大类，下面对这些手段进行一些说明。
1. 抖动测试抖动测试现在越来越受到重视，因为专用的抖动测试仪器，比如TIA(时间间隔分析仪)、SIA3000，价格非常昂贵，使用得比较少。
使用得最多是示波器加上软件处理，如TEK的TDSJIT3软件。
通过软件处理，分离出各个分量，比如RJ和DJ，以及DJ中的各个分量。
对于这种测试，选择的示波器，长存储和高速采样是必要条件，比如2M以上的存储器，20GSa/s的采样速率。
不过目前抖动测试，各个公司的解决方案得到结果还有相当差异，还没有哪个是权威或者行业标准。
2. 波形测试首先是要求主机和探头一起组成的带宽要足够。
基本上测试系统的带宽是测试信号带宽的3倍以上就可以了。
实际使用中，有一些工程师随便找一些探头就去测试，甚至是A公司的探头插到B公司的示波器去，这种测试很难得到准确的结果。
波形测试是信号完整性测试中最常用的手段，一般是使用示波器进行，主要测试波形幅度、边沿和毛刺等，通过测试波形的参数，可以看出幅度、边沿时间等是否满足器件接口电平的要求，有没有存在信号毛刺等。
由于示波器是极为通用的仪器，几乎所有的硬件工程师都会使用，但并不表示大家都使用得好。
波形测试也要遵循一些要求，才能够得到准确的信号。
其次要注重细节。
比如测试点通常选择放在接收器件的管脚，如果条件限制放不到上面去的，比如BGA封装的器件，可以放到最靠近管脚的PCB走线上或者过孔上面。
距离接收器件管脚过远，因为信号反射，可能会导致测试结果和实际信号差异比较大;探头的地线尽量选择短地线等。
最后，需要注意一下匹配。
信号完整性测试介绍
信号完整性测试介绍目录CONTENTS 1•信号完整性SI2•信号完整性测试内容3•信号完整性测试条件•信号完整性测试标准45•信号完整性问题总结一、信号完整性SI信号完整性SI（Signal Integrity)：是指在电路设计中互连线引起的所有问题，它主要研究互连线的电气特性参数与数字信号的电压电流波形相互作用后，如何影响到产品性能的问题。
如果电路系统中信号能够以要求的时序，持续时间和电压幅度到达IC，则该电路系统具有较好的信号完整性。
反之，当传输的信号不能被IC正常响应时，就出现了信号完整性问题。
SI解决的是信号传输过程中的质量问题，尤其是在高速领域，数字信号的传输不能只考虑逻辑上的实现，物理实现中数字器件开关行为的模拟效果往往成为设计成败的关键。
理想数字信号波形实际数字信号波形（模拟量）SI 解决的问题 反射串扰过冲振铃地弹 时序 EMC在数字电路系统中，信号以逻辑“0”或“1”的方式从一个器件传输到另外一个器件，信号到底是“0”还是“1”，一般来说它们都是有一个参考电平。
在接收端的输入门里面，如果信号的电压超过高电平参考电压Vih，则该信号被识别为高逻辑；如果信号的电压低于低电平的参考电压Vil，则该信号就被识别为低逻辑。
如下图所示为一个理想信号经传输线后的接收端实际接收的信号理想数字信号接收端实际数字信号问题图形原因分析备注电平没有到达逻辑电平负载过重传输线过长电平不匹配驱动速度慢上冲/下冲高速、大电流驱动阻抗未匹配电感量过大其它相邻信号串扰典型的信号完整性问题及其产生的原因分析问题图形原因分析备注振铃（不单调）电感量过大阻抗不匹配延时错误负载过重传输线过长驱动速度慢二、信号完整性测试内容1 信号（SI）测试内容2 电源（SI）测试内容三、信号完整性测试条件1 单板/系统工作条件单板/系统工作在室温条件（20℃~27℃）单板/系统要可靠接地单板/系统上电正常工作，各模块工作均正常，30分钟后再开始测试单板/系统在轻载及满载情况下均应测试单板/系统电源稳定在额定电压±3%范围内2 测试人员要求<1>.熟悉逻辑电平及信号时序的基本知识，熟练掌握示波器及万用表的使用方法；<2>对单板/系统电路原理有深刻的认识，对信号分类及信号的流向有清楚认识，了解单板/系统上器件的工作原理、工作速度及工作电平；<3>.测试人员在测试操作仪器时必须穿戴防静电服、静电鞋和防静电帽；<4>.在用手持握被测电路板时必须戴防静电手套；<5>.测试人员在不同仪器时必须要按照仪器的具体要求来操作。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
14
2020/3/22
PI问题：测试
▪ 测试工具：示波器，50欧姆同轴电缆，50欧姆可焊接电缆，隔直板 ▪ 选择AC耦合，50欧姆输入阻抗测试全频段的噪声，之后选择1M欧姆输入
阻抗测试低频段噪声。同时通过FFT变换，知道频谱分布。
15
2020/3/22
链路建模的两种方法：仿真和测试
▪ 目前常用的高速电路仿真软件
3 Tx + +
+
+
Test point
Rcv
--
path
Tx + +
-+ +TestRpcvoint
-Tx + st point
+ + Rcv
--
--
4
2020/3/22
Interconnect (by itself)
4 Test point +
Test point +
-
17
2020/3/22
当前高速芯片接收端都使用了均衡
在发送端是一个 “OPEN”的眼睛
在接收端是一个“CLOSE” 的眼睛
Tx + +
path
--
++
--
path
++
path
--
怎么去测试这个眼图？
++
Rcv
EQUALIZER
--
▪ 我不想在这点去测试信号，因 为我想知道通道对信号的影响
▪ 但是如果我在这点进行测试… …我发现眼图是闭合的
缺点
▪ 受到模型准确度的限制，特别是链路 模型的精度
▪ 不能真实反应信号真实运行环境
16
2020/3/22
链路建模的两种方法：仿真和测试
▪ 目前常用的高速测试仪器
– 信号波形质量：实时示波器DPO70K/ 采样示波器DSA8200
– 信号时序关系：逻辑分析仪 TLA5K/TLA7K
– 频域测试：采样示波器DSA8200/实 时频谱仪
18
2020/3/22
均衡和预加重的测试
软件实现均衡:
张开眼图进行显示 (示波 器作为接收端)
让设计人员看到接收端内 部的信号波形情况
我们可以使用80SJNB软件 分析均衡后的信号
针对已知PRBS码型自动获 得 Taps 值
19
2020/3/22
抖动、眼图和浴盆曲线
20
2020/3/22
– ANSOFT – HSPICE – CADENCE
▪ 建立在模型的基础上
– 器件厂家提供的IBIS模型/SPICE模 型/S参数等
– 自己建模得到的链路模型如过孔/传 输线模型等
优点
▪ 节约硬件成本：可以在设计前进行仿 真分析
▪ 降低设计风险
▪ 灵活：不同走线长度，不同速率，不 同环境情况下的分析
高速信号完整性测试和验证技术
1
2020/3/22
内容
▪ 信号完整性测试内容 ▪ 高速电路中的常见问题和测试技巧 ▪ 衡量高速信号质量的重要手段和方法：眼图和抖动测试与分析 ▪ 高速互连的阻抗测试与分析
2
2020/3/22
内容
▪ 信号完整性测试内容
–测试对于信号完整性设计的重要性 –阻抗的测试 –波形的测试 –时序的测试 –电源完整性的测试 –S参数或SPICE模型的建模工作 –均衡和预加重 –误码率的测试 –案例分析
▪ 高速电路常见测试问题和调试技巧
▪ 衡量高速信号质量的重要手段和方法：眼图和抖动测试与分析
▪ 高速互连的阻抗测试与分析
3
2020/3/22
客户调查：您需要哪一项测试？
System test
(functional check; debug)
2
1
Test points
Tx output
Tx + -
Tx + Interconnect
9
2020/3/22
波形测试——模板测试
10
2020/3/22
时序测试
▪ 时序测试的内容：
–建立时间、保持时间测试 –走线长度测试 –抖动测试
▪ 时序不满足带来的问题
–建立时间和保持时间违规会带来数据读取上的问题比如误码等 –毛刺
11
2020/3/22
建立/保持时间
数据 时钟 数据 输出 时钟
path
Test point +
Test point
+
-
path
Test point
+
path
Test point
+
-
-
信号完整性内容
▪ 波形完整性（Waveform integrity） ▪ 时序完整性（Timing integrity） ▪ 电源完整性（Power integrity） ▪ 信号完整性分析的目的就是用最小的成本，最快的时间使产品达到波形完
–反射问题 –波形质量问题 –时序问题
▪ 阻抗测试的目的
–验证PCB走线阻抗控制 –验证CABLE阻抗控制 –查找阻抗不连续点（阻抗突变、断路、短路）
8
2020/3/22
波形测试
▪ 幅度、上升时间、下降时间、频率、周期、单调性、噪声、上冲下冲、 振铃等等
▪ 毛刺、矮波、宽度等 ▪ 抖动测试、眼图测试
6
2020/3/22
信号完整性在硬件不同阶段的工作
需求分析、方案选 择（define）
原理图设计阶段 （sch design）
SI测试 SI仿真
SI仿真
PCB设计阶段 （cadsi） SI仿真
调试、问题解决阶 段（debug）
SI测试 SI仿真
7
2020/3/22
阻抗测试
▪ 阻抗不连续带来的问题
▪ 建立在实际环境的基础上
– 依赖于仪器/测试方法/测试环境
优点
▪ 真实反应信号真实运行环境，最真实 的结果
▪ 没有模型精度的限制
缺点
▪ 硬件成本高：必须在单板加工完成/器 件贴装后才能进行
▪ 设计风险高：如设计有问题，有可能 浪费我们研发时间和人力物力
▪ 不灵活：只能在特定的走线长度，速 率，特定的环境情况下进行测试
整性、时序完整性、电源完整性的要求。
5
2020/3/22
测试能帮我们做些什么？
▪ 验证
–验证我们的硬件设计是否符合设计要求 –验证我们的信号质量是否达到设计要求：波形，时序，电源 –验证仿真结果和实测结果的一致性：波形，时序，电源 –验证模型的准确性
▪ 调试
–调试的目的：发现问题，解决问题 –问题是否是硬件设计的问题？ –问题是否是器件的原因：驱动能力？模型？ –问题是否是布局布线的问题：拓扑？端接？阻抗？走线长度？串扰？
D
Q
CK
12
2020/3/22
输出
违反建立时间
数据 时钟
D
Q
CK
数据 输出 时钟
13
2020/3/22
?
建立 保持
输出
PI问题：引起的原因
▪ 电源分配系统设计主要包括电压调整模块、去耦电容和电源/地平面三 方面的设计。设计不当产生的后果是同步切换噪声（SSN），也被称为 同步切换输出（SSO）或电源/地弹噪声，主要是由封装和插座电感而引 起的。