用译码器设计组合逻辑电路例题
74LS153译码器组合逻辑电路设计案例分析
74LS153译码器组合逻辑电路设计案例分析1、逻辑电路：D3、D2、D1、D0为数据输入端，A1、A0为地址信号输入端，Y 为数据输出端，ST 为使能端，又称选通端，输入低电平有效。
下图7.10为74LS153 管脚排列示意图。
该芯片中存在两个4选1数据选择器。
2Y92C0102C1112C2122C313A 14B 2~1G 11Y71C061C151C241C33~2G15图7.10 74LS153 管脚排列表7.5为74LS153的功能表。
当使能端G 有效时，输出等于地址信号A 、B 所选择的数据信号。
可得输出函数表达式为：3322110C m C m C m C m Y o +++=。
对于一个n 选1的数据选择器，其输出函数为：n n o C m C m Y ++=...0 二、用数据选择器实现组合逻辑函数实现原理：数据选择器是一个逻辑函数的最小项输出：∑-===++=1200...n i ii n n o c m C m C m Y 而任何一个n 位变量的逻辑函数都可变换为最小项之和的标准式。
对照函数表达式和相应的数据选择器输出函数表达式，可以实现用数据选择器来表示逻辑函数。
实现步骤：(1)根据函数变量选择合适的数据选择器，一般变量个数n 个，选择2n 选1的数据选择器。
(2)将被表示的函数转换成标准与或表达式。
(3)写出选择的数据选择器的输出函数。
(4)对比两函数，使数据选择器的地址端和函数变量一一对应（高位对高位），表达式中出现的最小项相应的输入数据C 为1，否则为0。
(5)画逻辑电路图。
例:用数据选择器和门电路实现AC AB Y +=的组合逻辑电路。
(1) 选择数据选择器：选8选1数据选择器74LS151。
(2) 标准与或表达式756m m m ABC C B A C AB AC AB Y '+'+'=++=+=' (3)写出数据选择器输出函数776655443322110C m C m C m C m C m C m C m C m Y o +++++++=(4)对照上述两表达式，令A=A2，B=A1，C=A0，则n n m m '=，所以，C 0=C 1=C 2=C 3=C 4=0；C 5=C 6=C 7=1。
数字电子技术基础 第4章
在将两个多位二进制数相加时，除了最低位以外，每一 位都应该考虑来自低位的进位，即将两个对应位的加数 和来自低位的进位3个数相加。这种运算称为全加，所用 的电路称为全加器。
图4.3.26
全加器的卡诺图
图4.3.27 双全加器74LS183 （a）1/2逻辑图 （b）图形符号
二、多位加法器
1、串行进位加法器（速度慢）
数字电子技术基础 第四章 组合逻辑电路
Pan Hongbing VLSI Design Institute of Nanjing University
4.1 概述
数字电路分两类：一类为组合逻辑电路，另一类 为时序逻辑电路。 一、组合逻辑电路的特点
任何时刻的输出仅仅取决于该时刻的输入，与电路原 来的状态无关。 电路中不能包含存储单元。
例4.2.1 P162
图4.2.1
例3.2.1的电路
4.2.2 组合逻辑电路的设计方法
最简单逻辑电路：器件数最少，器件种类最少， 器件之间的连线最少。 步骤：
1、进行逻辑抽象 2、写出逻辑函数式 3、选定器件的类型 4、将逻辑函数化简或变换成适当的形式 5、根据化简或变换后的逻辑函数式，画出逻辑电路 的连接图 6、工艺设计
通常仅在大规模集成电 路内部采用这种结构。 图4.3.7 用二极管与门阵列组成的3线－8线译码器
最小项译码器。
图4.3.8
用与非门组成的3线－8线译码器74LS138
例4.3.2 P177
图4.3.10
用两片74LS138接成的4线－16线译码器
二、二-十进制译码器
拒绝伪码功能。
图4.3.11
4.2.2 组合逻辑电路的设计方法
组合逻辑电路例题解析.
第11章组合逻辑电路例题解析F 一个输出函数，用 T i 、T 2分别标注中间变量。
(2 )写出输出逻辑函数表达式为 T 1=A O B T 2=C O D表 11.1A BcD 1 戸1A B cD F 0 0 0 01 0 c 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 \ 1 1 0 1 1 0 0 1 0 0 0 1 1 0 0 1 0 t (} 1 1 1 1 0 1 0 0 I 1 0 11 J 1 0 0 0111| 11111F= T 1O T 2=A O B O C O D(3 )根据表达式列出真值表如表 11.1所示。
(4 )功能说明。
从真值表可看出，当 A , B , C , D 四输入变量中有偶数个 1 (包括全0 )时电路输出F 为1,而有奇数个1时，输出F 为0,因此这是一个四输入的偶校验电路。
例11. 2组合逻辑电路如图11.2所示。
已知A , B , C 是输入变量，F 1和F 2是输出函数， 试写出输出函数 F 1和F 2的逻辑表达式，并分析该组合逻辑电路的逻辑功能。
解：(1)根据逻辑图可写出输出函数 F 1和F 2的逻辑表达式并化简。
H = AB ; I = A+B ; J = IC = (A+B)C ; K = I+C = A+B+C : M = HC = ABCN = H+J = AB+(A+B)C Q = KN = (A+B+C)AB+(A+B)C例11. 1分析图11.1电路的逻辑功能。
解 ⑴在图11.1中，有A , B , C , D 四输入变量, 图 11.1y輛入输出输入精出A B C岭A B C y(与0000010010 001]010101 U1010I1001 0i10111i11 F1=ABC+(A+B+C)(A+B)(A+C)(B+C)=ABC+ABC+ABC+ABC=A(B O C)+A(B O C)=A O B O CF2= N= AB+(A+B)C=AB+AC+BC (2)根据F l和F?的逻辑表达式列出真值表如表11.2所示。
习题3组合逻辑电路分析及设计数字电子技术含答案
习 题 3组合逻辑电路分析与设计数字电子技术[题3.1] 分析图题3.1所示电路，列出真值表，写出输出函数表达式，并说明电路的逻辑功能。
解：由电路图得真值表如下所示：所以：A B 时，11Y = A B 时，31Y = A B =时，21Y =电路实现比拟器的功能。
A ，B 是输入；Y 1，Y 2，Y 3分别是A<B ，A=B ，A>B 时的输出。
[题3.2] 分析图题3.2所示电路，说明电路的逻辑功能。
解：A ；在使能条件EN=1且S=1时，输出B ；使能条件[题3.3] 图题3.3且要拨0，即锁翻开而不报警。
否则，开锁信号为0解：1Y S ABCD =⋅分析电路可知：电路的密码是1001。
[题3.4] 图题3.4所示电路由4位二进制比拟器7485和4位二选一数据选择器74157组成。
其中74157控制端B A /的控制作用为：B A /=0时，Y i =A i ,否则，Y i =B i 。
试分析图示电路的逻辑功能。
解：当A B ≤时，输出A ；当A B 时，输出B ；所以电路的功能是输出A ，B 中较小的数。
[题3.5] *建筑物的自动电梯系统有五个电梯，其中三个是主电梯〔设为A 、B 、C 〕，两个备用电梯。
当上下人员拥挤，主电梯全被占用时，才允许使用备用电梯。
现需设计一个监控主电梯的逻辑电路，当任何两个主电梯运行时，产生一个信号〔Y 1〕,通知备用电梯准备运行；当三个主电梯都在运行时，则产生另一个信号〔Y 2〕，使备用电梯主电源接通，处于可运行状态。
请列出该电路的真值表，并写出Y1、Y2的逻辑表达式。
解：分析题意得真值表如下： 所以：1Y ABC ABC ABC =++[题3.6] 用与非门设计一个多数表决电路。
要求A 、B 、C 三人中只要有半数以上同意，则决议就能通过，但A 还具有否决权，即只要A 不同意，即使多数人也不能通过。
要求列出真值表，化简逻辑函数，并画出逻辑电路图。
译码器应用—实现组合电路
Ci m3 m5 m6 m7 Y3 Y5 Y6 Y7
(5)画连线图
Si
Ci
&
&
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 STA 1
CT74LS138
STB
A0 A1 A2
STC
Ci-1 Bi AiFra bibliotekEXIT
【例6-22】 试用3线-8线译码器74LS138和门电路实现下列多 输出逻辑函数：
Y
&
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 STA 1
74LS138 A0 A1 A2
STB STC
C BA
EXIT
[例] 试用译码器实现全加器。
解：(1)分析设计要求，列出真值表
设被加数为 Ai ，加数为 Bi ，低位进位数为 Ci-1 。 输出本位和为 Si ，向高位的进位数为 Ci 。
(3)根据译码器的输出有效电平确定需用的门电路
EXIT
74LS138 输出低电平有效， Yi mi ，i = 0 ~ 7 因此，将 Y 函数式变换为 Y m1 m3 m5 m6 m7
Y1 Y3 Y5 Y6 Y7
采用 5 输入与非门，其输入取自 Y1、Y3、Y5、Y6 和 Y7 。
(4)画连线图
列出全加器的真值表如下： (2)根据真值表写函数式 输 入 输出
Ai Bi Ci-1 Si Ci 00000 00110 01010
Si m1 m2 m4 m7 Ci m3 m5 m6 m7 (3)选择译码器
0 1 1 0 1 选用 3 线 – 8 线译码器
1 1 1
0 0 1
0 1 0
1 0 0
0 1 1
CT74LS138。并令 A2 = Ai，A1 = Bi，A0 = Ci-1。
用译码器实现组合逻辑电路
1、 译码器的工作条件：第六脚接高电压，第四五脚接低电2、译码器实现函数所用门电路的特点：A VC CB Y0CY1Y2Y3□1Y4Y7 Y5 □ND 丫6压。
CC2D2C NC四7420 三、 实验仪器及器材：集成块：74LS138 74LS42 74LS20 74LS08 四、 实验内容与步骤：（要求写出各电路的设计步骤，并画出实验电 路图。
）1、设计一个三变量，判断奇数个“ 1”的电路（要求用译码器和 与非门实现）。
真值表解：设输入为 A B 、C,输出为Y ,奇数个“ 1” 是丫为1,偶数个为0。
Y 二 ABC ABC ABC ABC丫八 m(1,2,4,7)实验四用译码器实现组合逻辑电路一、实验目的：学会用译码器实现组合逻辑电路 二、实验原理：用译码器加上门电路的方法，来实现较复杂的组合逻辑电路，简 单方便。
本实验主要使用的译码器是74LS138。
对门电路的选择以与 非门居多。
72LS138译码器的功能特点：将三位二进制数译码位十进制数74138is 15D14 12 10瞬 PT■ I M. I « …2、某工厂有A 、B 、C 三台设备，A 、B 的功率均为10W , C 的 功率为20W ，这些设备由和两台发电机供电，两台发电机的最大输 出功率分别为10W 和30W ，要求设计一个逻辑电路以最节约能源的 方式启、停发电机，来控制三台设备的运转、停止（要求用译码器和解：设10w 功率的发电机为M,30w 功率的发电机为N;M = ABC ABC ABC M = x m(2,4,7)N = ABC ABC ABC ABC ABCN 八 m(1,3,5,6,7)S = ABC ABC ABC ABCS 八 m(1,2,4,7)D = ABC ABC ABC ABC D 八 m(3,5,6,7)AB CM N 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 111 01-1— -1— -1— -1— -1—与非门、与门实现）真值表曰n 旧PDT7+LE ：1^<TE<P-3、设计一个全加器（要求用译码器和与非门实现） 解：设加数为A,被加数为B ,地位进为C,和为S ,高位进为D;五、实验体会：通过与“实验三”实现组合逻辑电路的方法的比较, 写出使用自己的体会。
(完整版)第五章组合逻辑电路典型例题分析
第五章 组合逻辑电路典型例题分析第一部分：例题剖析例1．求以下电路的输出表达式：解：例2．由3线－8线译码器Ｔ4138构成的电路如图所示，请写出输出函数式．解：Y = AC BC ABC= AC +BC + ABC = C(AB) +CAB = C (AB) T4138的功能表&&Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7“1”T4138A B CA 2A 1A 0YaYbS 1 S 2 S 30 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1S 1S 2S 31 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0A 2A 1A 0Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 70 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0例3．分析如图电路，写出输出函数Ｚ的表达式。
CC4512为八选一数据选择器。
解：例4．某组合逻辑电路的真值表如下，试用最少数目的反相器和与非门实现电路。
（表中未出现的输入变量状态组合可作为约束项）CC4512的功能表A ⨯DIS INH 2A 1A 0Y1 ⨯0 10 00 00 00 00 00 00 00 0⨯⨯⨯⨯⨯0 0 00 0 10 1 00 1 11 0 0 1 0 11 1 01 1 1高阻态 0D 0D 1D 2D 3D 4D 5D 6D 7ZCC4512A 0A 1A 2D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7DIS INHD1DA B C D Y 0 0 0 0 10 0 0 1 00 0 1 0 10 0 1 1 00 1 0 0 0CD AB 00 01 11 1000 1 0 0 101 0 1 0 1 11 ××××10 0 1 ××AB第一步画卡诺图第三步画逻辑电路图例5．写出下面组合电路的输出表达式,分析逻辑功能。
组合逻辑电路译码器
Y7 A3 A2 A1 A0
Y8 A3 A2 A1 A 0 Y9 A3 A2 A1 A0
二—十进制译码器74HC42逻辑图
13
二—十进制译码器74LS42逻辑图
由二—十进制译码器74LS42设计3-8译码器
14
四、数字显示译码器(7段显示译码器)
在数字系统中，常常需要将译码输出显示成十进制数字或 其它符号。因此，希望译码器能直接驱动数字显示器，或者能 同显示器配合使用，这种类型的译码器称为显示译码器。 显示译码器经常和七段显示器（七段数码管）配合使用。
Y i Emi (i 0,1,2,3)
7
由上可知：
Y 0 A1 A0 , Y 1 A1 A0 , Y A1 A0 , Y 3 A1 A0 ,
Y i Emi (i 0,1,2,3)
2
可画出逻辑图
2—4译码器符号
8
3）. 应用举例
A3 =0时，片Ⅰ工作，片Ⅱ禁止
(1)功能扩展(利用使能端实现)
Y0 A2 A1 A0 S1 S2 +S3 m0 S1 S2 +S3 Y1 A2 A1 A0 S1 S2 +S3 m1S1 S2 +S3 Y7 A2 A1 A0 S1 S2 +S3 m7 S1 S2 +S3
附加 控制端
Yi S mi (i 0,1,2,7)
S S1（ S 2 + S3）
A2 3-8 线 译 码 器 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
1
一组高低电平信号
A1
A0
1) 二极管与门阵列组成的3线－8线译码器
将一组3位 二进制代码译成对应的8个输出信号,
用译码器设计组合逻辑电路例题
用译码器设计组合逻辑电路例题一、用3线—8线译码器74HC138和门电路实现逻辑函数Y A/B/C/ A/ BC/ ABC。
（要求写出过程，画出连接图）（本题10分）" "占 C 占占占占 "Y o X ¥[ Y a Y. Y5Y T74HC138A： , A- S S? S解：（1）74HC138的输出表达式为：（2分）Y i/ m（（i 0~7）（2）将要求的逻辑函数写成最小项表达式：（2分）Y A/B/C/ A/ BC/ ABC m0 m2 m7（m0m1/m7）/（3）将逻辑函数与74HC138的输出表达式进行比较：'^设 A= A2、B= A1、C= A o，得：Y （m O m^m；）/ 亿/丫冷/ （2分）（4）可用一片74HC138再加一个与非门就可实现函数。
其逻辑图如下图所示。
（4分）ABC +5V 1三、公司A B C 三个股东，分别占有50% 30唏口 20%勺股份，试用一片3线-8 线译码器74HC138和若干门电路设计一个三输入三输出的多数表决器， 用于开会 时按股份大小记分输出通过、平局和否决三种表决结果。
通过、平局和否决，分 别用X 、丫、Z 表示（股东赞成和输出结果均用1表示）。
（12分） 匚 J o “ J 1 oYo X 丫2 Y 3 Y 4 Y 5 Y S Y 774HC138A] A |~I I _ __Q __0（3）画连线图（4分） 令74HC138的地址码 A 代几 B,A 0 CABCXYZ 000001 001001 010001 011010 100010 101100 110100 111 100 Yo Yi 丫」\ V 4 Y 5 Y e 百 74HC138 A- Sj Sg == | 二 罕 ABC +5V叫 m)6 mi ? (m 5m 6m 7)/ Y A /BC AB /C / ABC m 3 m 4/ / M / 血口4) Z A /B /C / A /B /C A /BC /m 0 mb m 2 (m 0m 1m 2)/解：14（2）列写表达式（4分）X AB /C ABC / ABC四、某学校学生参加三门课程A、B、C的考试，根据课程学时不同，三门课程考试及格分别可得2、4、5分，不及格均为0分，若总得分大于等于7分，便可结业。
(完整版)组合逻辑电路习题及答案.
1.组合电路如图所示，分析该电路的逻辑功能。
解：(1)由逻辑图逐级写出逻辑表达式ABC P =CP BP AP L ++=ABC C ABC B ABC A ++= (2)化简与变换CB A ABC C B A ABC C B A ABC L +=+++=++=)((3)由表达式列出真值表(4)分析逻辑功能由真值表可知，当A 、B 、C 三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。
2.由3线-8线译码74LS138（输出低电平有效）和4选1数据选择器（74LS153）组成如图所示的电路，B 1、B 2和C 1、C 2为二组二进制数，试列出真值表，并说明功能。
真值表A B CL解： 输出表达式： 212101122321F D C C D C C D C C D C C =+++021*********Y C C Y C C Y C C Y C C =⋅+⋅+⋅+⋅21021210212102121021A A A C C A A A C C A A A C C A A A C C =⋅+⋅+⋅+⋅2121212121212121B BC C B B C C B B C C B B C C =⋅+⋅+⋅+⋅功能说明：由地址码C 2C 1选择B 2B 1的最小项的反变量输出3.设计一个监视交通信号灯工作状态的逻辑电路。
正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。
要求：（1）用门电路实现（2）用3-8线译码器实现（3）用4选1数据选择器实现。
解：(1)用门电路实现真值表B 2C 1C 0 00 11 01 1F21B B 21B B 21B 21B B①逻辑抽象输入变量：R 、A 、G ，红、黄、绿灯；灯亮为1，不亮为0。
输出变量：Z--故障信号，正常工作Z 为0，发生故障Z 为1。
列出真值表②写出函数式并化简 Z R A G RAG RA G RAG RAG =++++ 经卡诺图化简得： Z R A G RA RG AG =+++ ③画出电路图(2)用3-8线译码器实现①标准与或式 03567 Z R A G RAG RA G RAG RAG m m m m m =++++=++++ ②化成与非-与非式 0356703567Z m m m m m m m m m m =++++=⋅⋅⋅⋅ ③设R =A 2、A =A 1、G =A 0 则03567Z Y Y Y Y Y =⋅⋅⋅⋅ ④画连线图(3)用4选1数据选择器实现①标准与或式 Z R A G RAG RA G RAG RAG =++++S =1时 4选1 010*********Y D A A D A A D A A D A A =+++ ②确定输入变量和地址码的对应关系令A =A 1，G = A 0 ( )()()1Z R A G R AG R AG AG =+++⋅ 则：0D R = 12D D R == 31D =4.分别用74LS153(4选1数据选择器)和74LS152(8选1)实现函数F=AB+BC+AC 。
译码器设计组合逻辑电路案例分析
译码器设计组合逻辑电路案例分析【信息单】一、编码器在数字系统中，把二进制码按一定的规律编排，使每组代码具有特定的含义，称为编码。
具有编码功能的逻辑电路称为编码器。
编码器是一个多输入多输出的组合逻辑电路。
按照编码方式不同，编码器可分为普通编码器和优先编码器；按照输出代码种类的不同，可分为二进制编码器和非二进制编码器。
1．普通编码器普通编码器分二进制编码器和非二进制编码器。
若输入信号的个数N 与输出变量的位数n 满足N =2n ，此电路称为二进制编码器；若输入信号的个数N 与输出变量的位数n 不满足N =2n ，此电路称为非二进制编码器。
普通编码器任何时刻只能对其中一个输入信息进行编码,即输入的N 个信号是互相排斥的。
若编码器输入为4个信号，输出为两位代码，则称为4线-2线编码器(或4/2线编码器)。
2．优先编码器优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码的编码器。
3．集成编码器10线-4线集成优先编码器常见型号为54/74147、54/74LS147，8线-3线常见型号为54/74148、54/74LS148。
4．编码器举例(1)键控8421BCD 码编码器10个按键S 0～S 9代表输入的10个十进制数0～9，输入为低电平有效，即某一按键按下，对应的输入信号为0，输出对应的8421码，输出为4位码，所以有4个输出端A 、B 、C 、D 。
真值表见表7.1，由真值表写出各输出的逻辑表达式为 9898S S S S =+=A76547654S S S S S S S S =+++=B 76327632S S S S S S S S =+++=C 9753197531S S S S S S S S S S =++++=D表7.1键控8421BCD 码编码器真值表(2)二进制编码器用n 位二进制代码对2n 个信号进行编码的电路称为二进制编码器。
3位二进制编码器有 8个输入端3个输出端，所以常称为8线—3线编码器，其功能真值表见表7.2，输入为高电平有效。
74LS153译码器组合逻辑电路设计案例分析
74LS153译码器组合逻辑电路设计案例分析74LS153是一个8-输入、4-输出译码器，常用于数字电路中的多路选择器和标识器等应用。
在设计任何电路之前，首先需要明确设计的功能和要求，并根据要求选择合适的元器件和逻辑门。
在设计74LS153译码器的组合逻辑电路时，需要考虑译码器的输入信号和输出信号之间的关系，以及适当的逻辑门的选择和连接。
设计目标：设计一个将8个输入信号（A0-A2，B0-B2）经过74LS153译码器进行解码，并输出4个选择信号（Y0-Y3）的组合逻辑电路。
设计要求：1.按照以下真值表设置输入信号和输出信号之间的关系：-A0-A2作为译码器的A输入端口-B0-B2作为译码器的B输入端口-输出信号Y0-Y3为译码器的输出端口2.根据译码器的逻辑功能表，确定输入信号和输出信号的关系，设计逻辑门的连接方式，并绘制电路图。
设计步骤：1.根据74LS153译码器的真值表确定输入和输出关系：-A0-A2：000-111，共8个输入信号-B0-B2：000-111，共8个输入信号-输出信号Y0-Y3：0000-1111，共16个输出信号2.根据真值表确定译码器的逻辑功能表，分别设计A和B输入信号的连接方式：-A输入信号的逻辑功能表表示为F(A)=Y0(A)+Y1(A)+Y2(A)+Y3(A)-B输入信号的逻辑功能表表示为F(B)=Y0(B)+Y1(B)+Y2(B)+Y3(B)3.根据逻辑功能表确定逻辑门的连接方式：-对于A输入信号，根据真值表可确定Y0(A)=1，Y1(A)=1，Y2(A)=1，Y3(A)=1，因此需要使用四个2输入的OR门连接-对于B输入信号，根据真值表可确定Y0(B)=1，Y1(B)=1，Y2(B)=1，Y3(B)=1，因此需要再使用四个2输入的OR门连接4.将A和B输入信号的连接方式和逻辑门的连接方式结合起来，绘制组合逻辑电路的电路图。
设计结果：最终的组合逻辑电路图如下所示：```A0-------\A1-------，----OR----Y0A2-------/B0-------\B1-------，----OR----Y1B2-------/A0-------\A1-------，----OR----Y2A2-------/B0-------\B1-------，----OR----Y3B2-------/```通过以上设计步骤，我们成功地设计了一个将8个输入信号通过74LS153译码器解码，并输出4个选择信号的组合逻辑电路。
实验二-组合逻辑电路设计与实现-
思考题： 1. 采用74LS151八选一的数据选择器，重新设计实验内容2中的
②题 。 2. 通过具体的设计体验后，你认为组合逻辑电路设计的关键点 或关键步骤是什么？
13
输入
输出
s A1 A0
1×× 00 0 00 1 01 0 01 1
Q
0
D0
D1
D2
D3
7
实验二 组合逻辑电路设计与实现
（3）采用数据选择器实现逻辑函数 1）将双 4选1 数据
选择器 CT74LS153 扩 展成 8选1 数据选择器：
8
实验二 组合逻辑电路设计与实现
将双 4选1 数据选择器 CT74LS153 扩展成 8选1 数据选择器：
如使 F=1Y ,则令
A1A，A0=B
比较得:
V cc
+5V
B
16 15 14 13 12 11 10
9
V cc 2S A 0 2D 3 2D 2 2D 1 2D 0 Q
D0=0，D1=C，D2=C，D3=1
74LS153
1S A 1 1D 3 1D 2 1D 1 1D 0 Q G N D
12
345
9
实验二 组合逻辑电路设计与实现
2）用双4选1数据选择器 CT74LS153 实现逻辑函数
F A B C A B C AC B ABC 解: CT74LS153输出函数为：
1 Y A 1 A 0 1 D 0 A 1 AD 3
1
实验二 组合逻辑电路设计与实现
三. 实验原理
1、二进制译码器
如：2-4线译码器74LS139、 3-8线译码器74LS138 和 4-16线译码器74LS154。
7.6 利用译码器设计组合逻辑
4线-10线译码器
输入
译码输出
A3 A2 A1 A0 f0 f1 f2 f3 f4 f5 f6 f7 f8 f9 0 0 0 0 0 1 1 111 1 111
0 0 0 1 1 0 1 111 1 111
0 0 1 0 1 1 0 111 1 111
0 0 1 1 1 1 1 011 1 111
1 0 0 1 1 0 1 1 1 111 0 1
1 0 0 1 1 1 1 1 1 111 1 0
Si = ∑ (1,2,4,7 ) = m1 m2 m4 m7 ci-1 = ∑ (3,5,6,7 ) = m3 m5 m6 m7
yi=mi
7.6 利用中规模译码器芯片设计组合逻辑电路
例：设计一个地址译码器，利用地址线A9 A8…A0 选择外设 A, B,C。 三个外设的地址分别是20H～2FH, 40H～4FH,70H～7FH
Y7
A6
C
A5
B
A4
A
外设A 20H～2FH 外设B 40H～4FH
外设C 70H～7FH
有缘学习更多关注桃报：奉献教育（店铺）或＋谓ｙｇｄ３０７６
7.6 8选1 数据选择器及 4线-10线译码器设计一个能实现2组 3位二进制数码等值比较的电路。
Z
D
A2
——Multiplexers and Decoders
7.6 利用中规模译码器芯片设计组合逻辑电路
例：利用 74LS138 设计1位全加器
真值表
ai
bi
Ci-1
Si
Ci
00 0 00
00 1 10
01 0 10
01 1 01
10 0 10
10 1 01
组合逻辑电路典型例题分析
第五章 组合逻辑电路典型例题分析第一局部：例题剖析例1．求以下电路的输出表达式：解：例2．由3线－8线译码器Ｔ4138构成的电路如下图，请写出输出函数式．解：Y = AC BC ABC = AC +BC + ABC = C(AB) +CAB = C (AB) T4138的功能表&&Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7“1”T4138A B CA 2A 1A 0YaYbS 1 S 2 S 30 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1S 1S 2S 31 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0A 2A 1A 0Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 70 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0例3．分析如图电路，写出输出函数Ｚ的表达式。
CC4512为八选一数据选择器。
解：例4．某组合逻辑电路的真值表如下，试用最少数目的反相器和与非门实现电路。
〔表中未出现的输入变量状态组合可作为约束项〕CC4512的功能表A ⨯DIS INH 2A 1A 0Y1 ⨯0 10 00 00 00 00 00 00 00 0⨯⨯⨯⨯⨯0 0 00 0 10 1 00 1 11 0 0 1 0 11 1 01 1 1高阻态 0D 0D 1D 2D 3D 4D 5D 6D 7ZCC4512A 0A 1A 2D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7DIS INHD1DA B C D Y 0 0 0 0 10 0 0 1 00 0 1 0 10 0 1 1 00 1 0 0 0CD AB 00 01 11 1000 1 0 0 101 0 1 0 1 11 ××××10 0 1 ××AB第一步画卡诺图第三步画逻辑电路图例5．写出下面组合电路的输出表达式,分析逻辑功能。
组合逻辑电路设计实例
Y
D7
Y0 Y1
Y
DIN[14:7]
P334 图6-1
DIN[6:0,15] DIN[13:6]
74x151 74x151
DOUT15
DIN[5:0,15,14]
74x151
74x151
DOUT14
DIN[0,15:9]
DIN[8:1] DIN[15:8] DIN[7:0]
74x151 74x151
（注意有效电平）
74x148 EI A2~A0 GS I7~I0 EO
74x138
GI G2A,B CBA Y7~Y0 A[2:0] AVALID
74x148
EI
I7 I0
A2~A0 GS EO
B[2:0] BVALID
R_L[7:0] 最高优先输入为0，其余输入为1
级联比较器
Q[23:0] P[23:0]
双优先级编码器
可以找出最高和第二高优先级的编码器
74x148
EI
如何找第二高优先级？
先“排除”最高优先输入 再用74x148找一次 其他输入不变
A2~A0 GS I7~I0 EO
利用74x148 找出最高优先级 需要2个优先编码器 1个译码器、若干“与门”
强制最高优先输入无效 —— 利用译码器和“与门”实现
如何利用2输入4位多路复用控制移位？
74x157
G S A4~A0 Y4~Y0 B4~B0 基本原理：
DIN[3:0] DIN[2:0,3]
利用多路复用器，
通过控制数据输 入端的连接使输 出产生移位。
当S=0时，Y=A，不移位
当S=1时，Y=B，相当于移动一位
改变A端输入数据的连接顺序 可以使输出：左/右移动一或多位
设计题2
四个地方的开关分别用A、B、C、D表示，灯用Z表示。按4位循环顺序排序列A、B、C、D取值，列真值表
真值表：
选用8选1数据选择器74151，其输出信号表达式为
令 、 、 ，比较 ， 的表达式，可得
、 、 、 、 、 、 、
路灯控制电路：
3.19
16、电话室需要对四种电话进行编码控制，优先级别最高的是火警电话，其次是急救电话，第三是工作电话，第四是生活电话，试用与非门或者或非门设计该控制电路。
激励函数确定，输出函数确定给6分
自启动检查，补充状态图给2分
逻辑图给6分
9、用四输入数据选择器实现函数（8分）
解：
用代数法求。根据逻辑表达式，其有四个输入变量A、B、C、D，而四选一数据选择器只需两位地址代码 和 ，若选A和B作为选择器的地址输入，A = 、B = ,余下的项可选作数据输入用。
于是将表达式进行变换，变化成每项都含有A和B原变量和反变量组成的表达式。
1 0 0 0
1 0 0 1
0 0 0 0
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
0
0
0
0
1
0
1
0
1
0
0
0
1
0
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
1
检查自启动特性，将六种偏离状态根据已求出的激励函数求得对应的下一状态，由图可知，该设计具有自启动特性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
用译码器设计组合逻辑电路例题
一、用3线—8线译码器74HC138W门电路实现逻辑函数
Y A/B/C/ A/ BC/ ABC。
(要求写出过程，画出连接图)(本题10分)
解：
(1) 74HC138勺输出表达式为：(2分) Y i/ m：(i 0~7)
(2) 将要求的逻辑函数写成最小项表达式：(2分)
Y A/B/C/ A/BC/ ABC m0 m2 m7 (m0m1/m7)/
(3) 将逻辑函数与74HC138的输出表达式进行比较：
设A= A2、B= A1、C= A0,得：Y (m0m1/m7)/ (丫0/丫2/丫7/)/
(2分)
(4) 可用一片74HC138H加一个与非门就可实现函数。
其逻辑图如下图所示。
(4分)
t
丫。
Y1 Y2 Y3 Y4 Y5 Y a Y7 74HC138
A〉A〔A。
Sg S3
r ~0
ABC +5V d.
三、公司A 、8 C 三个股东，分别占有50% 30咧日20%勺股份，试用一片3线-8 线译码器74HC138^若干门电路设计一个三输入三输出的多数表决器， 用丁开会 时按股份大小记分输出通过、平■局和否决三种表决结果。
通过、平■局和否决，分 别用X 、Y 、Z 表示（股东赞成和输出结果均用1表示）。
（12分）
（3）画连线图（4分）
令 74HC138的地址码 A 2 A,A 1 B,A 0 C
X AB /C ABC / ABC 74HC138 A- A* S 〔 Sg S3 == | 二 午 ABC +5V
m 5 m 6 m 7 （m 5m ；m 7）,
Y A /BC AB /C / ABC m 3 mu
/ / / \ / （m 3m 4） Z A /B /C / A /B /C A /BC / m 0 m 1 m 2 （m 0m ；m ；）/
解：
（2）歹0写表达式（4
四、某学校学生参加三门课程A、B、C的考试，根据课程学时不同，三门课程考试及格分别可得2、4、5分，不及格均为0分，若总得分大丁等丁7分，便可结业。
试用3线一8线译码器74HC13卵门电路实现该逻辑功能。
（15分）
冬。
解：
（1）、列写真值表：（6分）
课程及格用1表示，不及格用0表示；可以结业用1表示，不能结业用0表示。
ABC
口0 00
1
1
1
c
1
a
i
1
1
Y
y
□
1
1
1
(2) 、歹0写表达式(4分)
Y A/BC AB/C ABC m3
3m5m7(m3m5m7), xJ I V xJ If
（3）、画连线图（5分）
令74HC138的地址码A A,A1B,A°C
Yo Yi Y2Y3Y4 Y6Y B Y7
74HC138
ABC +5V
3、试用两片双四选一数据选择器74HC153 一片3线-8线译码器74HC138T 个四输入或门接成16选1的数据选择器（不能另加器件）。
74HC13的74HC153 的逻辑图如图（a）、（b）所示。
设计要求：（1）写出设计思路及每个器件在设计中的作用；
（2）画出连线图。
（13分）
解：设计思路：
（1）选用74HC138来控制四个四选一数据选择器的选通控制端，所以16选一数据选择器的高两位地址作为138的输入信息；（7分）
图
（b）
（2）16选一数据选择器的低两位地址作为两片74HC153勺地址码输入，两片74HC153俞入16个待选数据。
（4分）
（3）两片74HC153勺四个输出端作为四输入或门的输入，该或门的输出即为
16选一数据选择器的输出。
（2分）。