若干常用的时序逻辑电路_寄存器和移位寄存器
合集下载
数字电子技术基础第五章
4. 画状态转换图和时序图 圆圈内表示 Q2 Q1 Q0 的状态；箭头 表示电路状态转换的方向；箭头上方的 Q2 Q1 Q0 “ x / y ”中，x 表示转换所需的输入变 量取值， y/ 0 表示现态下的输出值。本例 /0 /0 /0 /0 000 001 中没有输入变量，故 010 011 101 x100 处空白。 /1 x/y 现
电路工作前加负脉冲清零；工作时应置 RD = 1。 FF0 1J C1 1K R
FF1 1J C1 1K R
1
Q0
Q1
CP RD
FF2 1J Q2 C1 1K R Q2
Y
EXIT
时序逻辑电路
1. 写方程式 (1) 输出方程 Y = Q2n Q0n (2) 驱动方程 J0 = K0 = 1 J1 = K1 = Q2n Q0n J2 = Q1n Q0n ， K2 = Q0n (3) 状态方程 代入 Q J0 n= K0 = 1 n Q 2 n FF 0 FF FF n +1 n 2 0 1 n n nQ n Q0 =J J Q + K Q n n K = 1 Q + 1 Q 0 0 0 0 Q0 Q0 0 & 1J Q 0 0 1 & 1J 0 =Q 2 2 n 1 1J 代入 J1 = K1 = Q2 Q0n C1 n + K Q nC1 n Q n C1 n Q1n+1 = J Q = Q 1 1 1 1 2 0 Q1 1K 1K & 1K n+ Q n Q n n +K n = Q nQ nQ R R R Q2n+1 = Q K Q JJ 1 0 2 0Q 2 2 2 2 2 2 2 CP 2 RD 代入 J2 = Q1n Q0n ，K2 = Q0n Q0n Y
寄存器
1.1 寄存器在实际的数字系统中，通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄存器．由于触发器内有记忆功能，因此利用触发器可以方便地构成寄存器。
由于一个触发器能够存储一位二进制码，所以把n个触发器的时钟端口连接起来就能构成一个存储n位二进制码的寄存器。
1.2 锁存器由若干个钟控D触发器构成的一次能存储多位二进制代码的时序逻辑电路。
数据有效迟后于时钟信号有效。
这意味着时钟信号先到，数据信号后到。
在某些运算器电路中有时采用锁存器作为数据暂存器。
1.3 缓冲器缓冲器相当于一个寄存器，暂时保存数据.缓冲是用来在两种不同速度的设备之间传输信息时平滑传输过程的常用手段。
除了在关键的地方采用少量硬件缓冲器之外，大都采用软件缓冲。
软件缓冲区是指在I/O操作期间用来临时存放输入/输出数据的一块存储区域。
在操作系统中，引入缓冲的主要原因如：缓和CPU与l/0设备间速度不匹配的矛盾。
一般情况下，程序的运行过程是时而进行计算，时而进行输入或输出。
以输出为例，如果没有缓冲，则程序在输出时，必然由于打印机的速度跟不上而使CPU停下来等待;然而在计算阶段，打印机又无事可做。
如果设置一个缓冲区，程序可以将待输出的数据先输出到缓冲区中，然后继续执行;而打印机则可以从缓冲区取出数据慢慢打印。
1.4 寄存器和锁存器的区别（1）寄存器是同步时钟控制，而锁存器是电位信号控制。
（2）寄存器的输出端平时不随输入端的变化而变化，只有在时钟有效时才将输入端的数据送输出端（打入寄存器），而锁存器的输出端平时总随输入端变化而变化，只有当锁存器信号到达时，才将输出端的状态锁存起来，使其不再随输入端的变化而变化可见，寄存器和锁存器具有不同的应用场合，取决于控制方式以及控制信号和数据之间的时间关系：若数据有效一定滞后于控制信号有效，则只能使用锁；数据提前于控制信号而到达并且要求同步操作，则可用寄存器来存放数据。
一、锁存器1. 锁存器的工作原理锁存器不同于触发器，它不在锁存数据时，输出端的信号随输入信号变化，就像信号通过一个缓冲器一样；一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作用。
时序逻辑电路 课件
1
工作特点：随CP的不断输入， 0 电路递减计数。（略）
0X 0X 1X 1X C Q3 Q2 Q1 Q0 CP RD 74LS161 EP LD D3 D2 D1 D0 ET
X0 X0 X1 X1
4、四位二进制可逆计数器74LS191
逻辑符号 C/B Q3 Q2 Q1 Q0 CPI S 74LS191 CPO LD D3 D2 D1 D0 U/D （二） 同步十进制计数器
1、写输出方程 2、写驱动方程 3、写状态方程 4、填状态转换表
5、画状态转换图 6、画时序波形图 7、分析其功能 8、检查自启动
二、举例
CP
试分析下图时序电路的逻辑功能。
1J Q1
1J Q2
1J Q3 &
1Y
C1
1K
Q1 &
C1 Q2 1K
C1 Q3 1K
解： 1）输出方程 Y = Q3Q2
2）驱动方程
一、同步计数器
(一) 同步二进制计数器
1、同步二进制加法计数器（四块T触发器组成）
C
Q3
Q2
Q1
Q0
&
C1 1N
C1 1N
C1 1N
C1 1N
CP
T3
T2
&
&
T1 T0=1
(1) 输出方程
C=Q3Q2Q1Q0
(2) 驱动方程
T0=1； T1=Q0； T2=Q1Q0； T3=Q2Q1Q0
(3)时序波形图
1
1110 1111
0111 1010
1000 1011
1001 0110
❖状态转换图（Q3Q2Q1Q0 / Y）
0000 /0 0001 /0 0010
阎石《数字电子技术基础》笔记和课后习题详解-时序逻辑电路【圣才出品】
第6章时序逻辑电路6.1复习笔记本章系统地讲述了时序逻辑电路的工作原理和分析方法、设计方法。
首先讲述了时序逻辑电路在逻辑功能和电路结构上的特点以及分析时序逻辑电路的具体方法和步骤。
然后介绍了移位寄存器、计数器、顺序脉冲发生器等各类时序逻辑电路的工作原理和使用方法。
最后介绍了时序逻辑电路的竞争-冒险现象。
一、概述时序电路称为状态机（简称SM）、有限状态机（FSM）或算法状态机（ASM），工作时在电路的有限个状态间按一定的规律转换，关于时序电路的要点总结如表6-1-1所示。
表6-1-1时序电路要点总结二、时序逻辑电路的分析方法1．同步时序逻辑电路的分析方法分析一个时序电路，就是要求找出电路的状态和输出的状态在输入变量和时钟信号作用下的变化规律。
由于同步时序电路中所有触发器都是在同一个时钟信号操作下工作的，因此分析方法比较简单。
分析同步时序电路时一般按如下步骤进行：（1）由逻辑图得到每个触发器的驱动方程；（2）将驱动方程代入相应触发器的特性方程，得到状态方程；（3）得到整个时序电路的状态方程组；（4）根据逻辑图得到电路的输出方程。
2．时序逻辑电路的状态转换表、状态转换图、状态机流程图和时序图（1）状态转换表：①状态方程和输出方程中代入任意一组输入变量及电路初态的取值；②计算出电路的次态和现态下的输出值；③将其再代入状态方程和输出方程；④得到一组新的次态和输出值；⑤将所有计算结果列成真值表的形式，得到状态转换表。
（2）状态转换图：将电路的各个状态用圆圈表示，状态转换方向用箭头表示。
箭头旁注明状态转换前的输入变量取值和输出值。
输入变量取值通常写在斜线以上，输出值写在斜线以下。
（3）状态机流程图（SM图）：SM图表示在一系列时钟脉冲作用下时序电路状态转换的流程以及每个状态下的输入和输出。
SM图常用图形符号见表6-1-2。
表6-1-2SM图常用图形符号（4）时序图：在输入信号和时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图称为时序图。
数电-时序逻辑电路之寄存器
n1 m
n m
不变
Q Q S1S0=10
n1 m
n 左移移位
m1
Q Q S1S0=01
n1 m
n m 1
右移移位
S1S0=11
Qmn1
DI
并行置数
m
DIm
S0 S1
Dm–1
FFm–1
1D C1
0 3210
1 MUX
MUXm
FFm
Dm 1D
C1
Dm+1
FFm+1
1D C1
CP Qm–1
Qm
Qm+1
Q1
Q2
Q3
在 CP脉冲的作用 1 0 0
0
下 ，DSI端 依次
送入数码1101
11 1
0
02 1
1
13 0
1
41
0
0
0
0
0
0
0
1
0
1
1
右移串行输入为1101时的波形图 移位脉冲CP 1 2 3 4 5 6 7 8
输入信号 DSI
11 0 1
Q0 0 1 1 0 1
Q1 0 0 1 1 0 Q2 0 0 0 1 1
0
S0
t
0 t
CLK1
0
CLK2
t
0 t
t1 t2 t3 t4
t4时刻后输出Y与两组并行输入的二进制 数M、N在数值上的关系是什么?
作业6.5.1 画出Q3~Q0的波形
CLK 0 1 1 1
1 ＆
So CP D0 D1 D2 D3 DSL
0
S1
74HC194
CR 1
DSR
6.1-6.2 时序逻辑电路分析
Y
二、状态转换图： 将状态转换表以图形的方式 直观表示出来，即为状态转换图
0 1 2 3 4 5 6 7 0 1
0 0 0 0 1 1 1 0 1 0
0 0 1 1 0 0 1 0 1 0
0 1 0 1 0 1 0 0 1 0
0 0 0 0 0 0 1 0 1 0
循环状态之外的状态在时钟信号的作用下， 都能进入状态转换图中的循环状态之中，具有 这种特点的时序电路叫做能自启动的时序电路。 电路为七进制计数器，能自启动。
0 1 1 0 0 1 0 0
1 0 1 0 1 0 0 0
0 0 0 0 0 0 1 1
状态转换表的另一种形式
CLK Q3 Q2 Q1 Y
Q3 Q2 Q1
* * Q3 Q2 Q1* Y
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 0 0 1Q1 Q2 * Q1Q2 Q1Q3Q2 Q * Q Q Q Q Q 1 2 3 2 3 3
(3)输出方程：
Y Q2Q3
6.2.2 时序逻辑电路的状态转换表、状态转换图、和时 序图 从逻辑电路的三个方程还不能一目了然看出电路 的功能。
例 试分析图示的时序逻辑电路的逻辑功能，写出它的 驱动方程、状态方程和输出方程，写出电路的状态转 换表，画出状态转换图和时序图。输入端悬空时等效 为逻辑1。
解：(1) 驱动方程： J1 (Q2Q3 ), K1 1 K 2 (Q1Q3 ) J 2 Q1 , J QQ , K 3 Q2 1 2 3
同步时序电路
异步时序电路
米利（Mealy）型时序电路
按输出信号的特点 穆尔(Moore)型时序电路 米利（Mealy）型电路：输出信号取决于存储电路 的状态和输入变量。 穆尔(Moore)型电路：输出信号仅取决于存储电路 的状态。 穆尔(Moore)型电路是米利（Mealy）型电路的一 种特例。
2 寄存器
分析：
用四个RS触发器构成的并行输入、 并行输出的四位寄存器的逻辑电路。
含清零端（复位端）：低脉冲信 号；
寄存信号控制端（输入控制信 号）：正脉冲信号；
输出控制信号（取数据信号）： 正脉冲信号；
输入、输出端。
三、移位寄存器：
又称串行输入、串行输出寄存器。 寄存器输入、输出的方式是由寄存脉 冲的控制，一个节拍一个节拍的输入、 输出。
cy7y6y5y4y3y2y1y0=000m3m2m1m00+000n3n2n1n00
分析：
第1个时钟后：Y=M+N
cy7y6y5y4y3y2y1y0=0000m3m2m1m0+0000n3n2n1n0 第2个时钟后：Y=2M+2N
cy7y6y5y4y3y2y1y0=000m3m2m1m00+000n3n2n1n00 第3个时钟后：Y=4M+2N
cy7y6y5y4y3y2y1y0=00m3m2m1m000+000n3n2n1n00 第4个时钟后：Y=8M+2N
第2个时钟下降沿：194(1)、194(2)、194(3)、 194(4)右移串行输入、DIR=0；输出：
194(2)和1994(4)和194(3) ：000n3n2n1n00
分析：
第3个时钟下降沿：194(1)、194(2)右移串行 输入、DIR=0； 194(3)、194(4)无时钟保持；输出：
194(2)和194(1)： 00m3m2m1m000 194(4)和194(3) ：000n3n2n1n00 第4个时钟下降沿： 194(1)、194(2)右移串行 输入、DIR=0； 194(3)、194(4)无时钟保持；输出： 194(2)和194(1) ：0m3m2m1m0000 194(4)和194(3) ：000n3n2n1n00
数字电路与逻辑设计2寄存器移位寄存器
息旳代码。
并行读出脉冲必须在经过5个移存脉冲后出 现，而且和移存脉冲出现旳时间错开。
D5
D4
D3
D2
D1
＆
＆
＆
＆
＆
并行读出指令
串行输 入 1D
11001
CI
1D Q1
CI
1D Q2
CI
1D Q3
CI
1D
Q4
Q5
CI
移存脉冲CP
分析：假设串行输入旳数码为10011（左边先入）
串—并行转换状态表
序号 Q1 Q2 Q3 Q4 Q5
工作过程： ①在开启脉冲和时钟ＣＰ作用下，执行并
行置入功能。片ⅡＱ３＝ＤＩ６。 ②开启脉冲消失，在ＣＰ作用下，因为标志位０
旳存在，使门Ｇ１输出为１，使得ＳＨ／ＬＤ ＝１，执行右移移位寄存功能。 ③后来在移存脉冲作用，并行输入数据由片Ⅱ旳 Ｑ３逐位串行输出，同步又不断地将片Ⅰ旳串 行输入端Ｊ，Ｋ＝１旳数据移位寄存到寄存器。
末级输出反相后，接到串行输入端。
Q3Q2Q1Q0
1
0000
0001
0011
0111
∧
Q0Q 1Q2Q 3
CP D SR
74194
S0
1
S1
0
RD D 0 D 1 D2 D 3 D SL
1000
1100
1110
1111
0010
0101
1011
0110
清零
1001 0100
1010
1101
移位寄存器构成旳移位计数器
异步清零 同步置数
高位向低位移动(左移) 低位向高位移动(右移)
保持
3 、用集成移位寄存器实现任意模值 旳计数分频
并行读出脉冲必须在经过5个移存脉冲后出 现，而且和移存脉冲出现旳时间错开。
D5
D4
D3
D2
D1
＆
＆
＆
＆
＆
并行读出指令
串行输 入 1D
11001
CI
1D Q1
CI
1D Q2
CI
1D Q3
CI
1D
Q4
Q5
CI
移存脉冲CP
分析：假设串行输入旳数码为10011（左边先入）
串—并行转换状态表
序号 Q1 Q2 Q3 Q4 Q5
工作过程： ①在开启脉冲和时钟ＣＰ作用下，执行并
行置入功能。片ⅡＱ３＝ＤＩ６。 ②开启脉冲消失，在ＣＰ作用下，因为标志位０
旳存在，使门Ｇ１输出为１，使得ＳＨ／ＬＤ ＝１，执行右移移位寄存功能。 ③后来在移存脉冲作用，并行输入数据由片Ⅱ旳 Ｑ３逐位串行输出，同步又不断地将片Ⅰ旳串 行输入端Ｊ，Ｋ＝１旳数据移位寄存到寄存器。
末级输出反相后，接到串行输入端。
Q3Q2Q1Q0
1
0000
0001
0011
0111
∧
Q0Q 1Q2Q 3
CP D SR
74194
S0
1
S1
0
RD D 0 D 1 D2 D 3 D SL
1000
1100
1110
1111
0010
0101
1011
0110
清零
1001 0100
1010
1101
移位寄存器构成旳移位计数器
异步清零 同步置数
高位向低位移动(左移) 低位向高位移动(右移)
保持
3 、用集成移位寄存器实现任意模值 旳计数分频
第六章时序逻辑电路
异步 置0端
CLK异0为步计计数数输器入与端、同Q步0为计输数出器端比，二，进具制有计如数下器 特点： CLK* 1电为计路数简输单入；端、Q3为输出端，五进制计数器 CLK* 1速与Q度0慢相连；、CLK0为输入端、Q3为输出端，十进制计数器
四、任意进制计数器的构成方法 设已知计数器的进制为N,要构成的任意进制计数
圆圈表示电路的各个状态，箭头表示状态表示的方向， 箭头旁注明转换前的输入变量取值和输出值
三、状态机流程图（SM图） 采用类似于编写计算机程序时使用的程序流程图的形
式，表示在一系列时钟脉冲作用下时序电路状态的流程以及 每个状态下的输入和输出。
四、时序图 在输入信号和时钟脉冲序列作用下，电路状态、
输出状态随时间变化的波形图。
电路在某一给定时刻的输出
取决于该时刻电路由的触输发入器保存 还取决于前一时刻电路的状态
时序电路： 组合电路 + 触发器
电路的状态与时间顺序有关
例：串行加法器电路
利用D触发器 把本位相加后 的进位结果保 存下来
时序电路在结构上的特点：
（1）包含组合电路和存储电路两个组成部分
（2）存储输出状态必须反馈到组合电路的输入端，与输入 信号共同决定组合逻辑电路的输出
串行进位方式以低位片的进位输出信号作为高位片的时 钟输入信号;
并行进位方式以低位片的进位输出信号作为高位片的 工作状态控制信号（计数的使能信号），两片的CLK同时接 计数输入信号。
二、异步计数器
B、减法计数器
二、异步计数器
B、减法计数器
根据T触发器的翻转规律即可画出在一系列CLK0脉冲信号 作用下输出的电压波形。
2、异步十进制计数器
J K端悬空相当于接逻辑1电平 将4位二进制计数器在计数过程中跳过从1010到1111这6个状态。
CLK异0为步计计数数输器入与端、同Q步0为计输数出器端比，二，进具制有计如数下器 特点： CLK* 1电为计路数简输单入；端、Q3为输出端，五进制计数器 CLK* 1速与Q度0慢相连；、CLK0为输入端、Q3为输出端，十进制计数器
四、任意进制计数器的构成方法 设已知计数器的进制为N,要构成的任意进制计数
圆圈表示电路的各个状态，箭头表示状态表示的方向， 箭头旁注明转换前的输入变量取值和输出值
三、状态机流程图（SM图） 采用类似于编写计算机程序时使用的程序流程图的形
式，表示在一系列时钟脉冲作用下时序电路状态的流程以及 每个状态下的输入和输出。
四、时序图 在输入信号和时钟脉冲序列作用下，电路状态、
输出状态随时间变化的波形图。
电路在某一给定时刻的输出
取决于该时刻电路由的触输发入器保存 还取决于前一时刻电路的状态
时序电路： 组合电路 + 触发器
电路的状态与时间顺序有关
例：串行加法器电路
利用D触发器 把本位相加后 的进位结果保 存下来
时序电路在结构上的特点：
（1）包含组合电路和存储电路两个组成部分
（2）存储输出状态必须反馈到组合电路的输入端，与输入 信号共同决定组合逻辑电路的输出
串行进位方式以低位片的进位输出信号作为高位片的时 钟输入信号;
并行进位方式以低位片的进位输出信号作为高位片的 工作状态控制信号（计数的使能信号），两片的CLK同时接 计数输入信号。
二、异步计数器
B、减法计数器
二、异步计数器
B、减法计数器
根据T触发器的翻转规律即可画出在一系列CLK0脉冲信号 作用下输出的电压波形。
2、异步十进制计数器
J K端悬空相当于接逻辑1电平 将4位二进制计数器在计数过程中跳过从1010到1111这6个状态。
第5章 数字逻辑基础(2)
5.1 MSI构成的时序逻辑电路 5.1.1 寄存器和移位寄存器 1. 寄存器 寄存器用途: 暂时存放二进制数码.
① 4位D触发器寄存器(74175)
d1 1D C1
R
Q Q Q Q Q Q Q Q
Q1
Q1
Q2
d2
1D C1
R
Q2 Q3 Q3 Q4
Q4
输入 RD CP 0 × 1 ↑ 1 ↑ 1 0
D0 D1 D2
A1 A0 D3
SA SB
Qi Qi-1 Qi+1
Di
用两片74194接成八位双向移位寄存器
SRG4
SB SA CP
RD
0 1
SRG4
0 1
}M
C4
0 3
}M
C4
0 3
1→/2←
1→/2←
R
R
DSR D0 D1
D2 D3 DSL
1,4D 3,4D 3,4D 3,4D 3,4D 2,4D
并行 输出
Ci FA Si
n
n位移存器 (2)
串行 输出2，5-3
R 1D
RD
Vi 串行 输入
SD
&
C1 S
SD
&
C1 S
SD
&
C1 S
SD
&
C1 S
CP 移位 脉冲
接收
D0 D1 D2 D3
工作原理： 1) 串行输入 1
V0 串行 输出
Q R 1D Q R 1D Q R 1D Q R 1D
RD
C1 S
C1 S
C1 S
C1 S
Vi 串行 输入
1
&
① 4位D触发器寄存器(74175)
d1 1D C1
R
Q Q Q Q Q Q Q Q
Q1
Q1
Q2
d2
1D C1
R
Q2 Q3 Q3 Q4
Q4
输入 RD CP 0 × 1 ↑ 1 ↑ 1 0
D0 D1 D2
A1 A0 D3
SA SB
Qi Qi-1 Qi+1
Di
用两片74194接成八位双向移位寄存器
SRG4
SB SA CP
RD
0 1
SRG4
0 1
}M
C4
0 3
}M
C4
0 3
1→/2←
1→/2←
R
R
DSR D0 D1
D2 D3 DSL
1,4D 3,4D 3,4D 3,4D 3,4D 2,4D
并行 输出
Ci FA Si
n
n位移存器 (2)
串行 输出2，5-3
R 1D
RD
Vi 串行 输入
SD
&
C1 S
SD
&
C1 S
SD
&
C1 S
SD
&
C1 S
CP 移位 脉冲
接收
D0 D1 D2 D3
工作原理： 1) 串行输入 1
V0 串行 输出
Q R 1D Q R 1D Q R 1D Q R 1D
RD
C1 S
C1 S
C1 S
C1 S
Vi 串行 输入
1
&
山东大学2018年硕士研究生招生考试自命题科目考试大纲-906-数字电路(专)
906－数字电路（专）
一、考试性质
《数字电路》是电子与通信工程（专业学位）、集成电路工程（专业学位）专业学位研究生入学考试的科目之一。
《数字电路》考试力求反映信息学科相关专业的特点，科学、公平、准确、规范地测评考生的基本素质和综合能力，以利用选拔具有发展潜力的优秀人才入学，为我国快速发展的信息产业培养出具有良好职业道德、国际化视野、较强分析与解决实际问题能力的高层次、应用型、复合型的专业人才。
二、考试要求
《数字电路》是信息类学科的一门重要的基础课。
通过本课程测试考生对本专业的基本概念、基础知识的掌握情况和运用能力。
三、考试形式和试卷结构
1．试卷满分及考试时间
本试卷满分为150分，考试时间为180分钟
2．答题方式
答题方式为闭卷、笔试。
试卷由试题和答题纸组成。
3．考试题型
试卷由题库组题，题型主要有填空题、选择题、简答题、综合分析题、综合设计题等。
四、考试内容
（一）数制与码制
1．概述
2．几种常见的数制
3．不同数制间的转换
4．二进制算术运算
1）二进制算术运算的特点
2）反码、补码和补码运算
5．几种常用的编码
(二）逻辑代数基础
1．概述
2．逻辑代数中的三种基本运算
3．逻辑代数的基本公式和常用公式。
第5章 时序逻辑电路
第5章 时序逻辑电路 ①时钟方程：
CP0=CP
n Z Q1n Q0
CP1=Q0
②输出方程：
③各触发器的驱动方程：
n D0 Q0
D1 Q1n
（2）将各驱动方程代入D触发器的特性方程，得各触发器的次态 方程：
Q0
Q1
现 0 1 1 0 态 0 1 0 1
n 1
n D0 Q0
（CP由0→1时此式有效） （Q0由0→1时此式有效）
/0
001
/0 010 /0
011 /0
/Y
6） 时序图
CP Q1 Q2 Q3 1 2
/1 110 /0 101 /0 100
7、分析电路的功能 t
0 0
t
1 0
1 0
t
t t
随CP的输入，电路循 环输出七个稳定状态， 所以是七进制计数器。 Y端的输出是此七进制 计数器的进位脉冲。
8、检查自启动 由状态转换表知，此 电路能自启动。
的输入端。
Q0 串行 输出 D0 FF0 1D
∧
并
行 Q1
输 Q2
出 Q3 DI 串行 输入 Q
FF1 Q D1 1D
∧
FF2 Q D2 1D
∧
FF3 Q D3 1D
∧
C1
C1
C1
C1
R CP CR
R
R
R
2 ．双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制 端S便构成既可左移又可右移的双向移位寄存器。
Vcc Q0 Q1 Q2 Q3 CP
16 15 14 13 12 11
S1 S0
10 9
CP
Q 0Q 1 Q 2Q 3 74194 D 0 D 1 D2 D 3 S0 S1 DSL
常用的时序逻辑电路
常用的时序逻辑电路时序逻辑电路是数字电路中一类重要的电路，它根据输入信号的顺序和时序关系，产生对应的输出信号。
时序逻辑电路主要应用于计时、控制、存储等领域。
本文将介绍几种常用的时序逻辑电路。
一、触发器触发器是一种常见的时序逻辑电路，它具有两个稳态，即SET和RESET。
触发器接受输入信号，并根据输入信号的变化产生对应的输出。
触发器有很多种类型，常见的有SR触发器、D触发器、JK 触发器等。
触发器在存储、计数、控制等方面有广泛的应用。
二、时序计数器时序计数器是一种能按照一定顺序计数的电路，它根据时钟信号和控制信号进行计数。
时序计数器的输出通常是一个二进制数，用于驱动其他电路的工作。
时序计数器有很多种类型，包括二进制计数器、BCD计数器、进位计数器等。
时序计数器在计时、频率分频、序列生成等方面有广泛的应用。
三、时序比较器时序比较器是一种能够比较两个信号的大小关系的电路。
它接受两个输入信号，并根据输入信号的大小关系产生对应的输出信号。
时序比较器通常用于判断两个信号的相等性、大小关系等。
常见的时序比较器有两位比较器、四位比较器等。
四、时序多路选择器时序多路选择器是一种能够根据控制信号选择不同输入信号的电路。
它接受多个输入信号和一个控制信号，并根据控制信号的不同选择对应的输入信号作为输出。
时序多路选择器常用于多路数据选择、时序控制等方面。
五、时序移位寄存器时序移位寄存器是一种能够将数据按照一定规律进行移位的电路。
它接受输入信号和时钟信号，并根据时钟信号的变化将输入信号进行移位。
时序移位寄存器常用于数据存储、数据传输等方面。
常见的时序移位寄存器有移位寄存器、移位计数器等。
六、状态机状态机是一种能够根据输入信号和当前状态产生下一个状态的电路。
它由状态寄存器和状态转移逻辑电路组成，能够实现复杂的状态转移和控制。
状态机常用于序列识别、控制逻辑等方面。
以上是几种常用的时序逻辑电路，它们在数字电路设计中起着重要的作用。
数字电子技术基础6时序逻辑电路
Q* Q1 Q2 Q3 Q2Q3 3
Q1 Q3 * Q2 * Q1 * Y
输 出 方 程
Y Q2Q3
Q1 Y
CLK Q3 Q2
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 0 0 1 1 1 0 0
0 1 1 0 0 1 0 0
1 0 1 0 1 0 0 0
DI 串行 输入
D Q3 Q D Q2 Q D Q1 D Q0 Q
0 0 0 0 0 0 1 1
0 0 0 0 0 1 0 1 0 缺少111为 0 1 1 初态的情况 1 0 0 1 0 1 1 1 0 1 1 1
0 0 0 0 0 0 1 1
7进制计数器
其中Q3Q2Q1为计数状态，Y为进位
我们可以把状态转换表表示为状态转换图的形式
/Y /0 /0
CLK Q3 0 1 0 0
*
Q
* 3
Q Q Q (Q )
1 2 3 0
C Q0Q3
设初态为0000
作状态转换图
可以看出这是一个异步十进制加法计数器！ 3. 检验其能否自动启动 ？
什么叫 “自动启动” ? 四个触发器本应有十六个稳定状态 ，可 上图电路的状态图中只有十个状态。如果由 于某种原因进入了其余的六个状态当中的任 一个状态，若电路能够自动返回到计数链 ( 即有效循环 ) ，人们就称其为能自动启动。
*6.2.3
异步时序逻辑电路的分析方法
例6.2.4 分析图6.2.10所示电路的逻辑功能。
1、写三大方程
驱 动 方 程 状 Q0 Q 0 cp0 Q 0 (cp0 ) * 态 Q1 Q 3 Q 1 (cp1 ) Q 3 Q 1 (Q0 ) * 方 Q2 Q 2 (cp2 ) Q 2 (Q1 ) 程 *
Q1 Q3 * Q2 * Q1 * Y
输 出 方 程
Y Q2Q3
Q1 Y
CLK Q3 Q2
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 0 0 1 1 1 0 0
0 1 1 0 0 1 0 0
1 0 1 0 1 0 0 0
DI 串行 输入
D Q3 Q D Q2 Q D Q1 D Q0 Q
0 0 0 0 0 0 1 1
0 0 0 0 0 1 0 1 0 缺少111为 0 1 1 初态的情况 1 0 0 1 0 1 1 1 0 1 1 1
0 0 0 0 0 0 1 1
7进制计数器
其中Q3Q2Q1为计数状态，Y为进位
我们可以把状态转换表表示为状态转换图的形式
/Y /0 /0
CLK Q3 0 1 0 0
*
Q
* 3
Q Q Q (Q )
1 2 3 0
C Q0Q3
设初态为0000
作状态转换图
可以看出这是一个异步十进制加法计数器！ 3. 检验其能否自动启动 ？
什么叫 “自动启动” ? 四个触发器本应有十六个稳定状态 ，可 上图电路的状态图中只有十个状态。如果由 于某种原因进入了其余的六个状态当中的任 一个状态，若电路能够自动返回到计数链 ( 即有效循环 ) ，人们就称其为能自动启动。
*6.2.3
异步时序逻辑电路的分析方法
例6.2.4 分析图6.2.10所示电路的逻辑功能。
1、写三大方程
驱 动 方 程 状 Q0 Q 0 cp0 Q 0 (cp0 ) * 态 Q1 Q 3 Q 1 (cp1 ) Q 3 Q 1 (Q0 ) * 方 Q2 Q 2 (cp2 ) Q 2 (Q1 ) 程 *
常用的时序逻辑电路.ppt
• 功能 1.直接清零：当R01=R02=1，S91、 S92有低电平 时， 输出“0000”状态。与CP无关 在外部将QA和CPB连接 2.置9：当 S91= S92= 1 码计数器 时， 输出 1001 状态 构成 8421BCD CPA入QD QA出 3.计数：当R01、R02及S91、S92有低电平时，且当 在外部将QD和CPA连接 有CP下降沿时，即可以实现计数 构成5421BCD码计数器 CPB入QA QD QC QB出
二、同步十进制计数器
返回
一、同步二进制计数器
1、同步二进制加法计数器
原理：由二进制加法运算规则可知，在一个多位 二进制数的末尾加1时，若其中第i位以下各位 皆为1时，则第i位及以下各位均改变状态。 例： 1000 0111 ＋ 1 —————————— 1000 1000 最低4位数都改变了状态，而高4位未改变。
目前常见的异步二进制加法计数器产品有： 4位：74LS293、74LS393、74HC393 7位：CC4024 12位：CC4040 14位：CC4060
二、异步十进制计数器
构成思想：如何使4位二进制计数器在计数过程中跳过 从1010到1111六个状态。
优点：结构简单
缺点：工作频率低；电路 状态译码时存在竞 争—冒险现象。
74ls75真值表输入输出cp1中规模寄存器74ls751中规模寄存器74ls752中规模寄存器74ls1752中规模寄存器74ls175四个维持阻塞d触发器构成74ls175真值表输入输出3中规模寄存器cc40763中规模寄存器cc4076异步置0输出三态控制保持cc4076ld装入数据ld保持en输出允许en74ls7574ls175cc4076均为并行输入并行输出假设4是低位寄存器1是高位寄存器由d触发器的特性方程可知
二、同步十进制计数器
返回
一、同步二进制计数器
1、同步二进制加法计数器
原理：由二进制加法运算规则可知，在一个多位 二进制数的末尾加1时，若其中第i位以下各位 皆为1时，则第i位及以下各位均改变状态。 例： 1000 0111 ＋ 1 —————————— 1000 1000 最低4位数都改变了状态，而高4位未改变。
目前常见的异步二进制加法计数器产品有： 4位：74LS293、74LS393、74HC393 7位：CC4024 12位：CC4040 14位：CC4060
二、异步十进制计数器
构成思想：如何使4位二进制计数器在计数过程中跳过 从1010到1111六个状态。
优点：结构简单
缺点：工作频率低；电路 状态译码时存在竞 争—冒险现象。
74ls75真值表输入输出cp1中规模寄存器74ls751中规模寄存器74ls752中规模寄存器74ls1752中规模寄存器74ls175四个维持阻塞d触发器构成74ls175真值表输入输出3中规模寄存器cc40763中规模寄存器cc4076异步置0输出三态控制保持cc4076ld装入数据ld保持en输出允许en74ls7574ls175cc4076均为并行输入并行输出假设4是低位寄存器1是高位寄存器由d触发器的特性方程可知
数电 第6章时序电路
' 2 ' 3 ' 1 ' 3 ' 0 ' (Q1Q0 )Q2 (Q3' (Q1Q0 )' )Q2
J2
* 1 ' 1 ' 0
K '2
' 1 ' 0
Q Q Q0 Q1Q Q0Q Q Q1
J1
* ' ' ' Q0 Q3' Q0 Q2 Q0 ' 3 ' 2 ' 0 '
' K1
0 0 1 1 0 1 1 0
0 1 0 1 0 1 0 1
0 1 1 0 1 0 0 0
1 0 1 0 1 0 1 0
6.4 同步时序逻辑电路的设计方法
逻辑电路设计:给定设计要求(或者是一段文字描叙,或 者是状态图),求满足要求的时序电路. 设计步骤:
1、进行逻辑抽象,建立电路的状态转换图(状态转换表)。 在状态表中未出现的状态将作为约束项 2、选择触发器,求时钟方程、输出方程和状态方程； 时钟:若采用同步方案,则CP1=CP2=CPn； 如果采用异步方案, 则需根据状态图先画出时序图,然后从翻转要求出发,为各个 触发器选择合适的时钟信号； 输出：输出与现态和输入的逻辑关系； 状态：各触发器的次态输出方程。
这三组方程反映的电路中各个变量 之间的逻辑关系。
3、进行计算:从输出方程和状态方程，不能看出电路 状态的变化情况。还需要转换成状态转换表和状态转 换图。
状态转换表：把任一组输入变量的值和电路的初态值代入状态 方程和输出方程，得到电路的次态和输出值；把得到的次态作 为新的初态，和现在的输入变量值再代入状态方程和输出方程， 得到电路新的次态和输出值。如此继续下去，把每次得到的结 果列成真值表的形式，得到状态转换表。
J2
* 1 ' 1 ' 0
K '2
' 1 ' 0
Q Q Q0 Q1Q Q0Q Q Q1
J1
* ' ' ' Q0 Q3' Q0 Q2 Q0 ' 3 ' 2 ' 0 '
' K1
0 0 1 1 0 1 1 0
0 1 0 1 0 1 0 1
0 1 1 0 1 0 0 0
1 0 1 0 1 0 1 0
6.4 同步时序逻辑电路的设计方法
逻辑电路设计:给定设计要求(或者是一段文字描叙,或 者是状态图),求满足要求的时序电路. 设计步骤:
1、进行逻辑抽象,建立电路的状态转换图(状态转换表)。 在状态表中未出现的状态将作为约束项 2、选择触发器,求时钟方程、输出方程和状态方程； 时钟:若采用同步方案,则CP1=CP2=CPn； 如果采用异步方案, 则需根据状态图先画出时序图,然后从翻转要求出发,为各个 触发器选择合适的时钟信号； 输出：输出与现态和输入的逻辑关系； 状态：各触发器的次态输出方程。
这三组方程反映的电路中各个变量 之间的逻辑关系。
3、进行计算:从输出方程和状态方程，不能看出电路 状态的变化情况。还需要转换成状态转换表和状态转 换图。
状态转换表：把任一组输入变量的值和电路的初态值代入状态 方程和输出方程，得到电路的次态和输出值；把得到的次态作 为新的初态，和现在的输入变量值再代入状态方程和输出方程， 得到电路新的次态和输出值。如此继续下去，把每次得到的结 果列成真值表的形式，得到状态转换表。
数电_常用的时序逻辑功能器件
常用的时序逻辑功能器件主要有两种：
寄存器 存放二进制数，传输二进制信息 ，即代 码的寄存、移位、传输。 统计时钟脉冲的个数（数数、计数），分 频、定时、产生节拍脉冲。
计数器
7.1 计数器
7.1.1 二进制计数器
7.1.2 非二进制计数器 7.1.3 集成计数器
7.2 寄存器和移位寄存器
7.2.1 寄存器
f Q0
f Q1
f Q2
1 f CP 2
1 f CP 4
1 f CP 8
Q1
Q2
3tpd
8
图 7.1.3
说明:
计数脉冲的最小周期 Tmin= ntpd。 计数器也可作为分频器。
异步计数器工作速度慢。
2. 二进制同步计数器(分析)
为了提高计数速度，我们将CP脉冲同时接到全部 FF，使FF的状态变换与CP脉冲同步。这种方式的计 数器称为同步计数器。
00
01
11
10
D0
00 01 11 10
00
01
11
10
D0 Q0
0 0 x 0
1 1 x 0
0 0 x x
1 1 x x
1 1 x 1
0 0 x 0
0 0 x x
1 1 x x
(3)画出逻辑电路图
D3 Q3Q0 Q2Q1Q0 D2 Q2Q1 Q2Q0 Q2Q1Q0
D1 Q1Q0 Q3Q1Q0
n 1 n Q2 Q2
1. 二进制异步加计数器
•状态转换表
n Q2
n 1 n Q0 Q0
(CP由01时，此式有效) (Q0由10时，此式有效) (Q1由10时，此式有效)
Q1n1 Q1n
寄存器 存放二进制数，传输二进制信息 ，即代 码的寄存、移位、传输。 统计时钟脉冲的个数（数数、计数），分 频、定时、产生节拍脉冲。
计数器
7.1 计数器
7.1.1 二进制计数器
7.1.2 非二进制计数器 7.1.3 集成计数器
7.2 寄存器和移位寄存器
7.2.1 寄存器
f Q0
f Q1
f Q2
1 f CP 2
1 f CP 4
1 f CP 8
Q1
Q2
3tpd
8
图 7.1.3
说明:
计数脉冲的最小周期 Tmin= ntpd。 计数器也可作为分频器。
异步计数器工作速度慢。
2. 二进制同步计数器(分析)
为了提高计数速度，我们将CP脉冲同时接到全部 FF，使FF的状态变换与CP脉冲同步。这种方式的计 数器称为同步计数器。
00
01
11
10
D0
00 01 11 10
00
01
11
10
D0 Q0
0 0 x 0
1 1 x 0
0 0 x x
1 1 x x
1 1 x 1
0 0 x 0
0 0 x x
1 1 x x
(3)画出逻辑电路图
D3 Q3Q0 Q2Q1Q0 D2 Q2Q1 Q2Q0 Q2Q1Q0
D1 Q1Q0 Q3Q1Q0
n 1 n Q2 Q2
1. 二进制异步加计数器
•状态转换表
n Q2
n 1 n Q0 Q0
(CP由01时，此式有效) (Q0由10时，此式有效) (Q1由10时，此式有效)
Q1n1 Q1n
第六章时序逻辑电路_2
1. 寄存单元(一位数码寄存器 一位数码寄存器) 一位数码寄存器
寄存单元由一级触发器构成。 寄存单元由一级触发器构成。它有着两种接 受方式， 双拍接收和单拍接收。 受方式，即：双拍接收和单拍接收。 （1）双拍接收 ） 由一位基本RSFF构成的寄存器单元，D为 构成的寄存器单元， 为 由一位基本 构成的寄存器单元 要存入的数据。 要存入的数据。
0 Q3 Q2
0 Q1
0 Q0
0 并行输出
①清0
R
S
R
S
R
S
R
S
&
D3
&
D2
&
D1
&
D0 并行输入
0 ②存数指令
1
0
0
1
0
1
1
（2）单拍接收 ）
则在存数之前就不必先 清“0”，只要存数指令 ， 一到， 一到，所加数据便可存 入FF。 。
由DFF构成的单拍接收的寄存 构成的单拍接收的寄存 单元。其数据D加在激励端 加在激励端， 单元。其数据 加在激励端，存数 指令加在CP端 只要CP的上升沿 指令加在 端，只要 的上升沿 一到，数据不管为0或 都立即被放 一到，数据不管为 或1都立即被放 入FF。 。
左移 寄存器 (a)
右移 寄存器 (b)
双向 移位 寄存器 (c)
2）按输入/输出 ）按输入 输出 方式进行分类
根据移位数据的输 输出方式， 入－输出方式，又 可将它分为四种： 可将它分为四种：
•串行输入－串行输出 串行输入－ 串行输入 •串行输入－并行输出 串行输入－ 串行输入 •并行输入－串行输出 并行输入－ 并行输入 •并行输入－并行输出： 并行输入－并行输出： 并行输入
第3章第4节 常用时序逻辑电路模块(1)
Q7
2011/11/9 Qinwenhu
3
2.移位寄存器（Shift Register）
定义：
所存放的数据能移动位置的寄存器
分析下图
Q3
Q2
Q1
Q0
X
1D
C1 CP
2011/11/9 Qinwenhu
1D C1
1D
1D
C1
Q
C1
Q
4
上图状态方程：
Q0n+1= Q1n ; Q1n+1= Q2n Q2n+1= Q3n; Q3n+1=Xn
Q1 Q2 Q3 Q4 0000
1000 0001
1100
0011
1110
0111
1111
23
问题：如何构成5分频器？
画出逻辑图、波形图、状态图
2011/11/9 Qinwenhu
24
（4）构成顺序存取存储器
& 1 B00 B01 01 …
D0
数
& 1
据 输
D1
入
& 1
D2 读出
写入2011/11/9 Qinwenhu
0001
0010
1111
1110
1101
1100
1011
2011/11/9 Qinwenhu
1010
Q3 Q2 Q1 Q0
0011
0100
1001
0101
0110
0111 1000
41
反馈置数实现模6图
Q0 Q1 Q2 Q3 Co
EN
LD
CI CP
CR
D0 D1 D2 D3
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
0001 0011 0110
1101 1010
经过4个移位脉冲后，串行输入的数据，并行输出11 。
串行 输出
Q
3
D
Q2 D
Q1 D
Q0 D
DI（1101）
Q
Q
Q
Q
CP
移位
设初态 Q3Q2Q1Q0 ＝ 0000
脉冲
Q3Q2Q1Q0 D3D2D1D0
D3 ＝ Q2 D2 ＝ Q1 D1 ＝ Q0
D0 ＝ DI
(b)
双向 移位 寄存器
(c) 6
根据移位数据的输入－输出 方式，又可将它分为下述四种电 路结构：
串行输入－串行输出 串行输入－并行输出 并行输入－串行输出 并行输入－并行输出
7
输入 FF
FF
FF
FF 输出
串入－串出 一个输入端，一个输出端
输入 FF
FF
FF
FF 输出
串入－并出 一个输入端，多个输出端
存放数据或指令。由于一个触发器可以存储1位
信息，n个触发器就可以存储n位信息，因此就
可以构成一个n位的寄存器。
1
8位寄存器
01 11
并行输出
10 01 11 00
11 11
01 1 10 01 1 0 1 1
01 11
10 01 11 00
并行输入
11 11
2
4位寄存器74LS75
CPA
图6.3.1 74LS75的逻辑图
D0 D1
D2 D3 并行输入
CPB
Q0 Q1 Q2 Q3 并行输出
3
4位寄存器74LS175
CP
D0
Q0
D1
Q1
D2
Q2
D3
Q3
Rd
图6.3.2 74HC175的逻辑图
4
CC4076：三态输出的4位寄存器
选通端
置数/保持端 1）LDA+LDB=1时： 电路装入数据；
2）LDA+LDB=0时： 电路保持状态；
Q1 D Q
Q0 D
DI 串行 输入
Q
CP
移位 脉冲
10
串行 输出
Q
3
D
Q2 D
Q1 D
Q0 D
DI（1101）
Q
Q
Q
Q
CP
工作原理：
移位
设初态 Q3Q2Q1Q0 ＝ 0000
脉冲
D3 ＝ Q2 D2 ＝ Q1 D1 ＝ Q0
D0 ＝ DI
Q3Q2Q1Q0 D3D2D1D0
0000 0001 0011 0110 1101
3）ENA=ENB=0时： Q端数据输出； ENA+ENB=1时： 输出处于高阻态；
异步清0端
5
二、 移位寄存器
所谓“移位”就，是将寄存器所存各位 数据， 在移位脉冲的作用下，依次向左或 向右移动。根据移位方向，常把它分成左 移寄存器、右移寄存器和 双向移位寄存器 三种：
左移 寄存器
(a)
右移 寄存器
1101 1010 0100 1000 0000
1010 0100 1000
0000 0000
经过8个移位脉冲后，串行输入的数据从Q3端串行输出12 。
四位串入 - 串出的左移寄存器
并行输 出
串行 输出
Q3 D
Q2 D
清零 Q
Q
脉冲 RD
CLR
Q1 D Q
Q0 D
DI 串行 输入
Q
CP
移位 脉冲
D0 ＝ DI D1 ＝ Q0 D2 ＝ Q1 D3 ＝ Q2
D1 = SQ0 ＋ SQ2 = 1·Q0 + 0·Q2 = Q0 D2 = SQ1 ＋ SQ3 = 1·Q1 + 0·Q3 = Q1 D3 = SQ2 ＋ S DIR= 1·Q2 + 0·DIR = Q2 16
具体电路 ：
S
DIR
&
1
&
&
1
&
D0 = S DIL ＋ SQ1 D1 = SQ0 ＋ SQ2 D2 = SQ1 ＋ SQ3 D3 = SQ2 ＋ S DIR
DIL
&
1
&
&
1
&
QD
3
Q
Q
2
D
Q
Q
1
D
Q
QD 0
Q
CP 17
集成寄存器74LS194A 74LS194A是多功能移位寄存器
VCC Q0 Q1 Q2 Q3 CP S1 S0
16 15 14 13 12 11 10 9
控制端
QA QB QC QD CP S1
CLR 74LS194 S0
RABCDL
1 2 3 456 78
四位串入 - 串出的 四位串入 - 串出的
右移寄存器：
左移寄存器：
D0 ＝ Q1 D1 ＝ Q2 D2 ＝ Q3
＝ D0
DIL
D1 ＝ Q0
D2 ＝ Q1
＝ D3
DIR
D3 ＝ Q2
S＝0 时， 也能够实现左移 , 方案可行 !
D0 = S DIL ＋ SQ1= 1·DIL + 0·Q1 = DIL
设置控制端 S
S＝0 时，左移 ； S＝1 时，右移 。
那么，就需使： D0 = SDIL＋ SQ1 D1 = SQ0 ＋ SQ2 D2 = SQ1 ＋ SQ3 D3 = SQ2 ＋ SDIR
需要把这个设想检查验证一下。 14
四位串入 - 串出的 四位串入 - 串出的
右移寄存器：
左移寄存器：
D0 ＝ Q1
2. 四位串入 - 串出的右移寄存器：
DI 串行 输入
D Q3 Q
D Q2 Q
D Q1 Q
D Q0 Q
提在示同：一左电移路、中右，移如有何乘实法现和既除法 的能功左能移！，又能右移 ?
串行 输出
CP 移位 脉冲
D0 ＝ Q1 D1 ＝ Q2 D2 ＝ Q3
D位寄存器的构成 ：
8
FF
FF
FF
FF 输出
输 并入－串出 入 多个输入端，一个输出端
输
出
FF
FF
FF
FF
输 并入－并出 入 多个输入端，多个输出端
9
1. 四位串入 - 串出的左移寄存器
D0 ＝ DI D1 ＝ Q0
D2 ＝ Q1 D3 ＝ Q2
并行输 出
串行
输出 DO
Q 3
D
清零 Q 脉冲 RD
Q2 D Q
CLR
RD DIR D0 D1 D2 D3 DIL GND
右移 串行
并行输入
左移 串行
输入
输入
18
图6.3.6 4位双向移位寄存器74LS194A
D1 ＝ Q2
D2 ＝ Q3
＝ D3
DIR
＝ D0
DIL
D1 ＝ Q0
D2 ＝ Q1
D3 ＝ Q2
S＝1 时， 确实能够实现右移 !
D0 = S DIL ＋ SQ1= 0·DIL + 1·Q1 = Q1
D1 = SQ0 ＋ SQ2 = 0·Q0 + 1·Q2 = Q2 D2 = SQ1 ＋ SQ3 = 0·Q1 + 1·Q3 = Q3 D3 = SQ2 ＋ S DIR= 0·Q2 + 1·DIR = DIR 15
第13讲 若干常用的时序逻辑电路——
寄存器和移位寄存器
在数字系统中，常常会使用大量的时序 电路，如寄存器，计数器等，它们都有十分 明显的功能特征，是时序电路的典型代表。 正确地分析它们，对我们以后使用这些器件 以及分析其它时序电路有非常大的帮助。
6. 3.1 寄存器和移位寄存器 一、寄存器
寄存器是计算机的主要部件之一，它用来暂时