工艺流程实验

ISE TCAD课程设计教学大纲

ISE TCAD环境的熟悉了解

一．GENESISe——ISE TCAD模拟工具的用户主界面

1）包括GENESISe平台下如何浏览、打开、保存、增加、删除、更改项目；增加实验；增加实验参数；改变性能；增加工具流程等；

2）理解基本的项目所需要使用的工具，每个工具的具体功能及相互之间的关系。

二．工艺流程模拟工具LIGMENT/DIOS，器件边界及网格加密工具MDRAW

1）掌握基本工艺流程，能在LIGMENT平台下完成一个完整工艺的模拟；

2）在运用DIOS工具时会调用在LIGMENT中生成的*_dio.cmd文件；

3）能直接编辑*_dio.cmd文件，并在终端下运行；

4）掌握在MDRAW平台下进行器件的边界、掺杂、网格的编辑。

三．器件仿真工具DESSIS，曲线检测工具INSPECT和TECPLOT。

1）理解DESSIS文件的基本结构，例如：文件模块、电路模块、物理模块、数学模块、解算模块；

2）应用INSPECT提取器件的参数，例如：MOSFET的阈值电压（Vt）、击穿电压BV、饱和电流Isat 等；

3）应用TECPLOT观察器件的具体信息，例如：杂质浓度、电场、晶格温度、电子密度、迁移率分布等。

课程设计题目

设计一 PN结实验

1）运用MDRAW工具设计一个PN结的边界（如图所示）及掺杂；

2）在MDRAW下对器件必要的位置进行网格加密；

3）编辑*_des.cmd文件，并在终端下运行此程序，考虑偏压分别在-2V，0V，0.5V时各自的特性；

4）应用TECPLOT工具查看PN 结的杂质浓度，电场分布，电子电流密度，空穴电流密度分布。

提示：*_des.cmd文件的编辑可以参看软件中提供的例子并加以修改。

所需条件：

17

10

3⨯

=

A

N，18

10

3⨯

=

D

N

设计二 NMOS管阈值电压Vt特性实验

1）运用MDRAW工具设计一个栅长为0.18

m

μ的NMOS管的边界及掺杂；

2）在MDRAW下对器件必要的位置进行网格加密；

3）编辑*_des.cmd文件，并在终端下运行此程序；

4）应用INSPECT工具得出器件的Vt特性曲线；

注：要求在*_des.cmd文件的编辑时必须考虑到器件的二级效应，如：DIBL效应（drain-induced

提示：*_des.cmd 文件编辑重点在于考虑DIBL 效应时对不同Vd 下栅电压的扫描，考虑体效应时对不同衬底负偏压Vsub 下栅电压的扫描。并在MDRAW 中改变栅长，如：0.14m μ，0.10m μ等，改变氧化层厚度，掺杂浓度重复上述操作，提取各自的阈值电压进行比较。

设计三 PMOS 管Id-Vg 特性实验

1） 运用MDRAW 工具设计一个栅长为0.18m μ的PMOS 管的边界及掺杂；

2） 在MDRAW 下对器件必要的位置进行网格加密；

3） 编辑*_des.cmd 文件，并在终端下运行此程序，其中在Vd 为0V 时Vg 从-2V 扫到0V ； 4） 应用INSPECT 工具得出器件的Id-Vg 特性曲线,提取阈值电压值。

提示：*_des.cmd 文件的编辑必须注意PMOS 管与NMOS 管的不同，沟道传输载流子为空穴。 注：尝试改变栅长，如：0.14m μ，0.10m μ，等，再次重复以上步骤。

设计四 NMOS 管I d-Vd 特性实验

1） 运用MDRAW 工具设计一个栅长为0.18m μ的NMOS 管的边界及掺杂； 2） 在MDRAW 下对器件必要的位置进行网格加密； 3） 编辑*_des.cmd 文件，并在终端下运行此程序； 4） 应用INSPECT 工具得出器件的I d-Vd 特性曲线。

提示：*_des.cmd 文件的编辑必须考虑不同栅电压下的

Id-Vd （如：

V

V V V V V V V V V g g g g g 0.2,5.1,8.0,5.0,2.0=====），

d

V 扫描范围： 0V~2V ，最后得到一

簇I d-Vd 曲线。

设计五 NMOS 管衬底电流特性实验

1）运用MDRAW 工具设计一个栅长为0.18m μ的NMOS 管的边界及掺杂；

2）在MDRAW 下对器件必要的位置进行网格加密； 3）编辑*_des.cmd 文件，并在终端下运行此程序；

4）应用INSPECT 工具得出器件的I d-Vd 特性曲线，观察在DD 和HD 方法下不同的结果。 提示：*_des.cmd 文件的编辑中在漏电压为2V 时对栅电压进行扫描（从0V 到3V ） 注：考虑在DESSIS 中用扩散-漂移（DD ：drift-diffusion ：）的方法和流体力学（HD ： hydrodynamics ）的方法分别进行模拟，且考虑到电子要能达到衬底则设电子复合速度在衬底处为0 Electrode { ...

{ Name="substrate" Voltage=0.0 eRecVelocity=0 } }

设计六 SOI 的阈值电压Vt 特性实验

1） MDRAW 工具设计一个SOI 的边界及掺杂（绝缘层厚度为50纳米，有效沟道长度为0.48m μ）； 2） 在DIOS 下对器件的工艺参数值进行规定，在MDRAW 中对网格进行再加密； 3） 编辑*_des.cmd 文件，并在终端下运行此程序，其中Vg 从0V 扫到3V ；

4） 应用INSPECT 工具得出器件的I d-Vg 特性曲线，并提取Vt 和gm （跨导）。