微电子第四章 集成电路设计

4.1.1电容器
PN结电容是利用PN结反向时的势垒电容构成一个
电容器。图4.2为一PN结电容的纵向和横向结构
图。单位面积的结电容如第2章所述可以表示为
V MJ
式中，V
D
为接触CT 电C势TO差1；VD
M
为梯度因子；C
J
T O 为零偏
压时的电容量。PN结电容与杂质浓度有关，如果
考虑杂质的横向扩散，则总的PN结面积为底面积
4.1.1电容器
1．MOS电容器
图4.1为MOS电容结构图。MOS电容器的电容量为：
COX
A 0 SiO2
TOX
式中， T O X 为薄氧化层厚度；A为薄氧化层上金属电
极的面积。在半导体一侧的P型衬底上扩散一层层，
其目的是减小MOS串联电阻以及防止表面出现耗尽
层。从(4.1)式可知，要提高电容量可以通过增大面
两种传输线类型的电感值计算 如下：
L 2 Z 0 t a n hl ' 2 Z 0 t a nl ' Z 0 2 l '/c 0 l ' /4
最小值 0.05 0.03 15 2 10 2 1k
典型值
最大值
0.07
0.1
0.04
0.05
20
30
3
6
25
100
4
10
2k
5k
单位:Ω/口
薄层电阻端头和拐角修正
0 .8
0 .5
5 µm
1 0 µm
0 .9
0 .6
0 .9
0 .6
0 .3
2 0 µm
0 .1
0 .4
1 5 µm
3 0 µm
~0
0 .4
4.1.2电阻器
4．扩散电阻的最小条宽
通过上述分析可以看到，扩散电阻的最小条宽W R m in 受三种因素限制：由版图设计规则所决定的最小
扩散宽度；由于工艺水平和扩散电阻精度要求所
决定的最小扩散条宽；由电阻最大允许功耗所决
定的最小扩散条宽 中最大的一种。
W
R
m
i
n
。显然，在设计时应取其
4.1.3 集成电路中的电阻模型
R
1
式中， 和 图4.3所示电阻层x的j 平均x电j 阻串和电导率；
x j 为薄层的结深。
若电阻的长度R为 RL，WL宽度为W，则(图4.43.)3中沿水平方向的电阻为
显然， 和 x j 是由工艺决定的。设计者可根据薄层电阻的大
小，确定所设计电阻的长宽比(简称方数)。薄层电阻的单位 为 。例如，对于一个典型的双极集成电路工艺，基区扩散
加上4个侧面积：AW 2+4W xj 2，式中，W为正
方形PN结扩散区的边长； x j为PN结结深。
平板电容
制作在砷化镓半绝缘衬底上的MIM电容结构：
C rolw
d
考虑温度系数时，电容的计算式为：
C C o x A 1 + T C 1 t e m p t n o m + T C 2 t e m p t n o m 2
的薄层电阻力200
4.1.2电阻器
合金薄膜电阻
采用一些合金材料沉积在二氧化硅或其它介电材 料表面，通过光刻形成电阻条。常用的合金材料有： （1）钽（Ta）； （2）镍铬（Ni-Cr）； （3）氧化锌SnO2；（4）铬硅氧CrSiO。 多晶硅薄膜电阻
掺杂多晶硅薄膜也是一个很好的电阻材料，广泛 应用于硅基集成电路的制造。
5 0 µm
~0
不同电阻条宽和端头形状的端头修正因子
薄层电阻温度系数
电阻温度系数TC是指温度每升高1℃时，阻值相对变化量：
TC 1 dR R dT
在SPICE程序中,考虑温度系数时，电阻的计算公式修正为：
R R t n o m 1 ＋ T C 1 t e m p － t n o m ＋ T C 2 （ t e m p － t n o m ） 2
大值时后，I，W m a就x小可；根R据小电时路，中I W电m ax
W max
阻的工作电流来确定电阻条的最小宽度W
I
R
m
i
n
WR min IW max
表4.2给出了不同 R 所对应的 IW m ax 值。应当指
出，在数字集成电路中，因为是脉冲工作，
因而表4.2中给出的单位电阻条宽的最大工
作电流尚有较大的余量。
4.1.2电阻器
3．扩散电阻的功耗限制
扩散电阻也和其他电阻一样，有一个功耗限制问题，
实验表明，对于TO或者扁平封装，在室温下，单
位电阻面积所承受的最大功耗 为 P A m ax
P A m ax510 6W /um 2
这样就对电阻的最小条宽W R m in和单位电阻条宽所允许
的最大工作电流I R m in有一个限制。因为单位电阻面
4.1.2电阻器
集成电路中的电阻分为 ：
无源电阻 通常是合金材料或采用掺杂半导体制作的电阻
有源电阻 将晶体管进行适当的连接和偏置，利用晶体管的
不同的工作区所表现出来的不同的电阻特性来做电阻。
4.1.2电阻器
1．薄层电阻
薄层电阻又俗称方块电阻，它是集成电路中广泛使用的述语。
薄层电阻 R 定义为
§ 6.5 电 感
集总电感可以有下列两种形式：
单匝线圈
多匝螺旋型线圈
多匝直角型线圈
硅衬底上电感的射频双端口等效电路：
Cp
Rs
Ls
Cox/2
Cox/2
R1
C1
R1
C1
Rs
w
l 1et/
2
0
Cp
N w2
ox
tox
R1 2 wl Gsub
C1 wl Csub 2
传输线电感
单端口电感的另一种方法是使用长度l<l/4波长的 短电传输线(微带或共面波导)或使用长度在l/4< l<l/2 范围内的开路传输线。
平板电容
电容模型等效电路：
固有的自频率：
f0
2
1 LC
金属叉指结构电容
4.1.2电阻器
集成电路中的电阻是依靠不同的掺杂层形成的， 主要分为扩散电阻(包括离子注入掺杂电阻)和沟 道电阻两大类。不同的掺杂层和沟道层其电阻值 的大小是不同的。如果有特殊需要时，也可以用 不同电阻串的金属或硅化物在半导体表面形成薄 膜电阻，或者用多晶硅掺杂形成多晶硅电阻。不 过，这样形成的电阻代价总比扩散电阻高。因此， 集成电路中最广泛使用的还是扩散电阻，多晶硅 电阻在MOS集成电路中也经常使用．在特殊的集 成电路中，也会采用薄膜电阻。
4.1.2电阻器
从阻(4.值2)提式高可，句这，就如是果用，沟x j 道越电小阻，(可夹以层使电方阻块)制电作阻大的
胆值的电阻器的基本思想。沟道电阻是利用两层 扩散层之间的沟道来形成电阻器。图4.5为基区沟 道电阻与外延层沟道电阻器的制作原理与平面版 图结构。
4.1.2电阻器
从图中可知，沟道电阻的大小不仅依赖于 本扩散层的电阻率，而且还依赖于两层扩 散层之间的深度。由于扩散结深难以精确 控制，故沟道电阻的阻值也不易精确控制。 因此在选用电阻类型时，一定要注意电阻 对电路特性的敏感程度。精度要求高的电 阻不能用沟道电阻来实现。表4.1为常用的 几种扩散方块电阻和沟道方块电阻的大小、 制作精度及温度系数。表中 106 / C 表示温度 每升高一度时引起电阻值有百万分之一的 变化。
4.1.2电阻器
掺杂半导体电阻 不同掺杂浓度的半导体具有不同的电阻率，利用掺杂半
导体的电阻特性，可以制造电路所需的电阻器。 根据掺杂方式，可分为：
扩散电阻 对半导体进行热扩散掺杂而构成的电阻
离子注入电阻
离子注入方式形成的电阻的阻值容易控制，精度较高。
薄层电阻的几何图形设计
金属 扩散区
(a)
积的功耗 P A
为
I2R
I2
PA LW R W2
用 P A m a x 代替P 流为
A
，则得单位电阻条宽度的最大工作电
I W m a x P A m a xR 1 2 5 1 0 6R 1 2 W /u m
4.1.2电阻器
可见，对于一定的封装形式，IW m ax只于薄层电
阻 R 有关， R 就大。知道了I
微电子第四章 集成电路设计
此处添加副标题内容
第四章 集成电路设计
4.1 集成电路中的无源元件与互连线 4.2双极集成电路器件和电路设计 4.3MOS集成器件和电路设计 4.4 双极和MOS集成电路比较
4.1 集成电路中的无源元件与互连线
4.1.0引言 4.1.1电容器 4.1.2电阻器 4.1.3 集成电路中的电阻模型 4.1.4 集成电路互连线
由于集成电路中的电阻是由各扩散层形成的，所以除了电阻 本身的特性之外，还有一些反偏的PN结特性．这样会带 来附加的电阻和电容，这些参数称为寄生参数。例如一个 基本扩散电阻可以等效为图4.6的总体模型。图中的N端接 电路的最高电位，其目的是防止电阻器的PN结正偏因而 导致电阻器失效，s是衬底。由于基区PN结总是反偏 的．则可将图(a)等效为图 (b)这样的三个反偏二极管结构， 从而又得到图(c)的等效模型。图(c)是一个分布参数等效 为集中参数的等效模型。
积A和减小氧化层厚度 T O X 两个措施。
MOS结构电容
平板电容和PN结电容都不相同，MOS核心部分，即 金属-氧化物-半导体层结构的电容具有独特的性质。 它的电容-电压特性取决于半导体表面的状态。 随着栅极电压的变化，表面可处于：
积累区 耗尽区 反型区
MOS结构电容
a
Co 沟道 Cdep
Vss
a +++++++++