微处理器与体系结构
微处理器系统结构与嵌入式系统设计答案(精)
第二章习题答案
2.2完成下列Biblioteka 辑运算(1101+1.01 = 110.01
(21010.001-10.1 = 111.101
(3-1011.0110 1-1.1001 = -1100.1111 1
A.编译过程(解释并执行过程花费时间短
B.占用内存少
C.比较容易发现和排除源程序错误
D.编译结果(目标程序执行速度快
2.5通常使用逻辑运算代替数值运算是非常方便的。例如,逻辑运算AND将两个位组合的方法同乘法运算一样。哪一种逻辑运算和两个位的加法几乎相同?这样情况下会导致什么错误发生?
逻辑运算OR和两个位的加法几乎相同。问题在于多个bit的乘或加运算无法用AND或OR运算替代,因为逻辑运算没有相应的进位机制。
D.原码和反码
(4单纯从理论出发,计算机的所有功能都可以交给硬件实现。而事实上,硬件只
实现比较简单的功能,复杂的功能则交给软件完成。这样做的理由是( BCD。
A.提高解题速度
B.降低成本
C.增强计算机的适应性,扩大应用面
D.易于制造
(5编译程序和解释程序相比,编译程序的优点是( D ,解释程序的优点是( C。
主要部件包括:产生程序地址的程序计数器,存储指令的指令寄存器,解释指令的控制逻辑,存放数据的通用寄存器堆,以及执行指令的ALU等几个主要部分构成。
3.13什么是微代码体系结构?微指令的作用是什么?
在微码结构中,控制单元的输入和输出之间被视为一个内存系统。控制信号存放在一个微程序内存中,指令执行过程中的每一个时钟周期,处理器从微程序内存中读取一个控制字作为指令执行的控制信号并输出。
02 微处理器体系与结构
三、8086/8088的存储器组织
（一）、存储器结构 （二）、存储器的分段结构和物理地址的形成 （三）、信息分段存储与段寄存器
（一）、存储器结构
存储单元的地址和内容 存储器位编号： 8088字长16位，由二个字节组成，位编号如下：
高位字节 MSB（8～15位） 位）
标志: 运算结果最高位为1， SF=1 ； 运算结果本身不为0， ZF=0 ； 最高位向前无进位， CF=0 次高位向最高位产生进位,而最高位向前没有进位， OF=1 ； 结果低8位含偶数个1， PF=1 ； 第三位向第四位有进位, AF=1 。 在绝大多数情况下，一次运算后并不影响所有标志， 程序也并不需要对所有的标志作全面的关注。 一般只是在某些操作后,对其中某个标志进行检测。
（一）、总线接口单元BIU （Bus Interface Unit）（cont.）
指令队列
8086 的指令队列为6个字节, 8088 的指令队列为4个字节。
不论是8086还是8088都会在执行指令的同时从内存中取下 一条或几条指令，取来的指令放在指令队列中，使 BIU 具有预取指令的功能，是一种先进先出（FIFO）的数据结 构。 指令执行顺序
组成：
4个通用寄存器：AX、BX、CX、DX 4个专用寄存器：BP、SP、SI、DI 标志寄存器（PSW）：
9个标志位，其中6个条件标志位用于存放结果状态，
16 位加法器，用于对寄存器和指令操作数进行算术或逻辑运算，
算术逻辑单元：
EU 控制系统：
接受从总线接口单元的指令队列中取来的指令代码，对其译码和向 EU 内 各有关部分发出时序命令信号，协调执行指令规定的操作。
Cortex系列ARM核心及体系结构简介.
众所周知，英国的ARM公司是嵌入式微处理器世界当中的佼佼者。
ARM一直以来都是自己研发微处理器内核架构，然后将这些架构的知识产权授权给各个芯片厂商，精简的CPU架构，高效的处理能力以及成功的商业模式让ARM公司获得了巨大的成功，使他迅速占据了32位嵌入式微处理器的大部分市场份额，甚至现在，ARM芯片在上网本市场的也大有与INTEL的ATOM处理器一较高低的实力。
目前，随着对嵌入式系统的要求越来越高，作为其核心的嵌入式微处理器的综合性能也受到日益严峻的考验，最典型的例子就是伴随3G网络的推广，对手机的本地处理能力要求很高，现在一个高端的智能手机的处理能力几乎可以和几年前的笔记本电脑相当。
为了迎合市场的需求，ARM公司也在加紧研发他们最新的ARM架构，Cortex系列就是这样的产品。
在Cortex之前，ARM核都是以ARM 为前缀命名的，从ARM1一直到ARM11，之后就是 Cortex系列了。
Cortex在英语中有大脑皮层的意思，而大脑皮层正是人脑最核心的部分，估计ARM公司如此命名正有此含义吧。
一．ARMv7架构特点下表列出了ARM微处理器核心以及体系结构的发展历史：表一: ARM微处理器核心以及体系结构的发展历史我们可以看到，Cortex系列属于ARMv7架构，这是ARM公司最新的指令集架构，而我们比较熟悉的三星的S3C2410芯片是ARMv4架构，ATMEL公司的AT91SAM9261芯片则是ARMv5架构。
ARMv7架构是在ARMv6架构的基础上诞生的。
该架构采用了Thumb-2技术，Thumb-2技术是在ARM的Thumb代码压缩技术的基础上发展起来的，并且保持了对现存ARM解决方案的完整的代码兼容性。
Thumb-2技术比纯32位代码少使用 31％的内存，减小了系统开销。
同时能够提供比已有的基于Thumb技术的解决方案高出38％的性能。
ARMv7架构还采用了NEON技术，将DSP和媒体处理能力提高了近4倍，并支持改良的浮点运算，满足下一代3D图形、游戏物理应用以及传统嵌入式控制应用的需求。
计算机组成与体系结构
计算机组成与体系结构计算机组成与体系结构是计算机科学中的重要理论基础之一。
它涉及到计算机硬件架构、逻辑设计和计算机内部各组件之间的相互关系。
本文将从计算机的组成和体系结构的概念入手，深入讨论计算机内部各组件的功能和相互连接的方式，同时介绍计算机的工作原理和性能优化。
一、概念解析在介绍计算机组成与体系结构之前，首先需要澄清它们的定义。
计算机的组成是指计算机硬件部件的构成和相互连接方式，包括中央处理器（CPU）、存储器、输入输出设备等。
而计算机的体系结构则是指计算机的功能与数据的表示方式，包括指令集体系结构（Instruction Set Architecture，ISA）和处理器微体系结构（Microarchitecture）。
二、计算机组成1. 中央处理器（CPU）中央处理器是计算机的核心，负责执行指令和进行运算。
它由运算器和控制器组成，其中运算器用于执行各类算术和逻辑运算，而控制器则负责解析和执行指令。
CPU中的寄存器用于存储指令和数据。
2. 存储器存储器用于存储指令和数据，是计算机的内部存储设备。
常见的存储器包括内存（主存）和硬盘（辅助存储器）。
内存用于暂时存储正在执行的程序和数据，而硬盘则用于永久存储程序和数据。
3. 输入输出设备输入输出设备用于计算机与外部世界的信息交换。
常见的输入设备有键盘、鼠标和扫描仪，而输出设备包括显示器、打印机和音频设备。
输入输出设备通过接口与计算机主机相连接。
三、计算机体系结构1. 指令集体系结构（ISA）指令集体系结构定义了处理器与软件之间的接口，包括指令的类型、寻址方式和编码方式。
常见的ISA有x86、ARM和MIPS等。
ISA的选择和设计对计算机的性能和运行效率有很大影响。
2. 处理器微体系结构（Microarchitecture）处理器微体系结构是指处理器内部的设计和实现方式，包括流水线、超标量、乱序执行等技术。
微体系结构的优化可以提高处理器的性能和执行效率，比如增加缓存、优化指令调度算法等。
x86是多少位
x86是多少位x86，亦称为x86架构或x86体系结构，是一种32位和64位微处理器架构。
它是Intel于1978年首次引入的一种基于CISC （Complex Instruction Set Computer，复杂指令集计算机）的处理器架构。
自那时以来，x86架构已经成为市场上最为广泛使用的计算机架构之一。
x86架构的第一个处理器是Intel 8086，它是一款16位处理器。
然而，由于对内存限制的需求以及市场的发展，Intel随后推出了Intel 80286（i286）处理器，后者是一款32位处理器，向后兼容8086指令集。
这是x86架构的第一个32位处理器，为今后的发展奠定了基础。
随着计算机技术的进步和市场需求的推动，x86架构建立了其领导地位。
Intel在后续的产品中引入了更先进的处理器，如80386（i386），80486（i486）和Pentium系列，将x86架构推向新的高度。
这些处理器通过增加处理器位宽度并改进指令集来提高计算能力和效率。
虽然32位x86架构在市场上非常成功，但随着技术的进步，对更高计算能力和内存访问的需求也越来越迫切。
为了应对这一需求，x86架构进一步演变为64位架构。
Intel在2003年推出了第一款x86 64位处理器，称为Intel Itanium。
紧接着，Intel又发布了x86架构的64位版本，称为Intel EM64T。
AMD还引入了自己的64位架构，称为AMD64或x86-64。
这些64位处理器不仅可以兼容运行32位操作系统和应用程序，还可以运行64位操作系统和应用程序，提供更高的内存寻址能力。
x86架构的位数指的是处理器的寻址能力和寄存器的位宽度。
在32位x86架构中，处理器能够寻址32位内存地址，这意味着它最多可以寻址2^32（大约4GB）的内存。
而在64位x86架构中，处理器能够寻址64位内存地址，最多可以寻址2^64（约16EB）的内存，实现了更高的内存寻址能力。
cortex-m3体系结构
5、XPSR----程序状态寄存器
应用状态寄存器(APSR) 中断状态寄存器(IPSR) 执行状态寄存器(EPSR)
程序状态寄存器----应用状态寄存器(APSR)
APSR的位分配
31 30 29 28 27 26
0
NZCVQ
保留
饱和（sticky saturation）标志
溢出标志： 1：溢出 0：没有溢出
7、控制寄存器CONTROL
CONTROL[1:0] 由两个状态位组成：
CONTROL[1] CONTROL[0]
0
主堆栈
特权级
1
进程堆栈
用户级
寄存器总结
寄存器名称 APSR IAPSR EAPSR XPSR
功能 应用状态寄存器 APSR和IPSR的组合 APSR和EPSR的组合 APSR、EPSR和IPSR的组合
STEP4
EPSR使用的是[26:24]和[15:10]位
6、异常中断寄存器
6-1中断屏蔽寄存器（ PRIMASK ）
PRIMASK 1
0
只有最低位有效
屏蔽所有中断
响应中断
相当于中断总开关， 为1，所有中断被屏蔽； 为0，中断能正常响应。
6-2 中断屏蔽寄存器BASEPRI
BASEPRI 2
优先级0 优先级1
IPSR EPSR IEPSR MSP PSP PRIMASK BASEPRI BASEPRI_MAX FAULTMASK CONTROL
中断状态寄存器 执行状态寄存器 IPSR和EPSR的组合 主堆栈指针 进程堆栈指针 中断屏蔽寄存器 可屏蔽等于和低于某个优先级的中断 BASEPRI允许设置的最大值 错误屏蔽寄存器 控制寄存器
微处理器
微处理器已经无处不在，无论是录像机、智能洗衣机、移动**等家电产品，还是汽车引擎控制，以及数控机 床、导弹精确制导等都要嵌入各类不同的微处理器。微处理器不仅是微型计算机的核心部件，也是各种数字化智 能设备的关键部件。国际上的超高速巨型计算机、大型计算机等高端计算系统也都采用大量的通用高性能微处理 器建造。
微处理器
计算机的运算核心和控制核心
01 综述
03 的分类
目录
02 内部结构 04 发展历程
05 组成
07 其他发展
目录
06 AMDCPU 08 中国研发
微处理器是由一片或少数几片大规模集成电路组成的中央处理器。这些电路执行控制部件和算术逻辑部件的 功能。
微处理器能完成取指令、执行指令，以及与外界存储器和逻辑部件交换信息等操作，是微型计算机的运算控 制部分。它可与存储器和外围电路芯片组成微型计算机。
第三阶段（1978—1984年）即16位微处理器。1978年，Intel公司率先推出16位微处理器8086，同时，为了 方便原来的8位机用户，Intel公司又提出了一种准16位微处理器8088。
8086微处理器最高主频速度为8MHz，具有16位数据通道，内存寻址能力为1MB。同时英特尔还生产出与之相 配合的数学协处理器i8087,这两种芯片使用相互兼容的指令集，但i8087指令集中增加了一些专门用于对数、指 数和三角函数等数学计算的指令。人们将这些指令集统一称之为 x86指令集。虽然以后英特尔又陆续生产出第二 代、பைடு நூலகம்三代等更先进和更快的新型CPU，但都仍然兼容原来的x86指令，而且英特尔在后续CPU的命名上沿用了原 先的x86序列，直到后来因商标注册问题，才放弃了继续用阿拉伯数字命名。
微处理器系统结构与嵌入式系统设计
微处理器的存储器系统
03
嵌入式系统设计
专用性
嵌入式系统通常针对特定的应用进行设计和优化。
定义
嵌入式系统是一种专用的计算机系统，它被嵌入到设备中，以控制、监视或帮助操作该设备。
实时性
嵌入式系统需要能够在特定的时间内响应外部事件或执行特定任务。
指令集
指令中操作数的有效地址的确定方式。
寻址方式
指令在存储器中的表示方式。
指令格式
指令在二进制代码中的表示方式。
指令编码
微处理器的指令集体系结构
高速缓存（Cache）：用于存储经常访问的数据，提高数据访问速度。
主存储器（Main Memory）：用于存储程序和数据，是微处理器可以直接访问的存储器。
控制系统中的微处理器
微处理器具有运算速度快、集成度高、可编程性强等优点，能够提高控制系统的稳定性和可靠性。
微处理器在控制系统中的优势
微处理器在控制系统中的应用
通信系统中的微处理器微处理器 Nhomakorabea通信系统中主要用于信号处理、协议转换、数据加密等功能，保障通信的稳定性和安全性。
微处理器在通信系统中的优势
微处理器具有高速的数据处理能力和灵活的可编程性，能够满足通信系统的复杂需求。
硬件设计
根据系统设计，编写嵌入式系统的程序和固件。
软件设计
02
01
03
04
05
嵌入式系统的设计流程
04
微处理器在嵌入式系统中的应用
1
2
3
微处理器在控制系统中发挥着核心作用，通过接收输入信号，经过处理后输出控制信号，实现对被控对象的精确控制。
项目1：知识点2典型处理器及体系结构
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
8086 CPU
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
VCC AD15 A16/ S3 A17/ S4 A18/ S5 A19/ S6 BHE/ S7 MN/MX RD HOLD (RQ/GT0) HLDA (RQ/GT1) WR (LOCK) M/IO (S2) DT/R (S1) DEN (S0) ALE (QS0) INTA (QS1) TEST READY RESET
(8) ALE地址锁存允许信号 (输出) 高电平有效，此信号在 T1 状态有效，为 地址码锁存的选通信号，送地址锁存器。 (9) READY准备就绪信号 (输入) 高电平有效，是从所寻址的存储器或 I/O 电路来的响应信号，用于解决CPU与慢速存储 器或 I/O 电路的同步问题。 CPU 在 T3 周期开始 采样 READY 线，若为低电平，则 T3 之后插入 TW等待周期直到READY为高电平，进入T4完 成数据传送。
2.2 8086的引脚信号及工作模式
一、8086的两种工作模式
最小模式：即由 8086 组成的单处理器系 统，所有的总线控制信号由 8086 直接产生， 系统中的总线控制逻辑电路被减到最少。
最大模式：即由 8086 组成的中等规模或
者大型的系统。包含两个或多个微处理器，
8086为主处理器，其它的为协处理器。
(2) 地址/状态信号线A19/S6～A16/S3(输出、三态)
在总线周期的第一个时钟周期(T1)用于输出 地址信号的最高4bit并锁存。
其它时钟周期中用来输出状态信号S6～S3， 其中： S6——低电平，表示8086当前与总线相连。 S5——表示标志寄存器中“中断允许位”的状态 (IF)。 S4， S3的组合指出了分段情况。如下表所示。
微型计算机及其体系结构
编辑ppt
19
1.2.2 微型计算机的软件系统
微机的软件系统由系统软件、应用软件和支撑 软件组成。
1．系统软件 系统软件通常包括：操作系统、语言处理程序、
诊断调试程序、设备驱动程序以及为提高机器 效率而设计的各种程序。在系统软件中，最重 要的软件当属操作系统，即OS（Operating System），所有的应用程序，包括系统软件 中的一些程序，都要在操作系统构筑的平台上 运行。
机等。 按用途分：工业过程控制机与数据处理机等。 按芯片型号分：286机，386机，486机与
Pentium机等。 按组装形式分：单片机、单板机与多板微型计
算机等。
编辑ppt
10
（1）单片机：如果将构成微型计算机的各 功能部件（CPU，RAM，ROM及I/O接口 电路）集成在同一块大规模集成电路芯片 上，一个芯片就是一台微型机，则该微型 机就称为单片微型计算机，简称单片机。
（3）自动化仪器、仪表及装置。在仪器、仪表及装 置中使用微处理器或微型计算机，可明显增强功能， 提高性能，减小重量和体积。
（4）信息管理与办公自动化。现代企事业单位和政 府、军队各部门要管理的内容，如财务管理、人事 档案管理、情报资料管理、仓库材料管理、生产计 划管理、信贷业务管理等。
编辑ppt
编辑ppt
18
4．系统总线（System Bus）
所谓“总线”，是指传递信息的一组公用总线。系 统总线可分为3组：
（1）传送地址信息的总线称“地址总线”，即AB。 （2）传送数据信息的总线称“数据总线”，即DB。 （3）传送控制信息的总线称“控制总线”，即CB。
在一个系统中，除了CPU有控制使用总线的能力 外，DMA控制器和协处理器等一些设备也有控制和使 用总线的能力，它们被称为“总线主控设备”或 “总线请求设备”；而连在总线上的存储器和I/O设 备是被访问和控制的对象，它们被称为“总线被控 设备”。
高性能通用微处理器体系结构关键技术研究
强调编译器与硬件结合 是超标量和 Y V ! N 的结 合， 开发指令级并行性有着良好的发展前景 J 程序中存在 ! V - 的开发受到很多限制 J 一方面， 着大量的分支指令， 每 ("D 条指令中就有一条是分
［(］ 支 ， 它们严重地制 约 了 体 系 结 构 和 编 译 器 开 发 并
! 指令级并行
如图 " 所示： $ 处理器采用 * ( + ’ 体系结构，
7 8 !" : ; 5 6 8 . 5 < ; .= > 6 .$? ; = 5 . @ @ = ; ! 9 图 " $ 处理器总体结构
持精确中断， 指令要实现顺序提交 ! 基本 * ( + ’ 结 构 采 用 带 延 迟 缓 冲 的 锁 步 模 型，
指令缓冲区将处理器分为前端和后端两大部 分， 前端主要负责取指， 后端主要负责指令的分派和 发 射、 执行A 执行 ! 每一个 时 钟 周 期 可 以 并 行 读 取、 条指令 处理器包括 个整数部件、 个浮 点部 件、 ! % B C 个分支部件， % 个存储器端口 ! 流水线结构 ! " # 分为%个阶 $ 处理 器 指 令 核 心 流 水 线 有 A 级， 段： 前端、 指令分派、 操作数传递和执行， 如图 B 所示：
摘
Q 处理器是我国自主设计的基于 S ! * 思想的高性能通用微处理器 J 介绍了 C 级流水线和 U V " L 执行模型， 以很少的硬件代价克服了基本 S 模型的局限性 设计了一种多分支预测结构， 支持多条分支 ! * J
要
指令的并行执行， 并通过判定执行减少分支指令的数目； 设计了两级 < 提出 ? 3 < = 9存储器， , ? 低功耗设计 方法， 并通过前瞻执行隐藏访存的延迟 展望了高性能通用微处理器的发展趋势 J 最后， J
微机原理及应用课件第2章
四、内部寄存器
内部寄存器的类型
含14个16位寄存器，按功能可分为三类
8个通用寄存器 4个段寄存器 2个控制寄存器
深入理解：每个寄存器中数据的含义
28
1. 通用寄存器
数据寄存器（AX，BX，CX，DX） 地址指针寄存器（SP，BP） 变址寄存器（SI，DI）
29
数据寄存器
8088/8086含4个16位数据寄存器，它们又可分为8个 8位寄存器，即：
DX：
数据寄存器。在间接寻址的I/O指令中存放I/O端口地址；在 32位乘除法运算时，存放高16位数。
地址指针寄存器
SP：堆栈指针寄存器，其内容为栈顶的偏移地址； BP：基址指针寄存器，常用于在访问内存时存放内存单
元的偏移地址。
BP与BX的区别：
作为通用寄存器，二者均可用于存放数据； 作为基址寄存器，用BX表示所寻找的数据在数据段；用
┇
操作数
35
状态标志位（1）
CF（Carry Flag）
进位标志位。加(减)法运算时，若最高位有进(借)位则CF=1
OF（Overflow Flag）
溢出标志位。当算术运算的结果超出了有符号数的可表达范 围时，OF=l
ZF（Zero Flag）
零标志位。当运算结果为零时ZF=1
SF（Sign Flag）
欲实现对1MB内存空间的正确访问，每个内
存单元在整个内存空间中必须具备20位字长
的惟一地址
物理地址
XXXXXH
12H
00H
内存地址变换：
…
如何将直接产生的16位编码变换
…
为20位物理地址?
┇
内存单元的编址（1）
内存每个单元的地址在逻辑上都由两部分组成：
arm体系结构特点
arm体系结构特点
ARM 体系结构是一种广泛使用的 32 位微处理器体系结构，具有以下特点：
1. 简单的指令集：ARM 指令集是一种 RISC（精简指令集计算机）指令集，它具有固定长度的指令和简单的指令格式。
这种简单的指令集可以提高指令的执行速度和效率，同时也可以减少指令的解码时间。
2. 高效的流水线：ARM 体系结构采用了高效的流水线技术，可以在一个时钟周期内执行多条指令。
这种流水线技术可以提高指令的执行速度和效率，从而提高处理器的性能。
3. 低功耗设计：ARM 体系结构采用了低功耗设计，可以在不影响性能的情况下降低处理器的功耗。
这种低功耗设计对于移动设备和嵌入式系统非常重要，可以延长设备的电池寿命。
4. 可扩展性：ARM 体系结构具有很好的可扩展性，可以通过增加更多的寄存器和指令来扩展处理器的功能。
这种可扩展性可以满足不同应用的需求，例如多媒体处理、网络通信等。
5. 支持Thumb 指令集：ARM 体系结构还支持 Thumb 指令集，这是一种 16 位的指令集。
Thumb 指令集可以在不损失性能的情况下减少代码的大小，从而节省存储空间。
6. 强大的异常处理机制：ARM 体系结构具有强大的异常处理机制，可以处理各种硬件和软件异常。
这种异常处理机制可以提高系统的可靠性和稳定性。
总之，ARM 体系结构具有简单的指令集、高效的流水线、低功耗设计、可扩展性、支持Thumb 指令集和强大的异常处理机制等特点，这些特点使得 ARM 体系结构成为了移动设备和嵌入式系统领域的主流处理器体系结构。
微处理器体系结构及功能模块
第一节 微生物农药
2．真菌杀虫剂
典型的代表是白僵菌杀虫剂。白僵菌是一种广谱寄生的真 菌，广泛地使昆虫致病，由该菌引起的病占昆虫真菌病的 21%左右，能侵染鳞翅目、鞘翅目、直翅目、膜翅目、同翅 目的众多昆虫及螨类。白僵菌接触虫体感染，适宜条件下其 分生孢子萌发长出芽管，并能分泌出几丁质酶溶解昆虫表皮 ，使菌丝侵入体内生长繁殖，并产生毒素（白僵菌素）和草 酸钙结晶，从而使昆虫细胞组织破坏和代谢机能紊乱，最后 虫体上生出白色的棉絮状菌丝和分生孢子梗及孢子堆，整个 虫体水分被菌吸收变成白色僵尸，白僵菌因此而得名。
第一节 微生物农药
1．细菌杀虫剂
苏云金芽孢杆菌杀虫剂，简称Bt杀虫剂，是当今使用最广 泛和产量最大的细菌杀虫剂。它是由昆虫病原细菌苏云金杆 菌的发酵产物加工而成，能防治直翅目、鞘翅目、双翅目、 膜翅目等上百种害虫，如稻纵卷叶螟、棉铃虫、茶毛虫、玉 米螟等。苏云金芽孢杆菌杀虫剂之所以成为目前产量最大、 应用最广、深受欢迎的农药，除其杀虫效果好外，更重要的 是对人、畜无伤害；对植物不产生药害，不影响农作物的色 、香、味；也不伤害害虫的天敌和有益的生物，能保持使用 环境的生态平衡；对土壤、水源、空气环境不造成污染，有 利于社会经济的持续发展。
3次指令，2次数据
1次指令，2次数据
若存储器速度为系统瓶颈，则应采用微码CPU
几个概念
1. 中央处理单元 控制器、运算器、寄存器
Central Processing Unit, CPU
2. 微处理器
单
片
Micro Processing Unit, MPU
芯 片
3. 微控制单元
Micro Control Unit, MCU
第一节 微生物农药
苏云金芽孢杆菌能在细胞内形成杀虫的伴胞晶体和水溶性 的外毒素（苏云金素）。伴胞晶体被敏感性昆虫的幼虫吞食 后，在其碱性的中肠溶解成原毒素，并进而在昆虫肠道被蛋 白酶水解激活，产生毒素核心片段（δ内毒素）。它与中肠 上皮细胞膜上的特异受体结合，能快速并不可逆地插入细胞 膜，形成孔洞，从而破坏细胞的膜结构与渗透吸收特性，使 中肠上皮细胞裂解崩溃，最终导致昆虫的死亡。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二章：微处理器与体系结构
●计算机中，CPU的地址线与访问存储器单元范围的关系是什么？
【解】：在计算机中，若CPU的地址线引脚数为N条，则访问存储器单元的数量为2N个，访问存储器单元范围为0~2N-1。
●8086CPU中指令队列的功能和工作原理？
【解】：8086CPU中指令队列的功能是完成指令的流水线操作。
BIU单位经总线从程序存储器中读取指令并放入指令队列缓冲器，EU单元从指令队列缓冲器中获取指令，因EU并未直接从程序存储器中读取指令，而是经指令队列缓冲，使取指和执指能同时操作，提高了CPU的效率。
●8086CPU的堆栈操作原理？
【解】：8086CPU的堆栈是一段特殊定义的存储区，用于存放CPU堆栈操作时的数据。
在执行堆栈操作前，需先定义堆栈段SS、堆栈深度（栈底）和堆栈栈顶指针SP。
数据的入栈出栈操作类型均为16位，入栈操作时，栈顶指针值先自动减2（SP=SP-2），然后16位数据从栈顶处入栈；出栈操作时，16位数据先从栈顶处出栈，然后栈顶指针值自动加2（SP=SP+2）。
●8086CPU的最小和最大工作模式的主要不同点？
【解】：CPU的控制线应用方式不同：在最小工作模式下，计算机系统的所需的控制线由CPU直接提供；在最大工作模式下，CPU仅为计算机系统提供必要的控制线，而系统所需的控制线由专用芯片总线控制器8288产生。
计算机系统复杂度不同：在最小工作模式下，计算机系统仅用单处理器（8086）组成，系统结构简单且功能也较小；在最大工作模式下，计算机系统由多处理器组成，除8086CPU外，还有总线控制器8288和协处理器8087。
●8086CPU中的EU单元，BIU单元的特点？
【解】：8086CPU为实现指令的流水线操作，将CPU分为指令执行单元EU和总线接口单元BIU。
EU与一般CPU 的结构基本相同，含运算器ALU、寄存器、控制器和内部总线，但EU不从存储器中直接读取指令。
BIU 是8086CPU的总线接口单元，主要功能有两点，第一是经总线从存储器中获得指令和数据，指令送指令队列缓冲器，以便EU从指令队列获取指令；数据经片内数据总线送CPU中的相关寄存器；第二是20位物理地址的形成，8086CPU中所有寄存器均是16位的，BIU中的地址加法器的入端为16位段首地址和16位段内偏移地址，出端为20位的实际地址，20位地址经线完成对存储器单元或I/O端口的访问。
●什么叫物理地址？什么叫逻辑地址？
【解】：物理地址：完成存储器单元或I/O端口寻址的实际地址称为物理地址，CPU型号不同其物理地址不问，例8080CPU的物理地址16位、8086CPU的物理地址20位、80286CPU的物理地址24位。
逻辑地址：物理地址特殊表示方式，例如8086CPU中用16位段首逻辑地址和16位段内偏移逻辑地址表示20位的物理地址。
物理地址是惟一的，而逻辑地址是多样的。
●8086CPU和8088CPU的主要区别？
【解】：CPU内部的区别：8086的指令队列缓冲器为6字节，8088为4字节；CPU数据总线的区别：8086的数据总线宽度为16位，8088为8位；CPU控制线的区别：因8086可一次进行16位数据的操作，可用控制线/BHE 和地址线A0完成对奇偶存储库的选择，8088一次只能对8位数据的操作，无控制线/BHE的功能。
8086与8088比较，存储器和I/0选择控制线的控制电平相反。
●8086CPU的6个状态标志位的作用是什么？
【解】：6个状态标志位为CF、OF、ZF、SF、AF和PF。
CF是无符号数运算时的进位或借位标志，无进位或借位时CF=0，有进位或借位时CF=1；OF为有符号数运算时的溢出标志，无溢出时OF=0，有溢出时OF=1；
ZF是两数运算时的值0标志，运算结果不为0，ZF=0，运算结果为0，ZF=1；SF是有符号数运算时运算结果符号的标志，运算结果为正时SF=0，运算结果为负时SF=1；AF是辅助进位标志，若D3位到D4位无进
位时（或D4位到D3位无借位时），AF=0，若D3位到D4位有进位时（或D4位到D3位有借位时），AF=1；
CF是运算结果的奇偶校验标志，若运算为奇个1，则PF=0，若运算为偶个1，则PF=1。
●8086CPU的3个控制标志位的作用是什么？
【解】：3个控制标志位是IF、DF和TF。
IF是可屏蔽中断中断允许控制位，当IF=0时，有可屏蔽中断请求，但未中断响应产生，当IF=1时，有可屏蔽中断请求必有中断响应产生；DF是数据串操作时的自动增量方向控制位，当DF=0时，地址增量方向为自动加，当DF=1时，地址增量方向为自动减；TF是指令单步调试陷阱控制位，当TF=0时无指令单步调试操作，当TF=1时有指令单步调试操作。
●8086CPU的1M存储空间可分为多少个逻辑段个每段的寻址范围是多少？
【解】：8086CPU的1M存储空间可分为任意个逻辑段，段与段之间可连续也可不连续，可重叠也可相交。
但每个分配逻辑段的寻址范围不能大于64K。
●什么是统一编址，分别编址? 各有何特点？
【解】：统一编址：存储器单元地址和I/O端口地址在同一个地址空间中分配。
由于I/O端口地址占用存储器单元地址，减少了存储器的寻址空间，访问存储器单元和I/O端口可用相同的指令；分别编址：存储器单元地址和I/O端口地址在不同的地址空间中分配。
存储器和I/O端口都有独立且较大的寻址空间，CPU需要用门的控制线来识别是访问存储器还是访问I/O端口，访问存储器单元和I/O端口要用不相的指令。
●8086CPU控制线/BHE，地址线A0对存储器奇偶库的作用是什么？
【解】：8086CPU对存储器进行组织时，每一存储单元地址中仅能存放8位二进制数据，所以8086在进行16位数据操作时需同时访问两个8位的存储单元。
奇库中存放16位数据的高8位，即D8~D15，控制线/BHE为奇库片选控制，偶库中存放16位数据的高8位，即D0~D7，A0为偶库片选控制。
当/BHE=0且A0=0时，奇偶库片选均有效，可完成16位数据（D0~D15）的同时操作。
当/BHE=1且A0=0时，奇库片选无效，偶库片选有效，只能完成8位数据（D0~D7）的操作。
当/BHE=0且A0=1时，奇库片选有效，偶库片选无效，只能完成8位数据（D8~D15）的操作。
●什么是基本总线周期，扩展总线周期？
【解】：8086CPU的基本总线周期由4个时钟周期组成，令为T1、T2、T3和T4。
在T1时刻，CPU的地址/数据复用线上发出地址信息，用于存储器单元或I/O端口的寻址。
T2~T4期间，在CPU的地址/数据复用线和存储器单元或I/O端口间实现数据传送。
扩展总线周期是在基本总线周期的基础上，根据特殊要求加入等待周期T w和空闲周期T t。
为了保证高速CPU与低速存储器或I/O接口的数据读写，在控制线READY的控制下，可在T3与T4间插入一个或多个等待周期T w。
当CPU暂时不需要经总线传送数据时，可在T4后插入一个或多个等待周期T t。
●在8086CPU中，控制线ALE的作用是什么？
【解】：控制线ALE的作用是在总线周期T1时，完成地址/数据复用线上地址信息的分离。
ALE用于控制锁存器的锁存控制端，在T1时ALE输出高电平锁存地址信息，在T2~T4间ALE输出低电平保持地址信息。
●在8086CPU中，控制线DEN、DT/R的作用是什么？
【解】：控制线DEN、DT/R的作用是完成对双向数据缓冲器芯片的控制。
CPU的地址/数据复用线经数据缓冲器与数据总线相连接，当控制线DEN=0时，数据缓冲器片选有效，CPU的地址/数据复用线与数据总线连接有效。
控制线DT/R的作用是数据缓冲器中数据传送方向控制，当DT/R=0时，数据从数据总线上流入CPU。
当DT/R=1时，CPU经数据总线流出数据。