武汉理工大学最新数字电子技术-4套期末试卷4套(含答案)
武汉理工大学最新数字电子技术4套期末试卷4套(含答案).doc
武汉理工大学最新数字电子技术4套期末试卷4套(含答案). 《数字电子技术基础》(第1组)一、填空:1.逻辑函数的两种标准形式是()。
2.2004“1”的异或结果是()。
3.半导体存储器的结构主要包括三个部分，即()、()、()。
输入数字量10000000为5v时的4.8位数模转换器。
如果只有最低位为高，则输出电压为()伏；输入为10001000时，输出电压为()v. 5。
就逐次逼近型和双积分型模数转换器而言，()抗干扰能力强，()转换速度快。
6.在由555个定时器组成的三个电路中，()和()是脉冲整形电路。
7.与PAL相比，GAL 器件具有可编程的输出结构，通过编程()和设置()工作模式来实现。
此外，由于采用()过程结构，它可以重复编程，使它非常通用，更方便和灵活的使用。
二、根据题目的要求:逻辑函数P=AB交流被写为“与”或表达式，并由集电极开路的与非门实现。
1.数字1和2中的电路都是由CMOS门电路组成，它们写下p和q的表达式，并画出对应于a、b和c的p和q波形。
3.分析图3所示的电路:尝试编写8对1数据选择器的输出函数。
1)画一个2、甲1.A0从000到111连续变化时的Y波形图；2)解释电路的逻辑功能。
4.设计“一位十进制数”(8421BCD码)的舍入电路。
只需设置一个输出，并绘制一个逻辑电路图，其中包含最少的与非门。
V.已知电路CP和a的波形如图4(a) (b)所示。
将触发器的初始状态设置为“0”，并尝试绘制输出端b和c的波形。
B C6.由t触发器和异或门组成的电路如图5(a)所示，在示波器上观察到的波形如图5(b)所示。
电路是如何连接的？请在原图上画出正确的连接图，并注明t值。
7.图6示出了由16*4位只读存储器和同步十六进制加法计数器74LS161组成的脉冲分频电路。
只读存储器中的数据如表1所示。
在阴极保护信号的持续作用下，尝试画出D3、D2、D1、D0输出电压波形，并说明它们与CP信号频率的比值。
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
数字电子技术试题库及答案学霸专用,用了都说好汇总
数字电子技术期末试题库一、选择题：A组：1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的A、00100B、10100C、11011D、11110２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和３、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器４、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器５、555定时器不可以组成D。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。
A、有B、无C、允许D、不允许７、（D）触发器可以构成移位寄存器。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器８、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并－串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.（电子专业作）对于VHDL以下几种说法错误的是（A ）A VHDL程序中是区分大小写的。
B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ）A.二进制B.八进制C. 十进制D.十六进制2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ）A.0101B.0110C. 0111D. 10003、在图1所示电路中，使__AY 的电路是---------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ）A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------（ C ）A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-------（ D ）A. 与门B. 与非门C. 或非门D. 异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ）A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ）A. 延迟B. 超前C. 突变D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路--------------------------------------------------------------------------------（ C ）A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图，正确输出的波形是-----------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○4C组：1．十进制数25用8421BCD码表示为 A 。
数字电子技术试卷和问题详解
数字电子技术试卷(1)一．填空（16）1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。
2．100001100001是8421BCD 码，其十进制为 861 。
3．逻辑代数的三种基本运算是 与 ， 或 和 非 。
4．三态门的工作状态是 0 ， 1 ， 高阻 。
5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。
6．施密特触发器的主要应用是 波形的整形 。
7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为。
8．实现A/D 转换的主要方法有 ， ， 。
二．判断题（10）1．BCD 码即8421码 （ 错 ）2.八位二进制数可以表示256种不同状态。
（ 对 ）3．TTL 与非门与CMOS 与非门的逻辑功能不一样。
（ ）4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。
（对 ）5．计数器可作分频器。
（ 对 ）三．化简逻辑函数（14）1．用公式法化简--+++=A D DCE BD B A Y ，化为最简与或表达式。
解；D B A Y +=-2．用卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。
四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。
（15）解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。
五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)解；（1）AQ Q Q n +=-+1，（2）、A Q n =+1 六．试用触发器和门电路设计一个同步的五进制计数器。
（15）七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作波形，并求出振荡频率。
大学数字电子技术试题答案
大学数字电子技术试题答案一、选择题1. 数字电路中，逻辑变量“1”通常代表什么含义？A. 低电平B. 高电平C. 地线D. 电源线答案：B. 高电平2. 在二进制数系统中，最小的非零数是几？A. 0B. 1C. 2D. 4答案：B. 13. 触发器的主要用途是什么？A. 计数B. 存储C. 放大D. 滤波答案：B. 存储4. 以下哪种逻辑门可以实现两个输入的异或功能？A. 与门（AND）B. 或门（OR）C. 非门（NOT）D. 异或门（XOR）答案：D. 异或门（XOR）5. 在数字电路中，一个4位二进制计数器的最大计数值是多少？A. 8B. 16C. 32D. 64答案：C. 32二、填空题1. 在数字电子技术中，__________是一种能够存储一位二进制信息的基本单元电路。
答案：触发器2. 二进制数1011转换为十进制数是__________。
答案：113. 逻辑门电路中的“与非”门是将输入的逻辑与结果再取__________。
答案：非4. 在数字电路设计中，__________是一种常用的简化和优化逻辑表达式的方法。
答案：卡诺图5. 一个3线到8线译码器的输出是__________。
答案：8三、简答题1. 请简述数字电路与模拟电路的区别。
答：数字电路处理的是离散的信号，通常只有高电平或低电平两种状态，而模拟电路处理的是连续变化的信号。
数字电路具有更强的抗干扰能力，易于实现大规模集成，而模拟电路则在处理连续信号如声音和光线等方面更为有效。
2. 什么是组合逻辑和时序逻辑？请举例说明。
答：组合逻辑是指其输出仅取决于当前输入状态的逻辑电路，不包含存储元件，如加法器和编码器。
时序逻辑则包含存储元件（如触发器），其输出不仅取决于当前的输入状态，还与历史状态有关，如计数器和寄存器。
3. 什么是同步计数器和异步计数器？答：同步计数器是指所有的触发器都在同一个时钟脉冲下进行状态转换的计数器，而异步计数器中，触发器的状态转换不是同时发生的，它们之间存在一定的时序差异。
武汉理工大学历年数电试卷和模拟题
3．F3F3四、（共12分）设计一个三人举手表决电路，要求输出Y的状态与三人A、B、C中多数的状态一致：1．列出真值表并写出逻辑表达式；（6分）2．用3/8线译码器74138和与非门实现上述逻辑函数，画出电路图。
（6分）74138集成译码器功能表及符号输入输出G1G2A G2B A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70X X X X X11111111X1X X X X11111111X X1X X X111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110五、（共12分）分析下列由计数器74LS290和数据选择器74LS151组成的电路：1．画出图中74LS290输出的状态转换图；（3分）2．写出图中74LS151输出Y的逻辑表达式；（3分）3．对照CP画出输出Y的波形图；（3分）4．说明电路的逻辑功能。
（3分）武汉理工大学教务处 试题标准答案及评分标准用纸课程名称 数字电子技术 （ A 卷）一、填空（每空1分，共16分）1.（ 111111.11）B ＝（77.7）O =（3F.C ）H ＝（01100011.01110101）8421BCD 2．()()F A BB C =++，()()'F A B B C =++3．A=C=1，F AB BC AC =++ 4．速度快 5．-5V6．10，8，8 7．0，1，2二、化简（每小题6分，共12分）1．代数法化简：()()()F A B ABC A(B AB)A B AC A A B A+C A A BC A A BC A B+C AB+AC=•+++=•++=++=++=+==2．卡诺图法化简：Y(A,B,C,D)=(0,2,3,4,6,12)(1,7,8,10,14,15)∑+∑m d 三、写表达式（每小题4分，共12分）1．1F A B C =⋅⋅ 2．2F A B B C =⋅+⋅ 3．3F 1= 四、1．真值表：（略）（3分）逻辑表达式：()Y 3,5,6,7m =∑（3分） 2．电路图：（6分）1GA74LS138G 2212AGAY 4 1 Y Y 5 Y2 Y 6 Y Y 7Y 3 0A B C10 0Y图1 例1逻辑五、1．七进制；（3分）2．输出Y 的逻辑表达式()Y 0,1,3,4,5m =∑；（3分）3．1101110；（3分）4．序列码发生器。
数字电子技术试题库及答案解析
数字电子技术习题库一、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
）1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7）C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（ ）。
A ．111 B. 010 C. 000 D. 1013．十六路数据选择器的地址输入（选择控制）端有（ ）个。
A ．164. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。
A. 00B. 00C. 11D. 005．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。
A. B. C. D.6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。
A ．15B ．8C ．7D ．17. 随机存取存储器具有( )功能。
A.读/写B.无读/写C.只读D.只写8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。
9其计数的容量为A ． 八 B. 五 C. 四 D. 三10．已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为( )。
A ． Q n+1 ＝A B. n n 1n Q A Q A Q +=+ C. n n 1n QB Q A Q +=+ D.Q n+1 ＝ B11． 有一个4位的D/A 转换器，设它的满刻度输出电压为10V ，当输入数字量为1101时，输出电压为（ ）。
数字电子技术试卷试题答案汇总(完整版)
《数字电子技术基础》试题及答案汇总第一套一、填空题（每空1分，共20分）1、逻辑代数中3种基本运算是 ， ， 。
2、逻辑代数中三个基本运算规则 ， ， 。
3、逻辑函数的化简有 ， 两种方法。
4、A+B+C= 。
5、TTL 与非门的u I ≤U OFF 时，与非门 ，输出 ，u I ≥U ON 时，与非门 ，输出 。
6、组合逻辑电路没有 功能。
7、竞争冒险的判断方法 ， 。
8、触发器它有 稳态。
主从RS 触发器的特性方程 ，主从JK 触发器的特性方程 ，D 触发器的特性方程 。
二、选择题（每题1分，共10分）1、相同为“0”不同为“1”它的逻辑关系是 （ ） A 、或逻辑 B 、与逻辑 C 、异或逻辑2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A3、A 、Y=AB B 、Y 处于悬浮状态C 、Y=B A +4、下列图中的逻辑关系正确的是 （ ）A 、Y=B A + B 、Y=B A +C 、Y=AB 5、下列说法正确的是（ ）A 、主从JK 触发器没有空翻现象B 、JK 之间有约束C 、主从JK 触发器的特性方程是CP 上升沿有效。
6、下列说法正确的是（ ）A 、同步触发器没有空翻现象B 、同步触发器能用于组成计数器、移位寄存器。
C、同步触发器不能用于组成计数器、移位寄存器。
7、下列说法是正确的是（）A、异步计数器的计数脉冲只加到部分触发器上B、异步计数器的计数脉冲同时加到所有触发器上C、异步计数器不需要计数脉冲的控制8、下列说法是正确的是（）A、施密特触发器的回差电压ΔU=U T+-U T-B、施密特触发器的回差电压越大，电路的抗干扰能力越弱C、施密特触发器的回差电压越小，电路的抗干扰能力越强9、下列说法正确的是（）A、多谐振荡器有两个稳态B、多谐振荡器有一个稳态和一个暂稳态C、多谐振荡器有两个暂稳态10、下列说法正确的是（）A、555定时器在工作时清零端应接高电平B、555定时器在工作时清零端应接低电平C、555定时器没有清零端三、判断题（每题1分，共10分）1、A+AB=A+B （）2、当输入9个信号时，需要3位的二进制代码输出。
(完整word版)数字电子技术基础试题及答案
）级班（业专、化简、证明、分析综合题: （每小题10分，共70分）1 .写出函数F (A,B,C,D) = A B C D E的反函数。
F =2.证明逻辑函数式相等: BC D D(B C)(AD B) = B D数字电子技术基础期末考试试卷课程名称数字电子技术基础 B ______ 卷考试形式闭卷考核类型考试本试卷共3 大题，卷面满分100分，答题时间120分钟。
1. 时序逻辑电路一般由_______________ 和 _______________ 两分组成。
2. 十进制数（56）10转换为二进制数为__________ 和十六进制数为___________3. 串行进位加法器的缺点是_________ ，想速度高时应采用____________ 加法器'4. 多谐振荡器是一种波形________ 电路，它没有稳态，只有两个_______________5. 用6个D触发器设计一个计数器，则该计数器的最大模值M __________________3. 已知逻辑函数F= E( 3,5,8,9 , 10, 12) +E d(0,1,2)(1)化简该函数为最简与或式：(2)画出用两级与非门实现的最简与或式电路图:4. 555定时器构成的多谐振动器图1所示，已知R1=1K Q, R2=8.2K Q, C=0.1卩F试求脉冲宽度T,振荡频率f和占空比qRiR2Ucc8 43 Hilo 5552 5]==0*0 wF5.某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态时，Y 1、Y 分别才为低电平（被译中）oAr As As Ai A36•触发器电路就输入信号的波形如图 3所示，试分别写出D 触发器的Q 和Q1 的表达式，并画出其波形。
CP_jn_TL_n_TL-TLRd AO E QI7. D=n+1Q已知电路如图4所示，试写出：Q i =①驱动方程;②状态方程;③输出方程;④状态表；⑤电路功能。
数字电子技术_4套期末试卷_含答案综述
《数字电子技术基础》(第一套)一、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
ROM中的数据见表1所示。
试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP 信号频率之比。
数字电子技术期末考试试题含答案
《数字电子技术》考试试卷（第一套）课程号2904025035 考试时间100 分钟适用专业年级（方向）：应用物理、电信科技2010级考试方式及要求：闭卷笔试题号一二三四五六七总分得分阅卷人(注：集成电路CD4532、74HC138、74HC151的功能见附表)一、填空题（共28分）1、（2分）（5E.8）H＝（94.5 ）D＝（10010100.0101 ）8421BCD。
2、（2分）逻辑函数L = + A+ B+ C +D = （1 ）。
3、（2分）由传输门构成的电路如下图所示，当A=0时，输出L= B 。
4、（2分）三态门可能输出的三种状态是低电平、高电平和高阻态_。
5、（3分）A/D转换器一般要经过_ 采样__、保持、量化和__编码__这4个步骤，A/D转换器的转换速度主要取决于转换类型。
对双积分型A/D 转换器、并行比较型A/D转换器和逐次比较型A/D转换器的相对速度进行比较，转换速度最快的是_并行比较型A/D转换器__。
6、（2分）集成优先编码器CD4532（功能表见后）正常接电源和地，且待编码信号输入端I 0 =I 2 = I 6 = I 7 = 1，输入使能端EI=1，其余输入端为0，其输出Y 2Y 1Y 0为 111 。
7、（3分）集成数据选择器74HC151构成的电路如下图所示，则其输出 Y= ABC BC A C B A ++⋅⋅ 。
（注：不需化简）018、（3分）某PLA 电路如下图所示，其输出逻辑函数表达式X=C B A C B A ABC +⋅+ 。
9、（2分）某单极性输出的8位D/A 转换器正常工作，当输入数字量为（10101010）B 时，其输出电压为3.4V ，当输入数字量为（10101100）B 时，其输出电压为3.44 V 。
10、（2分）一个存储容量为4K ×4的存储器有 214 个存储单元，若用该存储器构成32K ×8的存储系统，则需 16 片4K ×4的存储器。
数字电子技术试题库及答案学霸专用,用了都说好
数字电子技术期末试题库一、选择题：A组：1.如果采用偶校验方式，以下接收端收到的校验码中，〔 A 〕是不正确的A、00100B、10100C、11011D、11110２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是〔 B 〕A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和３、在以下逻辑电路中，不是组合逻辑电路的是〔 D 〕A、译码器B、编码器C、全加器D、存放器４、以下触发器中没有约束条件的是〔 D 〕A、根本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器５、555定时器不可以组成 D 。
A.多谐振荡器B.单稳态触发器C.施密特触发器触发器６、编码器〔A 〕优先编码功能，因而〔 C 〕多个输入端同时为１。
A、有B、无C、允许D、不允许７、〔 D 〕触发器可以构成移位存放器。
A、根本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器８、速度最快的A/D转换器是〔 A 〕电路A、并行比拟型B、串行比拟型C、并－串行比拟型D、逐次比拟型9、某触发器的状态转换图如下图，该触发器应是( C )A.J-K触发器B.R-S触发器C.D触发器D.T触发器10.〔电子专业作〕对于VHDL 以下几种说法错误的选项是〔A 〕VHDL程序中是区分大小写的。
一个完整的VHDL程序总是由库说明局部、实体和结构体等三局部构成C VHDL程序中的实体局部是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚结构体是描述元件内部的结构和逻辑功能组：1、微型计算机和数字电子设备中最常采用的数制是-------------------------------- 〔 A 〕A.二进制B.八进制C.十进制D.十六进制2、十进制数6在8421BCD码中表示为------------------------------------------------- 〔 B 〕C.0111D.1000__3、在图1所示电路中，使Y A的电路是--------------------------------------------- 〔A〕1A.○1B.○2C. ○3D.○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------ 〔 D 〕A.单稳态触发器B.施密特触发器C. D触发器D.多谐振荡器5、多谐振荡器有------------------------------------------------------------------------------- 〔C 〕A.两个稳态B.一个稳态C. 没有稳态D.不能确定6、输入A、B和输出Y的波形如以下图所示，那么对应的逻辑门电路是-------〔 D 〕A.与门B.与非门C. 或非门D.异或门7、以下电路中属于时序逻辑电路的是------------------------------------------------------ 〔B 〕A.编码器B.计数器C. 译码器D.数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------〔 A 〕A.延迟B.超前C.突变D.放大9、以下哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路-------------------------------------------------------------------------------- 〔 C 〕A.RS触发器B.JK触发器C. D触发器D.T触发器10、电路和波形如以下图，正确输出的波形是----------------------------------------------- 〔 A 〕A.○1B.○2C. ○3D.○4C组：1．十进制数25用8421BCD码表示为A。
数字电子技术试卷5及答案
《数字电子技术》参考试卷（5）一、是非题( 对则打“√”，错打“×”。
每题 2 分，共10分。
)（）1. 存储容量为32KBit表示存储器有32000个存储单元。
（）2. 下图中两电路的逻辑功能相同：（）3. 4位同步二进制加法计数器与4位异步二进制加法计数器的状态转换表不同。
（）4. 已知AB + C = AB + D，则可得C = D。
（）5. 模N计数器可用作N分频器。
二、填空题(每空 1 分，共20 分)1. 数码10000111 作为自然二进制数时相应的十进制数为；作为8421 码时相应的十进制数为，该十进制数对应的自然二进制数为。
2. 逻辑函数的表达式是唯一的。
3. 门电路输出为电平时的负载为拉电流负载，输出为电平时的负载为灌电流负载。
4. 右图所示的译码显示电路中，输入为8421BCD码。
设控制显示信号高电平有效，则L a L b L c L d L e L f L g =__________。
5. 一个4位移位寄存器，经过 个时钟脉冲CP 后，4位串行输入数码全部存入寄存器；再经过 个时钟脉冲CP 后可串行输出4位数码。
6. 要组成模15计数器，需要采用 个触发器。
7. 要用n 位二进制数为N 个对象编码，必须满足 。
8. 2n 选1 数据选择器有 位地址码。
9. 存储容量为1024×4位RAM ，其地址线有 条。
10. 当输入模拟电压最大值为+5V 时，若采用8位ADC ，则其分辨率为 。
11. 使右图中输出为0的输入变量的取值组合有 种。
12. 设A 表示1996年，B 1、B 2分别表示6月和2月，C 表示1号，则C B A ⋅⋅1表示 ；C B B A ⋅⋅⋅21有 __ 天。
13. 000⊕⊕⊕= Y = 。
1995个014. A / D 转换一般分为 和 两步完成。
三、单项选择题 ( 每小题 2 分，共 10 分)（ ）1. 已知逻辑函数 CD ABC Y +=，可以肯定Y = 0的是 (A) A = 0，BC = 1； (B) BC = 1，D = 1；(C) AB = 1，CD =0； (D) C = 1，D = 0。
武汉理工大学最新数字电子技术-4套期末试卷4套(含答案)
《数字电子技术基础》(第一套)一、填空题：=+的两种标准形式分别为（）、（）。
1．逻辑函数Y AB C2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：将逻辑函数 P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
1．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：试写出8选1数据选择器的输出函数式；1）画出A2、A1、A0从000~111连续变化时，Y的波形图；2）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
ROM中的数据见表1所示。
试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。
大学数字电子技术考试试卷及答案
大学数字电子技术考试试卷及答案一、填空（25分）1、基本逻辑门电路有与门、或门、非门三种，其中逻辑功能是：有0出0，全1出1的是与门。
2、完成数制转换：（100101）2=（ 37 ）10 （59）10=（ 111011 ）23、0+0=（0），1.1=（1），A.0=（0）4、n个逻辑变量的逻辑函数有多少最小项（2n）5、化简逻辑函数式AD+A+AB+C+BD得（A+C+BD）。
6、逻辑函数的表示方法有（卡诺图）、（波形图）、（真值表）、（表达式）、（逻辑图）等7、RS触发器具有置（0）、（置1 ）、（保持）功能。
同步RS触发器可能出现（空翻）现象。
8、主从JK触发器在J=K时具有（保持）和（翻转）功能，在J≠K时具有（置0）和（置1）功能。
9、基本RS触发器的特性方程为（）。
二、判断题：（20分）1、逻辑运算L=A+B含义是：L等于A与B的和，而当A=1，B=1时，L=A+B=1+1=2。
……………………………………………………………（×）2、逻辑代数式L1 =（A+B）·C，L2 =A·（B+C），则L1 = L2 。
………………（×）3、若A·B·C=A·D·C则B=D。
…………………………………………………（×）4、已知逻辑式AB+B=AC+C，则B=C。
…………………………………………（√）5、如果A+B=A+C，且AB=AC，则B=C。
……………………………………………（√）6、组合逻辑电路无记忆功能。
………………………………………………（√）7、与非门的逻辑功能是：见1出0，全0 出1。
………………………………（×）8、数字电路中的高电平、低电平都是指一定的电压范围，而并非某一固定值。
…………………………………………………………………………（√）9、正逻辑体制下，由三个开关并联起来控制一只电灯时，电灯的亮与不亮同三个开关的闭合或断开之间的对应关系属于“与”的逻辑关系。
武汉理工大学数电期末试卷及答案
)8421BCD 。 电平。
2.TTL 与非门的多余输入端悬空时,相当于输入 3.图示电路 中 的最简逻辑表达式为
4.一个 JK 触发器有
个稳态，它可存储
位二进制数。 电路。
5.若将一个正弦波电压信号转换成同一频率的矩形波，应采用
6.常用逻辑门电路的真值表如表 1 所示，则 F1、F2、F3 分别属于何种常用 逻辑门。 F1 ；F2 F3 。
三、将下列函数化简为最简与或表达式（本题 10 分）
1. （代数法）
2.F2（ A,B,C,D）=∑m (0,1,2,4,5,9)+∑d (7,8,10,11,12,13)（卡诺图法）
14
人人都是学霸 Everyone can be
学霸校园
Xueba Campus
四、分析如图 16 所示电路，写出其真值表和最简表达式。（10 分）
13
为（ D.00000100
）。
5.属于组合逻辑电路的部件是（ A.编码器 B.寄存器
人人都是学霸 Everyone can be
学霸校园 6.存储容量为 8K×8 位的 ROM 存储器，其地址线为（ A.8 B.12 C.13 D.14
Xueba Campus ）条。
7.一个八位 D/A 转换器的最小电压增量为 0.01V,当输入代码为 10010001 时， 输出电压为（ A.1.28 ）V。 B.1.54 C.1.45 D.1.56 ）功能。 D.保持 ）。
10
人人都是学霸 Everyone can be
学霸校园
Xueba Campus
八、 波形如图 14 所示：
人人都是学霸 Everyone can be
11
学霸校园
武汉理工大学网教数字电子技术
一、判断(共计32.5分,每题2.5分)1、数据选择器、触发器、计数器和寄存器，属于组合逻辑电路的是数据选择器。
A. 正确B. 错误错误:【A】2、漏极或集电极开路门电路必须在输出端外接上拉电阻到电源方可正常工作，多个这样的门的输出端直接相连可以实现线与的逻辑功能。
A. 正确B. 错误错误:【A】3、组合逻辑电路与时序逻辑电路的区别是有无记忆功能。
A. 正确B. 错误错误:【A】4、连续异或2015个1的结果是1。
A. 正确B. 错误错误:【A】5、四位二进制减法计数器的初始状态为0011，四个CP脉冲后它的状态为1111。
A. 正确B. 错误错误:【A】6、漏极或集电极开路门电路必须在输出端外接到电源方可正常工作，可以实现上拉电阻线与的逻辑功能。
A. 正确B. 错误错误:【A】7、主从RS触发器的约束条件是RS=0；A. 正确B. 错误错误:【A】8、正逻辑系统中的与非逻辑关系等价于负逻辑系统中的或非逻辑关系A. 正确B. 错误错误:【A】9、将十进制39.75转换成八进制（47.6）O。
A. 正确B. 错误错误:【A】10、石英晶体构成的多谐振荡器的振荡频率是由晶振决定的。
A. 正确B. 错误错误:【A】11、组合逻辑电路产生竞争冒险的内因是逻辑器件的传输延时。
A. 正确B. 错误错误:【A】12、由555定时器构成的三种电路中，多谐振荡器不是脉冲的整形电路。
A. 正确B. 错误错误:【A】13、时序逻辑电路中，按照触发器的状态是否同时发生变化可分为同步时序逻辑电路和异步时序逻辑电路。
A. 正确B. 错误错误:【A】二、单选(共计67.5分,每题2.5分)14、下图所示电路中，只有（）不能实现A.B.C.D.错误:【D】15、一个4位移位寄存器，现态为0000，如果串行输入始终为1，则经过4个移位脉冲后，寄存器的内容为（）A. 0001B. 0111C. 1110D. 1111错误:【D】16、十进制数4的编码为0100，则该编码不会是（）A. 8421B. 2421(A)C. 5211D. 2421(B)码错误:【C】17、为解决单稳态触发器的输出端可能出现的高频振荡，通常在电路的输入端加一个（）电路。
数字电子技术期末复习题库及答案(1).doc
第1单元能力训练检测题一、填空题1、由二值变量所构成的因果关系称为逻辑关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
2、在正逻辑的约定下,“1”表示高电平,“0”表示低电平。
3、数字电路中,输入信号和输出信号之间的关系是逻辑关系,所以数字电路也称为逻辑电路。
在逻辑关系中,最基本的关系是与逻辑、或逻辑和非逻辑。
4、用来表示各种计数制数码个数的数称为基数 ,同一数码在不同数位所代表的权不同。
十进制计数各位的基数是10, 位权是10的幂。
5、 8421 BCD码和 2421 码是有权码；余3 码和格雷码是无权码。
6、进位计数制是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现计数的,简称为数制。
任意进制数转换为十进制数时,均采用按位权展开求和的方法。
7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。
8、十进制数转换为八进制和十六进制时,应先转换成二进制,然后再根据转换的二进数,按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。
9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。
10、最简与或表达式是指在表达式中与项中的变量最少,且或项也最少。
13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。
卡诺图的画图规则：任意两个几何位置相邻的最小项之间,只允许一位变量的取值不同。
14、在化简的过程中,约束项可以根据需要看作 1 或 0 。
二、判断正误题1、奇偶校验码是最基本的检错码,用来使用PCM方法传送讯号时避免出错。
（对）2、异或函数与同或函数在逻辑上互为反函数。
（对）3、8421BCD码、2421BCD码和余3码都属于有权码。
（错）4、二进制计数中各位的基是2,不同数位的权是2的幂。
（对）3、每个最小项都是各变量相“与”构成的,即n个变量的最小项含有n个因子。
（对）4、因为逻辑表达式A+B+AB=A+B成立,所以AB=0成立。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《数字电子技术基础》(第一套)一、填空题：=+的两种标准形式分别为（）、（）。
1．逻辑函数Y AB C2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
1．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：试写出8选1数据选择器的输出函数式；1）画出A2、A1、A0从000~111连续变化时，Y的波形图；2）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
ROM中的数据见表1所示。
试画出在CP 信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP 信号频率之比。
表1：地址输入数据输出 A3 A2 A1 A0D3 D2 D1 D0 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 0 1 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 1 0 0 0 1 1 1 0 0 0 0CP 波形如图所示：八、综合分析图7所示电路，RAM 的16个地址单元中的数据在表中列出。
要求：（1）说明555定时器构成什么电路？ （18分）（2）说明74LS160构成多少进制计数器？（3）说明RAM 在此处于什么工作状态，起什么作用？（4）写出D\A 转换器CB7520的输出表达式（U O 与d 9~d 0之间的关系）；（5）画出输出电压U o 的波形图（要求画一个完整的循环）。
《数字电子计数基础》试题（第一套）参考答案一、填空（每空1分，共15分）1．)6,4,0()(,)7,5,3,2,1()(=∏===∑i M ABC Y i m ABC Y i i2．03．地址译码器、存储矩阵、输出缓冲器4．0.039、5.315．双积分型、逐次逼近型6．施密特触发器、单稳态触发器7．结构控制字、输出逻辑宏单元、E 2CMOS二、根据要求作题：（共15分）1．C B A C B A P ⋅=+=OC 与非门实现如图：2．CQBCBAQBCCAP nn⋅++⋅+=+=+1;三、1）127126125124123122121127AAADAAADAAADAAADAAADAAADAAADAAADDmYii+++++++=∑=2）3）该电路为序列脉冲发生器，当A2、A1、A0从000~111连续变化时，Y端输出连续脉冲10110011。
四、设用A3A2A1A0表示该数，输出F。
列出真值表（6分）A3 A2 A1 A0 F0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1111111 0 1 01 0 1 1XX11 0 01 1 0 11 1 1 01 1 1 1X X X X∑⋅⋅==12023)9,8,7,6,5(A A A A A m F五、六、T=1， 连线Q CP F ⊕=如图：七、 D3、D2、D1、D0频率比分别是1/15、3/15、5/15、7/15；八、（1） 555定时器构成多谐振荡器，发出矩形波；（2） 74LS160构成九进制计数器，状态转换图如下： D0 CP D1 D2 D3 CP A B C（3） R AM 处于读出状态，将0000B ～1000B 单元的内容循环读出；（4）)2222(2826677889910d d d d D V V N n REF O +++=-=（5）输出电压波形图如下：《数字电子技术基础》(第二套)一、填空题：（每空1分，共16分）1．逻辑函数有四种表示方法，它们分别是（ ）、（ ）、（ ）和（ ）。
2．将2004个“1”异或起来得到的结果是（ ）。
3．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ ）电路和（ ）电路。
4．施密特触发器有（ ）个稳定状态.，多谐振荡器有（ ）个稳定状态。
5．已知Intel2114是1K* 4位的RAM 集成电路芯片，它有地址线（ ）条，数据线（ ）条。
6．已知被转换的信号的上限截止频率为10kHz ，则A/D 转换器的采样频率应高于（ ）kHz ；完成一次转换所用的时间应小于（ ）。
7．GAL 器件的全称是（ ），与PAL 相比，它的输出电路是通过编程设定其（ ）的工作模式来实现的，而且由于采用了（ ）的工艺结构，可以重复编程，使用更为方便灵活。
二、根据要求作题：（共16分）1． 试画出用反相器和集电极开路与非门实现逻辑函数 C B AB Y +=。
2、图1、2中电路由TTL 门电路构成，图3由CMOS 门电路构成，试分别写出F1、F2、F3的表达式。
三、已知电路及输入波形如图4所示，其中FF1是D锁存器，FF2是维持-阻塞D触发器，根据CP和D 的输入波形画出Q1和Q2的输出波形。
设触发器的初始状态均为0。
（8分）四、分析图5所示电路，写出Z1、Z2的逻辑表达式，列出真值表，说明电路的逻辑功能。
（10分）五、设计一位8421BCD码的判奇电路，当输入码含奇数个“1”时，输出为1，否则为0。
要求使用两种方法实现：（20分）（1）用最少与非门实现，画出逻辑电路图；（2）用一片8选1数据选择器74LS151加若干门电路实现，画出电路图。
六、电路如图6所示，其中R A=R B=10kΩ,C=0.1μf，试问：1．在Uk为高电平期间，由555定时器构成的是什么电路，其输出U0的频率f0=?2．分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，画出完整的状态转换图；3．设Q3、Q2、Q1的初态为000，Uk所加正脉冲的宽度为Tw=5/f0，脉冲过后Q3、Q2、Q1将保持在哪个状态？（共15分）七、集成4位二进制加法计数器74161的连接图如图7所示，LD是预置控制端；D0、D1、D2、D3是预置数据输入端；Q3、Q2、Q1、Q0是触发器的输出端，Q0是最低位，Q3是最高位；LD为低电平时电路开始置数，LD为高电平时电路计数。
试分析电路的功能。
要求：（1）列出状态转换表；（15分）（2）检验自启动能力；（3）说明计数模值。
（第二套）参考答案一、填空（每空1分，共16分）1． 真值表、逻辑图、逻辑表达式、卡诺图； 2．0；3．TTL 、 CMOS ;4．两、0 ；5．10 、4 ；6．20 、50μS ；7．通用阵列逻辑、输出逻辑宏单元、E 2CMOS ； 二、根据要求作题：（共16分） 1． C B B A C B B A Y ⋅=+=2． B C CA F C F B A F +==+=321;;三、四、（1）表达式 7321742121m m m m Z m m m m Z +++=+++= （2）真值表（3）逻辑功能为：全减器五、首先，根据电路逻辑描述画出卡诺图：（1）最简“与－或式”为：BCDDCBDCBDADCBAY++++=；“与非－与非式”为：BCDDCBDCBDADCBAY⋅⋅⋅⋅=（与非门实现图略）（2）六、（1）多谐振荡器；HzCRRfBA4812ln)2(1=+=（2）驱动方程：⎩⎨⎧==⎩⎨⎧==⎩⎨⎧==232312123121;;;QKQJQKQJQKQJ状态方程：⎪⎪⎩⎪⎪⎨⎧+=+=+=+++311211212112323213QQQQQQQQQQQQQQQnnn状态转换图：（3）初态为000，五个周期后将保持在100状态。
七、（1）状态转换图如下：（2）可以自启动；（3）模＝8；《数字电子技术基础》(第三套)一、填空（每题1分，共10分）1. TTL门电路输出高电平为 V，阈值电压为 V；2. 触发器按动作特点可分为基本型、、和边沿型；3. 组合逻辑电路产生竞争冒险的内因是；4. 三位二进制减法计数器的初始状态为101，四个CP脉冲后它的状态为；5. 如果要把一宽脉冲变换为窄脉冲应采用触发器；6. RAM的扩展可分为、扩展两种；7. PAL是可编程，EPROM是可编程；8. GAL中的OLMC可组态为专用输入、、寄存反馈输出等几种工作模式；9. 四位DAC的最大输出电压为5V，当输入数据为0101时，它的输出电压为 V；10. 如果一个3位ADC输入电压的最大值为1V，采用“四舍五入”量化法，则它的量化阶距为V。
二、写出图1中，各逻辑电路的输出逻辑表达式，并化为最简与或式；(G1、G2为OC门,TG1、TG2为CMOS传输门) (10分)三、由四位并行进位全加器74LS283构成图2所示：(15分)1. 当A=0,X3X2X1X0=0011,Y3Y2Y1Y0=0100求Z3Z2Z1Z0=?,W=?2.当A=1,X3X2X1X0=1001,Y3Y2Y1Y0=0101求Z3Z2Z1Z0=?,W=?3.写出X(X3X2X1X0),Y(Y3Y2Y1Y0),A与Z(Z3Z2Z1Z0)，W之间的算法公式,并指出其功能.四、试画出图3在CP脉冲作用下Q1,Q2,Y对应的电压波形。
(设触发器的初态为0,画6个完整的CP脉冲的波形) (15分)五、由可擦可编程只读存储器EPROM2716构成的应用电路如图所示。