电荷泵锁相环的压控振荡器设计
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
5.学位论文梁岩低抖动CMOS电荷泵锁相环研究与设计2009
集成CMOS锁相环在电子、通信系统中得到了广泛应用。随着工艺特征尺寸降低,系统频率提高,抖动或者相位噪声成为制约锁相环应用的主要因素之一。
本论文研究标准CMOS工艺下电荷泵锁相环的噪声特性。首先,介绍了锁相环的基本工作原理,利用锁相环系统数学模型设计了环路参数,在此基础上,重点分析了锁相环的抖动与相位噪声特性,基于CSMC0.5μm CMOS工艺设计了一款用作频率合成器的差分结构的电荷泵锁相环。仿真结果表明:输出频率为900MHz时系统相位噪声为-110.4dBc/Hz@1MHz,RMS抖动为1.62ps,功耗为19.6mW。
合肥工业大学
硕士学位论文
电荷泵锁相环的压控振荡器设计
姓名:罗芳杰
申请学位级别:硕士
专业:电工理论与新技术
指导教师:高明伦;尹勇生
20090301
电荷泵锁相环的压控振荡器设计
在电路设计方面,本论文分析了标准CMOS工艺下低抖动、低相位噪声电荷泵锁相环晶体管级电路的实现方法。通过分析环形振荡器的延迟单元结构和相位噪声特性,设计了与标准CMOS工艺兼容的低相位噪声环形压控振荡器,该环形压控振荡器噪声性能接近LC压控振荡器水平。通过分析电荷泵的非理想因素,设计了低电流失配电荷泵,该电荷泵具有良好的电流匹配性能。最后,设计了差分电荷泵锁相环电路,差分结构有效的抑制了共模噪声的影响。
8.期刊论文陈志明.尹勇生.邓红辉.梁上泉.CHEN Zhi-ming.YIN Yong-sheng.DENG Hong-hui.LIANG Shang-quan
一种高性能4阶电荷泵锁相环的设计-合肥工业大学学报(自然科学版)2008,31(8)
文章设计了一款完全集成的高性能4阶电荷泵锁相环.根据系统性能要求,该锁相环的环路滤波器选用3阶无源低通滤波,其他模块在典型结构的基础上采取了改进措施以获得高性能.首先,利用MATLAB进行系统建模,获得锁定时间和环路参数;然后给出了关键电路的结构以及前、后仿真的结果.在
本文的设计采用0.18μm,1.8V,COMS工艺.该电荷泵锁相环芯片面积为255 μm×190μm,在输入参考频率为2-50MHz,输出频率为50-500MHz,各个PVT条件下,后仿均可保证相位裕度在30-70度之间,锁定时间小于300μs,功耗小于等于9.6mW。而在输出500MHz时钟时,前仿的峰峰抖动约为41.5 ps。
在系统设计方面,本论文分析了锁相环的s域模型,归纳总结了基于系统稳定性分析设计三阶电荷泵锁相环环路参数的方法。采用Verilog-A建立了系统各模块行为级模型,验证了设计的环路参数满足系统瞬态响应要求。
在相位噪声和抖动分析方面,本论文分析了锁相环的s域噪声模型以及各模块电路的噪声模型。采用Verilog-A建立了系统各模块参数化噪声模型估算系统相位噪声和抖动,优化系统噪声性能。
随着光纤通信的发展,作为数字光纤传输系统标准的同步数字体系(SynchronousDigitalHierarchy,简称SDH),得到越来越广泛的应用。SDH中最重要和最基本的传输速率为STM-1,它的比特率是155.52Mb/s。更高速率的STM-N信号是把N个STM-1信号通过按字节复接而形成的。此外,CMOS工艺具有工作电压范围宽、静态功耗低、抗干扰能力强等优点,是当今集成电路制造业的主流工艺,由此工艺实现的锁相环应用范围也越来越广。
在系统级,根据系统的稳定性,响应速度和增益带宽等性能指标,推导出了各个电路模块的参数:电荷泵的电流值,环路滤波器的电阻电容值,压控振荡器的压控增益等,并分析了各个电路模块的参数设置对系统性能的影响.重点研究了环路滤波器的结构及参数对系统性能的影响,给出了一种新的确定环路滤波器尺寸及其它模块参数的方法.系统级设计的深入分析和优化为后面电路级设计节约了大量的仿真时间和仿真资源。
在电路仿真方面,本论文通过混合仿真验证了所设计的晶体管级电路满足系统瞬态响应要求,通过Verilog-A噪声模型估算了系统相位噪声与抖动,提高了设计效率。通过优化系统环路带宽优化了系统噪声性能,在模块电路噪声给定的情况下使系统总的相位噪声功率与抖动达到最小。该锁相环的噪声性能优于同类基于环形压控振荡器的锁相环,达到基于LC压控振荡器的锁相环水平。
SMIC0.35μm 2P3M CMOS工艺条件下,该锁相环的正常工作范围为60~640 MHz,400 MHz时周期到周期抖动为96 ps,面积为0.38 mm2.内嵌本电路的一种DAC芯片已交付数据,成功参加MPW项目流片.
9.学位论文郭喜俊0.18μm CMOS工艺622MHz电荷泵锁相环设计2009
作者:罗芳杰
学位授予单位:合肥工业大学
1.学位论文王磊CMOS电荷泵锁相环的分析与设计2007
在研究大量资料的基础之上,先对锁相系统的基本工作原理进行了分析,以传统模拟锁相环的结构为基础,分析了锁相环的数学模型,并以此为出发点对锁相环的跟踪性能、捕获性能、及稳定性等各种性能进行了分析。由于本设计采用的是电荷泵锁相环的形式,它的结构与传统的锁相环有所不同,因此论文从系统设计角度出发对电荷泵锁相环的工作原理、数学模型以及基本性能也进行了比较详细的分析,进一步地研究了环路性能、环路参数。然后对电荷泵锁相环的基本模块——鉴频鉴相器、电荷泵以及压控振荡器的常用电路进行了结构分析和性能比较。
电路设计和HSPICE仿真基于UMC0.25umCMOS工艺,从锁相环的仿真结果可知,我们的理论研究结果和实验结果相符。
2.期刊论文黄可.冯全源DC-DC变换器中CMOS电荷泵锁相环的设计-微电子学2010,40(3)
针对电荷泵锁相环的抖动问题,对CMOS电荷泵锁相环的压控振荡器电路进行改进;设计了一种采用增益补偿技术的压控振荡器,实现了可用于DC-DC变换器中与外部时钟同步的电荷泵锁相环.电路设计基于TSMC 0.18 μm CMOS工艺,采用HSPICE软件仿真验证.仿真结果表明,在3.3 V电源电压、-40 ℃~85℃温度范围内,该电荷泵锁相环能够与外部时钟同步于1.5 ~3.5 MHz的频率范围,锁定时间小于72 μs,功耗小于1.3 mW.
本课题采用CMOS工艺实现一种可用于SDH系统的电荷泵锁相环(CPPLL),此锁相环的输入信号中心频率为155.52MHz,输出信号中心频率为
622.08MHz,可以应用于STM-1和STM-4两个速率级别的同步数字体系。在此电荷泵锁相环电路设计中,本文提出了一种对环形压控振荡器(RVCO)进行压控的方法,即设计了由饱和区MOS电容来调谐的环形压控振荡器。另外,电荷泵模块采用了能消除过冲注入电流的电荷泵电路,提高了整个CPPLL系统的稳定性;鉴相器模块采用了动态无死区的鉴频鉴相器(PFD),消除了鉴相死区。最后采用SmartSpice仿真软件和0.6μm混合信号CMOS工艺参数对该锁相环电路进行了仿真。仿真结果表明,此锁相环的锁定时间在5.2μs左右,跟踪锁定范围约为100MHz,输出中心频率622MHz的最大周对周抖动小于71ps,功耗为19.8mW。整个系统可正常工作在-60℃-50℃温度范围内。
GHz~2.06GHz,相位噪声-89 dBc/Hz.本VCO适合于低功耗设计.
4.学位论文张锋基于CMOS工艺的622MHz电荷泵锁相环设计2006
光纤通讯系统通常采用锁相环来产生时钟信号。由于通信系统中的定时信号对噪声和干扰有很强的敏感性,因此锁相环电路的指标就决定了系统的性能。高性能的锁相环设计一直是IC设计领域的难点和热点。
在电路级,选择合适的电路拓补结构,根据系统设计的结果来设置合适的电路参数,仿真优化并最终实现整个电荷泵锁相环。电路实现时,主要考虑的方面是:压控振荡器的噪声抑制,电荷泵电流失配及鉴频鉴相器的死区消除,可编程环路分频器的速度优化等。重点研究了压控振荡器的设计及实现:优化相噪特性,增加增益曲线线性度,进行温度补偿。最后,本文给出了电荷泵锁相环各个模块的前仿真结果,后仿真结果,以及整个系统的前仿真和后仿真结果.
3.期刊论文李仲秋.王文杰.谢志明.LI Zhongqiu.WANG Wenjie.XIE Zhiming电荷泵锁相环中压控振荡器的噪声设
计-电子工程师2007,33振荡器)、差分对型VCO、LC型VCO工作原理和特点的基础上,综合差分对型和LC型VCO的优点,设计了一种全差分结构的LC型VCO(使用键合线等效电感及附加COMS电容阵列作为LC元件),具有较高的电源噪声和衬底噪声抑制能力.仿真结果表明,VCO工作频率范围1.98
锁相环(Phase-Locked Loop,PLL)是一个使输出信号与参考信号在频率和相位上同步的电路,目前已从性能较低的线性模拟锁相环发展到现代的高性能数字锁相环和数模混合锁相环,在电子学、通信和仪器仪表等领域广泛应用。在众多锁相环技术中,数模混合的电荷泵锁相环(CPPLL)以其锁定相差小和捕获范围大的优点成为当前锁相环的主流产品。
本文设计了一个用于USB2.0PHY时钟恢复电路的锁相环频率综合器,论文主要阐述了这个电路系统的设计方法。环路中的鉴频鉴相器采用了双边沿触发的电路结构,有效地减小了传统鉴频鉴相器中的死区。电荷泵结构也作了一定的改进,采用了消除过冲现象的电荷泵电路,减小了非理想因素。本文对锁相环核心模块压控振荡器进行了深入研究与设计,实现了一个高线性度差分结构的压控振荡器。分频器采用单相时钟TSPC逻辑实现。
最后,本论文还完成了差分电荷泵锁相环的版图布局与设计。
6.学位论文敬小成电荷泵锁相环的研究与设计2007
电荷泵锁相环具有易集成、低功耗、无相差锁定、低抖动等优点,运用十分广泛。在面向SOE的时钟产生器IP核等应用中,电荷泵锁相环在噪声、功耗、面积等方面有了更高的要求。本次研究主要从系统、电路、版图三个方面对电荷泵锁相环的性能进行优化。
7.学位论文刘天伟高阶多相位电荷泵锁相环电路设计2005
本文首先简要介绍了锁相技术的发展历史,发展现状与研究方向。第二章分析电荷泵锁相环的基本原理及时域频域特性。第三章对电荷泵锁相环的系统特性及噪声特性作了详细研究。最后具体设计了高阶多相位电荷泵锁相环电路,并对电路整体仿真。
本文设计的高阶多相位电荷泵锁相环电路鉴频鉴相器消除了死区;电荷泵电路自带基准电流源并通过自举技术消除电荷分享效应;采用三阶RC无源滤波器设计;压控振荡器采用负阻控制单元延时、振荡频率较高、频率捕获范围内线性度很好。整体仿真结果显示可以看出电荷泵锁相环具有很好的相差检测能力、大的频率捕捉范围和良好的噪声特性。输出各相位信号之间相位差恒定、输出信号抖动小。
在0.18μm CMOS工艺下,利用HSPICE仿真软件对该锁相环各功能电路和系统电路进行仿真。仿真结果表明,系统锁定时间为4μs,锁定时输出稳定的622MHz时钟频率,达到了预期效果。
10.学位论文梁星应用于LVDS串行器的电荷泵锁相环的设计2009
锁相环作为现代时钟电路的重要组成部分,已经成为超大规模集成电路中必不可少的一个模块,在通讯、数字集成电路等领域得到了广泛的应用。<br>
本文采用0.18μm CMOS工艺实现了一种可用于光纤通信SDH系统的电荷泵锁相环。此锁相环的输入信号的中心频率为155.52MHz,输出信号的中心频率是622.08MHz,可应用在SDH系统中STM-1和STM-4两个速率级别的通信系统。
电荷泵锁相环包括鉴频鉴相器、电荷泵、低通滤波器、压控振荡器和分频器五个电路模块。电荷泵是锁相环电路的核心单元,决定锁相环的性能。针对电荷泵充放电电流失配的问题,本文设计一种新型增益提高结构,提高电荷泵的输出电阻,减小沟道调制效应的影响,使匹配性能显著提高。压控振荡器采用差分环形结构,可以减小噪声的影响;用对称负载作为可变电阻以增大线性调节范围,利用正反馈锁存器,提高振荡器的转换速率。其它模块也采用了优化的电路结构。
集成CMOS锁相环在电子、通信系统中得到了广泛应用。随着工艺特征尺寸降低,系统频率提高,抖动或者相位噪声成为制约锁相环应用的主要因素之一。
本论文研究标准CMOS工艺下电荷泵锁相环的噪声特性。首先,介绍了锁相环的基本工作原理,利用锁相环系统数学模型设计了环路参数,在此基础上,重点分析了锁相环的抖动与相位噪声特性,基于CSMC0.5μm CMOS工艺设计了一款用作频率合成器的差分结构的电荷泵锁相环。仿真结果表明:输出频率为900MHz时系统相位噪声为-110.4dBc/Hz@1MHz,RMS抖动为1.62ps,功耗为19.6mW。
合肥工业大学
硕士学位论文
电荷泵锁相环的压控振荡器设计
姓名:罗芳杰
申请学位级别:硕士
专业:电工理论与新技术
指导教师:高明伦;尹勇生
20090301
电荷泵锁相环的压控振荡器设计
在电路设计方面,本论文分析了标准CMOS工艺下低抖动、低相位噪声电荷泵锁相环晶体管级电路的实现方法。通过分析环形振荡器的延迟单元结构和相位噪声特性,设计了与标准CMOS工艺兼容的低相位噪声环形压控振荡器,该环形压控振荡器噪声性能接近LC压控振荡器水平。通过分析电荷泵的非理想因素,设计了低电流失配电荷泵,该电荷泵具有良好的电流匹配性能。最后,设计了差分电荷泵锁相环电路,差分结构有效的抑制了共模噪声的影响。
8.期刊论文陈志明.尹勇生.邓红辉.梁上泉.CHEN Zhi-ming.YIN Yong-sheng.DENG Hong-hui.LIANG Shang-quan
一种高性能4阶电荷泵锁相环的设计-合肥工业大学学报(自然科学版)2008,31(8)
文章设计了一款完全集成的高性能4阶电荷泵锁相环.根据系统性能要求,该锁相环的环路滤波器选用3阶无源低通滤波,其他模块在典型结构的基础上采取了改进措施以获得高性能.首先,利用MATLAB进行系统建模,获得锁定时间和环路参数;然后给出了关键电路的结构以及前、后仿真的结果.在
本文的设计采用0.18μm,1.8V,COMS工艺.该电荷泵锁相环芯片面积为255 μm×190μm,在输入参考频率为2-50MHz,输出频率为50-500MHz,各个PVT条件下,后仿均可保证相位裕度在30-70度之间,锁定时间小于300μs,功耗小于等于9.6mW。而在输出500MHz时钟时,前仿的峰峰抖动约为41.5 ps。
在系统设计方面,本论文分析了锁相环的s域模型,归纳总结了基于系统稳定性分析设计三阶电荷泵锁相环环路参数的方法。采用Verilog-A建立了系统各模块行为级模型,验证了设计的环路参数满足系统瞬态响应要求。
在相位噪声和抖动分析方面,本论文分析了锁相环的s域噪声模型以及各模块电路的噪声模型。采用Verilog-A建立了系统各模块参数化噪声模型估算系统相位噪声和抖动,优化系统噪声性能。
随着光纤通信的发展,作为数字光纤传输系统标准的同步数字体系(SynchronousDigitalHierarchy,简称SDH),得到越来越广泛的应用。SDH中最重要和最基本的传输速率为STM-1,它的比特率是155.52Mb/s。更高速率的STM-N信号是把N个STM-1信号通过按字节复接而形成的。此外,CMOS工艺具有工作电压范围宽、静态功耗低、抗干扰能力强等优点,是当今集成电路制造业的主流工艺,由此工艺实现的锁相环应用范围也越来越广。
在系统级,根据系统的稳定性,响应速度和增益带宽等性能指标,推导出了各个电路模块的参数:电荷泵的电流值,环路滤波器的电阻电容值,压控振荡器的压控增益等,并分析了各个电路模块的参数设置对系统性能的影响.重点研究了环路滤波器的结构及参数对系统性能的影响,给出了一种新的确定环路滤波器尺寸及其它模块参数的方法.系统级设计的深入分析和优化为后面电路级设计节约了大量的仿真时间和仿真资源。
在电路仿真方面,本论文通过混合仿真验证了所设计的晶体管级电路满足系统瞬态响应要求,通过Verilog-A噪声模型估算了系统相位噪声与抖动,提高了设计效率。通过优化系统环路带宽优化了系统噪声性能,在模块电路噪声给定的情况下使系统总的相位噪声功率与抖动达到最小。该锁相环的噪声性能优于同类基于环形压控振荡器的锁相环,达到基于LC压控振荡器的锁相环水平。
SMIC0.35μm 2P3M CMOS工艺条件下,该锁相环的正常工作范围为60~640 MHz,400 MHz时周期到周期抖动为96 ps,面积为0.38 mm2.内嵌本电路的一种DAC芯片已交付数据,成功参加MPW项目流片.
9.学位论文郭喜俊0.18μm CMOS工艺622MHz电荷泵锁相环设计2009
作者:罗芳杰
学位授予单位:合肥工业大学
1.学位论文王磊CMOS电荷泵锁相环的分析与设计2007
在研究大量资料的基础之上,先对锁相系统的基本工作原理进行了分析,以传统模拟锁相环的结构为基础,分析了锁相环的数学模型,并以此为出发点对锁相环的跟踪性能、捕获性能、及稳定性等各种性能进行了分析。由于本设计采用的是电荷泵锁相环的形式,它的结构与传统的锁相环有所不同,因此论文从系统设计角度出发对电荷泵锁相环的工作原理、数学模型以及基本性能也进行了比较详细的分析,进一步地研究了环路性能、环路参数。然后对电荷泵锁相环的基本模块——鉴频鉴相器、电荷泵以及压控振荡器的常用电路进行了结构分析和性能比较。
电路设计和HSPICE仿真基于UMC0.25umCMOS工艺,从锁相环的仿真结果可知,我们的理论研究结果和实验结果相符。
2.期刊论文黄可.冯全源DC-DC变换器中CMOS电荷泵锁相环的设计-微电子学2010,40(3)
针对电荷泵锁相环的抖动问题,对CMOS电荷泵锁相环的压控振荡器电路进行改进;设计了一种采用增益补偿技术的压控振荡器,实现了可用于DC-DC变换器中与外部时钟同步的电荷泵锁相环.电路设计基于TSMC 0.18 μm CMOS工艺,采用HSPICE软件仿真验证.仿真结果表明,在3.3 V电源电压、-40 ℃~85℃温度范围内,该电荷泵锁相环能够与外部时钟同步于1.5 ~3.5 MHz的频率范围,锁定时间小于72 μs,功耗小于1.3 mW.
本课题采用CMOS工艺实现一种可用于SDH系统的电荷泵锁相环(CPPLL),此锁相环的输入信号中心频率为155.52MHz,输出信号中心频率为
622.08MHz,可以应用于STM-1和STM-4两个速率级别的同步数字体系。在此电荷泵锁相环电路设计中,本文提出了一种对环形压控振荡器(RVCO)进行压控的方法,即设计了由饱和区MOS电容来调谐的环形压控振荡器。另外,电荷泵模块采用了能消除过冲注入电流的电荷泵电路,提高了整个CPPLL系统的稳定性;鉴相器模块采用了动态无死区的鉴频鉴相器(PFD),消除了鉴相死区。最后采用SmartSpice仿真软件和0.6μm混合信号CMOS工艺参数对该锁相环电路进行了仿真。仿真结果表明,此锁相环的锁定时间在5.2μs左右,跟踪锁定范围约为100MHz,输出中心频率622MHz的最大周对周抖动小于71ps,功耗为19.8mW。整个系统可正常工作在-60℃-50℃温度范围内。
GHz~2.06GHz,相位噪声-89 dBc/Hz.本VCO适合于低功耗设计.
4.学位论文张锋基于CMOS工艺的622MHz电荷泵锁相环设计2006
光纤通讯系统通常采用锁相环来产生时钟信号。由于通信系统中的定时信号对噪声和干扰有很强的敏感性,因此锁相环电路的指标就决定了系统的性能。高性能的锁相环设计一直是IC设计领域的难点和热点。
在电路级,选择合适的电路拓补结构,根据系统设计的结果来设置合适的电路参数,仿真优化并最终实现整个电荷泵锁相环。电路实现时,主要考虑的方面是:压控振荡器的噪声抑制,电荷泵电流失配及鉴频鉴相器的死区消除,可编程环路分频器的速度优化等。重点研究了压控振荡器的设计及实现:优化相噪特性,增加增益曲线线性度,进行温度补偿。最后,本文给出了电荷泵锁相环各个模块的前仿真结果,后仿真结果,以及整个系统的前仿真和后仿真结果.
3.期刊论文李仲秋.王文杰.谢志明.LI Zhongqiu.WANG Wenjie.XIE Zhiming电荷泵锁相环中压控振荡器的噪声设
计-电子工程师2007,33振荡器)、差分对型VCO、LC型VCO工作原理和特点的基础上,综合差分对型和LC型VCO的优点,设计了一种全差分结构的LC型VCO(使用键合线等效电感及附加COMS电容阵列作为LC元件),具有较高的电源噪声和衬底噪声抑制能力.仿真结果表明,VCO工作频率范围1.98
锁相环(Phase-Locked Loop,PLL)是一个使输出信号与参考信号在频率和相位上同步的电路,目前已从性能较低的线性模拟锁相环发展到现代的高性能数字锁相环和数模混合锁相环,在电子学、通信和仪器仪表等领域广泛应用。在众多锁相环技术中,数模混合的电荷泵锁相环(CPPLL)以其锁定相差小和捕获范围大的优点成为当前锁相环的主流产品。
本文设计了一个用于USB2.0PHY时钟恢复电路的锁相环频率综合器,论文主要阐述了这个电路系统的设计方法。环路中的鉴频鉴相器采用了双边沿触发的电路结构,有效地减小了传统鉴频鉴相器中的死区。电荷泵结构也作了一定的改进,采用了消除过冲现象的电荷泵电路,减小了非理想因素。本文对锁相环核心模块压控振荡器进行了深入研究与设计,实现了一个高线性度差分结构的压控振荡器。分频器采用单相时钟TSPC逻辑实现。
最后,本论文还完成了差分电荷泵锁相环的版图布局与设计。
6.学位论文敬小成电荷泵锁相环的研究与设计2007
电荷泵锁相环具有易集成、低功耗、无相差锁定、低抖动等优点,运用十分广泛。在面向SOE的时钟产生器IP核等应用中,电荷泵锁相环在噪声、功耗、面积等方面有了更高的要求。本次研究主要从系统、电路、版图三个方面对电荷泵锁相环的性能进行优化。
7.学位论文刘天伟高阶多相位电荷泵锁相环电路设计2005
本文首先简要介绍了锁相技术的发展历史,发展现状与研究方向。第二章分析电荷泵锁相环的基本原理及时域频域特性。第三章对电荷泵锁相环的系统特性及噪声特性作了详细研究。最后具体设计了高阶多相位电荷泵锁相环电路,并对电路整体仿真。
本文设计的高阶多相位电荷泵锁相环电路鉴频鉴相器消除了死区;电荷泵电路自带基准电流源并通过自举技术消除电荷分享效应;采用三阶RC无源滤波器设计;压控振荡器采用负阻控制单元延时、振荡频率较高、频率捕获范围内线性度很好。整体仿真结果显示可以看出电荷泵锁相环具有很好的相差检测能力、大的频率捕捉范围和良好的噪声特性。输出各相位信号之间相位差恒定、输出信号抖动小。
在0.18μm CMOS工艺下,利用HSPICE仿真软件对该锁相环各功能电路和系统电路进行仿真。仿真结果表明,系统锁定时间为4μs,锁定时输出稳定的622MHz时钟频率,达到了预期效果。
10.学位论文梁星应用于LVDS串行器的电荷泵锁相环的设计2009
锁相环作为现代时钟电路的重要组成部分,已经成为超大规模集成电路中必不可少的一个模块,在通讯、数字集成电路等领域得到了广泛的应用。<br>
本文采用0.18μm CMOS工艺实现了一种可用于光纤通信SDH系统的电荷泵锁相环。此锁相环的输入信号的中心频率为155.52MHz,输出信号的中心频率是622.08MHz,可应用在SDH系统中STM-1和STM-4两个速率级别的通信系统。
电荷泵锁相环包括鉴频鉴相器、电荷泵、低通滤波器、压控振荡器和分频器五个电路模块。电荷泵是锁相环电路的核心单元,决定锁相环的性能。针对电荷泵充放电电流失配的问题,本文设计一种新型增益提高结构,提高电荷泵的输出电阻,减小沟道调制效应的影响,使匹配性能显著提高。压控振荡器采用差分环形结构,可以减小噪声的影响;用对称负载作为可变电阻以增大线性调节范围,利用正反馈锁存器,提高振荡器的转换速率。其它模块也采用了优化的电路结构。