触发器练习题
20.RS触发器练习
一、判断题1.仅具有保持和翻转功能的触发器是RS触发器。
（）2.基本的RS触发器具有“空翻”现象。
（）3.为了使时钟控制的RS触发器的次态为1，RS的取值应为RS=01。
（）4.同步RS触发器只有在CP信号到来后，才依据R、S信号的变化来改变输的状态。
（）5.触发器能够存储一位二值信号。
（）6.触发器与门电路一样，输出状态仅取决于触发器的即时输入情况。
（）7.时钟脉冲的主要作用是使触发器的输出状态稳定。
（）8.主从触发器电路中，主触发器和从触发器输出状态的翻转是同时进行的。
（）9.组合逻辑电路的基本单元是门电路。
（）二、选择题1.或非门构成的基本RS触发器的输入S=1、R=0，当输入S变为0时，触发器的输出将会（）。
A.置位B.复位C.不变2.基本RS触发器74LS279的输入信号是（）有效。
A.低电平B.高电平C.保持不变3.同步RS触发器电路中，触发脉冲消失后，其输出状态（）。
A.保持状态B.状态会翻转C.置1D.置04.触发器引入时钟脉冲的目的是（）。
A.改变输出状态B.改变输出状态的时刻受时钟脉冲的控制C.改变输入状态5.仅具有置“0”和置“1”功能的触发器是（）。
A.基本RS触发器B.同步RS触发器C.D触发器D.JK触发器6.仅具有保持和翻转功能的触发器是（）。
A.JK触发器B.T触发器C.D触发器D.Tˊ触发器7.触发器由门电路构成，但它与门电路功能不同，主要特点是（）。
A.具有翻转功能B.具有保持功能C.具有记忆功能D.具有置“0”功能8.与非门构成的基本RS触发器的约束条件是（）。
A.S+R=0B.S+R=1C.SR=0D.SR=19.按触发器触发方式的不同，双稳态触发器可分为（）。
A.高电平触发和低电平触发B.上升沿触发和下降沿触发C.电平触发或边沿触发D.输入触发或时钟触发10.按逻辑功能的不同，双稳态触发器可分为（）。
A.RS、JK、D、T等B.主从型和维持阻塞型C.TTL型和MOS型D.上述均包括三、填空题1.RS触发器按结构不同可分为无时钟输入端的基本RS触发器和有时钟输入端的触发器。
数电触发器习题
数电触发器习题触发器是数字电路中常用的重要元件，用于存储和处理信息。
在数字电路的设计与实现中，经常需要使用触发器来完成不同的任务。
以下是一些关于数电触发器的习题，旨在帮助读者加深对触发器的理解和应用。
问题一：D触发器的真值表和特性方程D触发器是最简单的触发器之一，其输入信号为D（数据输入）和Clk（时钟输入），输出信号为Q（输出）和Q’（输出的补）。
请完成以下任务：1.给出D触发器的真值表。
D Clk Q Q’0 0 Q(n) Q’(n)0 1 0 11 0 Q(n) Q’(n)1 1 1 02.根据真值表，写出D触发器的特性方程。
Q(n+1) = D + Q(n) * Clk’Q’(n+1) = D’ + Q’ * Clk’问题二：JK触发器的真值表和特性方程JK触发器是一种可以实现各种功能的多功能触发器，其输入信号为J（置位输入）、K（复位输入）和Clk（时钟输入），输出信号为Q（输出）和Q’（输出的补）。
请完成以下任务：1.给出JK触发器的真值表。
J K Clk Q Q’0 0 0 Q(n) Q’(n)0 0 1 Q(n) Q’(n)0 1 0 0 10 1 1 0 11 0 0 1 01 0 1 1 01 1 0 \* \*1 1 1 \* \*注：*代表不确定状态。
2.根据真值表，写出JK触发器的特性方程。
Q(n+1) = (J * Q’(n)’)’ * (K’ * Q(n))’Q’(n+1) = (J’ * Q(n))’ * (K * Q’(n)’)’问题三：T触发器的状态转换图和特性方程T触发器是一种特殊的JK触发器，其输入信号为T（切换输入）和Clk（时钟输入），输出信号为Q（输出）和Q’（输出的补）。
请完成以下任务：1.绘制T触发器的状态转换图。
T触发器状态转换图注：图中S0、S1、S2、S3分别表示T触发器的四种状态。
2.根据状态转换图，写出T触发器的特性方程。
Q(n+1) = T * Q’(n)’ + T’ * Q(n)Q’(n+1) = T’ * Q’(n)’ + T * Q(n)问题四：D触发器与JK触发器的状态表达式转换已知D触发器和JK触发器的状态表达式分别为：D触发器：Q(n+1) = D + Q(n) * Clk’JK触发器：Q(n+1) = (J * Q’(n)’)’ * (K’ *Q(n))’请完成以下任务：将D触发器的状态表达式转换为JK触发器的状态表达式。
触发器试题
触发器试题
1、下列有关触发器的描述，错误的是（B）
A、触发器是一种特殊的存储过程，用户不能直接调用
B、触发器inserted表和deleted表有共同记录
C、触发器可以用来定义比check约束更复杂的规则
D、删除触发器可以哟弄DROP TRIGGER命令，也可以用管理平台操作
2、关于触发器的正确说法是（D）
A、D ML触发器控制表记录
B、DDL触发器实现数据库管理
C、D ML触发器不能控制所有数据完整性
D、触发器中的T-SQL代码在事件产生时执行
3、关于触发器的错误说法是（C）
A、游标一般用于存储过程
B、游标也可以用于触发器
C、应用程序也可以调用触发器
D、触发器一般是针对表
4、当触发器执行时，系统会创建临时表保存用户操作更改的行的新值和旧值，UPDATE操
作所涉及的旧值会被临时保存在（C）
A、u pdate表
B、inserted表
C、d eleted表
D、i nserted表和update表
5、如果有两个事物同时对数据库中同一数据进行操作，不会引起冲突的是（D）
A、一个DELETE和一个SELECT
B、一个SELECT和一个DELETE
C、两个UPDATE
D、两个SELECT
判断题
6、触发器基于一个表创建，但是可以针对多个表进行操作（对）
7、触发器（trigger）是一种特殊的存储过程（对）
8、触发器被定义以后，只有当用户调用它时才触发，用户不调用时，触发器不起作用（错）
9、可以根据完整性的需要，对某一个表定义SELECT触发器（错）
10、触发器主要是通过表操作事件进行触发而被执行的（对）。
触发器练习题
一、判断题1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路（）2、RS、JK、D和T四种触发器中，唯有RS触发器存在输入信号的约束条件（）3、与非门的输入端加有低电平时，其输出端恒为高电平。
（）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
（）5、时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还与电路的上一个状态有关。
（）6、组合逻辑电路的输出只与当时的输入有关，与电路的上一个状态无关，没有记忆功能。
（）7、触发器是时序逻辑电路的基本单元。
（）8、时序逻辑电路由组合逻辑电路和存储电路构成。
（）9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。
（）10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。
（）11、译码器、比较器属于组合逻辑电路。
12、数字电路可分为组合逻辑电路和时序逻辑电路。
13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。
14、实现同一逻辑功能的逻辑电路可以不同15、译码是编码的逆过程。
16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20、七段显示译码器有共阳极和共阴极显示器两种接法.21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22、高电平有效的显示译码器可驱动共阴极接法的数码管23、低电平有效的显示译码器可驱动共阳极接法的数码管24、高电平有效的显示译码器可驱动共阳极接法的数码管25、低电平有效的显示译码器可驱动共阴极接法的数码管26、同一CP控制各触发器的计数器称为异步计数器（）27、各触发器的信号来源不同的计数器称为同步计数器（）28、1个触发器可以存放2个二进制数（）29、D触发器只有时钟脉冲上升沿有效的品种。
《触发器》练习题
《触发器》练习题一、填空题1、数字电路可分为________________电路和________________电路。
2、触发器具有_________个稳定状态，在输入信号消失后，它能保持______________不变，即这种电路具有______________功能。
3、在CP脉冲作用下，根据输入信号J、K的不同组合状态，凡具有_____________、_____________、_____________和_____________功能的电路称为JK触发器。
４、同步RS触发器状态的改变与________________信号同步。
５、主从触发器是一种能防止_______________现象的实用触发器。
６、时序逻辑电路与组合逻辑电路的最大区别在于____________________________。
二、选择题1、为了提高抗干扰能力，触发脉冲宽度_________。
A、越宽越好B、越窄越好C、随意2、触发器电路如图1所示，其次态方程为_________。
A、Q n+1=1B、Q n+1=0C、Q n+1= Q nD、Q n+1=nQTC1Q Q _CP=1ATC1QQ_CP(1)(2)3、触发器电路如图2所示，当A=1时，其次态方程为_________。
A、Q n+1=1B、Q n+1=0C、Q n+1= Q nD、Q n+1=nQ4、要求JK触发器状态由0→1，其激励输入端JK应为____________。
A、JK=0⨯B、JK=1⨯C、JK=⨯0D、JK=⨯15、为了使同步RS触发器的次态为1，RS的取值应为___________。
A、RS=00B、RS=01C、RS=10D、RS=116、仅具有置0、置1功能的触发器称为__________。
A、JK触发器B、基本RS触发器C、D触发器7、仅具有翻转功能的触发器称为__________。
A、JK触发器B、T触发器C、D触发器D、T‘触发器8、基本RS触发器电路中，触发脉冲消失后，其输出状态__________。
最新触发器练习题
触发器练习题一、填空题1、触发器具有 个稳定状态，在输入信号消失后，它能保持 。
2、在基本RS 触发器中，输入端D R 或D R 能使触发器处于 状态，输入端D S 或D S 能使触发器处于 状态。
3、同步RS 触发器状态的改变是与 信号同步的。
4、在CP 脉冲和输入信号作用下，JK 触发器能够具有 、 、 、和 的逻辑功能。
5、对于JK 触发器，当CP 脉冲有效期间，若J=K=0时，触发器状态 ；若K J =时，触发器 或 ；若J=K=1时，触发器状态 。
6、与主从触发器相比， 触发器的抗干扰能力较强。
7、对于JK 触发器，若J=K ，则可完成 触发器的逻辑功能。
8、对于JK 触发器，若K J =，则可完成 触发器的逻辑功能。
二、判断题1、触发器有两个稳定状态，一个是现态，一个是次态。
（ ）2、触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。
（ ）4、同步D 触发器的Q 端和D 端的状态在任何时刻都是相同的。
（ ）5、同一逻辑功能的触发器，其电路结构一定相同。
（ ）6、仅具有反正功能的触发器是T 触发器。
（ ）三、选择题1、对于触发器和组合逻辑电路，以下（ ）的说法是正确的。
A 、两者都有记忆能力B 、两者都无记忆能力C 、只有组合逻辑电路有记忆能力D 、只有触发器有记忆能力2、对于JK 触发器，输入J=0、K=1，CP 脉冲作用后，触发器的1+n Q 应为（ ）。
A 、0B 、1C 、可能是0，也可能是1D 、与n Q 有关3、JK 触发器在CP 脉冲作用下，若使n n Q Q =+1，则输入信号应为（ ）。
A 、1==K JB 、Q K Q J ==,C 、Q K Q J ==,D 、0==K J4、具有“置0” “置1” “保持” “翻转”功能的触发器叫（ ）。
A 、JK 触发器B 、基本RS 触发器C 、同步D 触发器 D 、同步RS 触发器5、边沿控制触发的触发器的触发方式为（ ）。
触发器复习题及答案
触发器复习题及答案班级： 姓名： 学号：4.1 分析图题4.1所示RS 触发器的功能，并根据输入波形画出Q 和Q 的波形。
4.2 边沿触发器接成图题4.3(a)、 (b)、 (c)、 (d)所示形式，设初始状态为0，试根据图(e)所示的CP 波形画出Q a 、Q b 、Q c 、Q d 的波形。
QQR S“1”(a )(b )(c )1234CP“0”4.3 维持阻塞D 触发器接成图题4.3(a)、 (b)、 (c)、 (d)所示形式，设触发器的初始状态为0，试根据图(e)所示的CP 波形画出Q a 、Q b 、Q c 、Q d 的波形。
(e)4.4 下降沿触发的JK 触发器输入波形如图题4.4所示，设触发器初态为0，画出相应输出波形。
DQ aDCPQ bDQ cDQ CP“0”(a )(b )(c )(d )CP JK“1”“0”“0”4.5 边沿触发器电路如图题4.5所示，设初状态均为0， 试根据CP 波形画出Q 1、Q 2的波形。
4.6 边沿触发器电路如图题4.6所示，设初状态均为0，试根据CP 和D 的波形画出Q 1、 Q 2的波形。
2CP“0”2CPD “0”4.7 边沿T 触发器电路如图题4.7所示，设初状态为0，试根据CP 波形画出Q 1、Q 2的波形。
Q Q 1234CP“0”习题答案4.1 输出波形如图题K4.1所示。
图题K 4.14.2 输出波形如图题K4.2所示。
图题K 4.24.3 输出波形如图题K4.3所示。
图题K 4.34.4 输出波形如图题K4.4所示。
CPJKQ图题K 4.44.5 输出波形如图题K4.5所示。
CPQ1Q2图题K 4.5 4.6 输出波形如图题K4.6所示。
图题K4.64.7 输出波形如图题K4.7所示。
图题K4.7。
触发器练习题
触发器练习题一、填空题1、触发器具有 个稳定状态，在输入信号消失后，它能保持 。
2、在基本RS 触发器中，输入端D R 或D R 能使触发器处于 状态，输入端D S 或D S 能使触发器处于 状态。
3、同步RS 触发器状态的改变是与 信号同步的。
4、在CP 脉冲和输入信号作用下，JK 触发器能够具有 、 、 、和 的逻辑功能。
5、对于JK 触发器，当CP 脉冲有效期间，若J=K=0时，触发器状态 ；若K J =时，触发器 或 ；若J=K=1时，触发器状态 。
6、与主从触发器相比， 触发器的抗干扰能力较强。
7、对于JK 触发器，若J=K ，则可完成 触发器的逻辑功能。
8、对于JK 触发器，若K J =，则可完成 触发器的逻辑功能。
二、判断题1、触发器有两个稳定状态，一个是现态，一个是次态。
（ ）2、触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。
（ ）4、同步D 触发器的Q 端和D 端的状态在任何时刻都是相同的。
（ ）5、同一逻辑功能的触发器，其电路结构一定相同。
（ ）6、仅具有反正功能的触发器是T 触发器。
（ ）三、选择题1、对于触发器和组合逻辑电路，以下（ ）的说法是正确的。
A 、两者都有记忆能力B 、两者都无记忆能力C 、只有组合逻辑电路有记忆能力D 、只有触发器有记忆能力2、对于JK 触发器，输入J=0、K=1，CP 脉冲作用后，触发器的1+n Q 应为（ ）。
A 、0B 、1C 、可能是0，也可能是1D 、与n Q 有关3、JK 触发器在CP 脉冲作用下，若使n n Q Q =+1，则输入信号应为（ ）。
A 、1==K JB 、Q K Q J ==,C 、Q K Q J ==,D 、0==K J4、具有“置0” “置1” “保持” “翻转”功能的触发器叫（ ）。
A 、JK 触发器B 、基本RS 触发器C 、同步D 触发器 D 、同步RS 触发器5、边沿控制触发的触发器的触发方式为（ ）。
触发器练习
触发器练习（一）1、画出图题5-1所示的RS 触发器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RSRSRQQ....图题5-12、画出图题5-2所示的RS 触发器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RS RQQ...SR....图题5-23、画出图题5-3所示的同步RS 触发器输出端Q 、Q 端的波形，输入端S 、R 与CLK 的波形如图所示。
（设Q 初始状态为0）C1S RS RQQ....CLKS RCLK...图题5-34、画出图题5-4所示的同步D 触发器输出Q 端的波形，输入端D 与CLK 的波形如图所示。
（设Q 初始状态为0）C1DDQQ....CLKDCLK..图题5-45、若在图5-5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其 Q 和Q端波形，设初态Q =0。
SRCP触发器练习（二）1、画出图题5-6所示的同步JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。
（设Q 初始状态为0）J KQQ..CLKJKCLK ......C11J 1K..图题5-62、画出图题5-6所示的边沿触发D 触发器输出端Q 端的波形，输入端D 与CLK的波形如图所示。
（设Q 初始状态为0）C11D D QQ....CLKDCLK...D QQ....CLKDCLK...C11D （1）（2）3、画出图题5-7所示的边沿D 触发器输出Q 端的波形，CLK 的波形如图所示。
（设Q 初始状态为0）C11D Q 1CLK....CLK.1C11D Q 2CLK .CLK .图题5-74、画出图题5-8所示的JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。
（设Q 初始状态为0）J KQQ....CLKJ KCLK ...C11J 1KJ KCLK ......图题5-85、试画出图题5-9所示T 触发器输出Q 端的波形，输入端CLK 的波形如图所示。
电工技术rs触发器试题及答案
电工技术rs触发器试题及答案作文题目：电工技术RS触发器试题及答案电工技术RS触发器是电子工程中常见的逻辑门电路，它具有存储和控制信号的功能。
下面将给出一些关于电工技术RS触发器的试题及答案，以供学习和参考。
一、选择题1. RS触发器中的R和S分别代表什么？A. Reset（复位）和 Set（置位）B. Register（寄存器）和 Switch（开关）C. Real（真）和 Simulation（模拟）D. Reverse（反转）和 Sequential（时序）正确答案：A2. RS触发器的输入信号可以是什么形式？A. 电流B. 电压C. 频率D. 光强度正确答案：B3. RS触发器的输出信号可以是什么形式？A. 电流B. 电压C. 频率D. 光强度正确答案：B4. 在RS触发器中，当R和S同时为1时，会出现什么情况？A. 触发器处于复位状态B. 触发器处于置位状态C. 触发器处于不稳定状态D. 触发器不受影响正确答案：C二、填空题1. RS触发器的输出状态取决于________和________的输入状态。
正确答案：R，S2. RS触发器有________个稳定的输出状态。
正确答案：2（置位和复位状态）3. RS触发器可以通过对________和________信号进行操作来实现状态的改变。
正确答案：R，S4. RS触发器可以用于________和________等应用。
正确答案：时序电路，计算机存储器三、简答题1. 请简要解释RS触发器的工作原理。
答：RS触发器由两个输入端（R和S）和两个输出端（Q和Q'）组成。
当R和S的输入状态变化时，根据其真值表，触发器的输出状态会发生相应的改变。
具体而言，当R=0，S=0时，触发器保持上一个状态；当R=0，S=1时，触发器复位，输出Q=0；当R=1，S=0时，触发器置位，输出Q=1；当R=1，S=1时，触发器不稳定，输出状态不确定。
2. RS触发器有哪些应用领域？答：RS触发器可以用于时序电路中，例如计数器、移位寄存器等。
触发器试卷练习题
触发器单元测试试卷班级： 姓名: 得分：一、填空题：（20分）1. 触发器有两个输出端_______和________，正常工作时两端的状态互补，以_________端的状态表示触发器的状态。
2. 按结构形式的不同，RS 触发器可分为两大类：一类是没有时钟控制的____________触发器,另一类是具有时钟控制端的__________触发器。
3. 按逻辑功能划分，触发器可以分为________触发器、 ___________触发器、__________触发器和________触发器四种类型。
4. 钟控触发器也称同步触发器，其状态的变化不仅取决于___________信号的变化，还取决于___________信号的作用。
5. 钟控触发器按结构和触发方式分，有电位触发器、_________触发器、_________触发器和主从触发器四种类型。
6. 在CP 脉冲和输入信号作用下,JK 触发器能够具有______ 、_________ 、____________ 和_____________ 的逻辑功能.7. 在CP 脉冲和输入信号作用下,D 触发器能够具有______ 和_____________ 的逻辑功能.8. 边沿控制触发的触发器的触发方式为有( )、（ ）两种。
二、选择题：（20分）1.能够存储 0、1 二进制信息的器件是 （ ）A.TTL 门B.CMOS 门C.触发器D.译码器2.触发器是一种（ ）Ａ．单稳态电路 Ｂ. 无稳态电路 Ｃ. 双稳态电路 Ｄ. 三稳态电路 3.用与非门构成的基本RS 触发器处于置 1 状态时，其输入信号S 、R 应为（ ） A.00=S R Ｂ.01=S R C.10=S R D. 11=S R4.用与非门构成的基本RS 触发器，当输入信号 S = 0、R = 1时，其逻辑功能为( )A.置1B.置0C.保持D.不定5.下列触发器中，输入信号直接控制输出状态的是 （ ）A ．基本RS 触发器 B. 钟控RS 触发器C. 主从JK 触发器D. 维持阻塞D 触发器6.具有直接复位端 d R 和置位端d S 的触发器，当触发器处于受CP 脉冲控制的情况下工作时，这两端所加的信号为 ( )A. 00d d =S RB. 01d d =S RC. 10d d =S RD. 11d d =S R7.输入信号高电平有效的 RS 触发器中，不允许的输入是（ ）A.RS=00B.RS=01C.RS=10D.RS=118.下列触发器中，具有置0、置1、保持、翻转功能的是( )A. RS 触发器B. D 触发器C.JK 触发器D. T 触发器9.时钟触发器产生空翻现象的原因是因为采用了（ ）A.主从触发方式B.上升沿触发方式C.下降沿触发方式D.点位触发方式10.当输入J = K = 1时，JK 触发器所具有的功能是( )A.置0B.置1C.保持D.翻转三、判断题(20分)1、1个触发器可以存放2个二进制数( )2、D 触发器只有时钟脉冲上升沿有效的品种。
《数字电路-触发器》试题
《脉冲数字电路—触发器》试题姓名_________学号_________一、填空题：（每空1分，共30分）1、触发器具有两个互补的输出端Q和Q，定义Q＝1、Q＝0为触发器的____状态；Q＝0、Q＝1为触发器的______状态。
2、同步RS触发器的的改变是与________________信号同步的。
3、按逻辑功能分，触发器主要有___________、___________、___________和_____________、__________五种类型。
4、触发器的S D端、R D端可以根据需要预先将触发器置______或置______，不受__________________的同步控制。
5、按CP触发方式分，触发器主要有________触发、________触发、_______触发和主从触发四种类型。
6、RS触发器具有_________、_________、________三项逻辑功能。
7、凡是具有_________、_________、________和_______四项逻辑功能的触发器称为JK触发器。
8、主从RS触发器是由两个____________触发器组成，前级称_______触发器，后级称______触发器。
9、在CP作用下，输入信号T=0时，触发器_______________；T=1时，触发器状态发生________________，这种触发器称为T触发器。
10、对于JK触发器，若初态Q n=1，当J=K=1时，Q n+1=_______。
11、对于T型触发器，若初态Q n=1，欲使Q n+1=0，则T=____。
12、D型触发器的初态Q n=0，欲使Q n+1=1，则D=________。
13、电路如图，若初态Qn=1，则次态Q n+1=_______。
二、单选题：（每小题2 分，共20 分）1、基本RS触发器电路中，当触发脉冲消失后，其输出状态( )A、恢复原状态B、保持现状态C、0状态D、1状态2、基本RS触发器处于1状态时，其对应的输出端Q和Q分别为( )A 、Q=0 Q=1B 、Q=1 Q=0C 、Q=1 Q=1D 、Q=0 Q=03、同步RS 触发器禁止( )A 、R 端、S 端同时为1B 、R 端、S 端同时为1C 、R 端、S 端同时为0D 、R 端、S 端同时为04、右图中，由JK 触发器构成了( ) A 、D 触发器 B 、基本RS 触发器 C 、T 触发器 D 、同步RS 触发器5、对于JK 触发器，输入J=0、K=1，CP 脉冲作用后，触发器的状态应为( ) A 、不定 B 、置0 C 、置1 D 、翻转6、右图中，由JK 触发器构成了( ) A 、D 触发器 B 、基本RS 触发器 C 、T 触发器 D 、同步RS 触发器7、T ′ 触发器的逻辑功能是( )A 、置0、置1B 、保持、翻转C 、翻转D 、置1、翻转8、JK 型触发器欲实现Q n+1=Q n 逻辑功能，J 、K 取值的正确组合是： A 、J=0 K=0 B 、J=0 K=1 C 、J=1 K=0 D 、J=1 K=19、下列触发器中不能克服空翻现象的是( )A 、主从RS 触发器B 、主从JK 触发器C 、边沿触发器D 、同步RS 触发器 10、RS 触发器波形如图，则该触发器为( )A BC三、分析、作图题：（共50分） 1、同步RS 触发器的初始状态Q=0。
触发器练习题
1
S
SD
& d
R
CP 1
S
•9
同步RS 触发器的功能表
CP R S Q Q
0 φφ
保持
1 00
保持
1 01 1 0
1 10 0 1
1 1 1 不确定
逻
辑Q
Q
符 RD R C S SD 号
简化的功能表
§13.1.2#43;1 Qn 1
1
0
0
1
1 不确定
Qn+1 为新状态， Qn 为原状态
学完本章应掌握以下问题：
1. 触发器的输出随输入如何变化？
牢记 R-S、 JK 、D 及T 和T触发器的真值表。 逻辑符号
2. 触发器的输出在何时变化？
上升沿触发还是下降沿触发？ 3. 触发器的初始状态如何设定？
RD KC J SD
直接置位端和直接复位端。
不需要掌握触发器的内部电路结构和原理。
•1
# •20
第十三章 触发器 课后习题
•21
13-1 对于基本RS 触发器，若输入波形如下，试分别画出原
态为0 和原态为1 对应时刻的Q 端和Q 端波形 SD
t RD
t
原态为0 原态为1
Q0
1 Q
1 Q
Q0
•22
13-2 试分析图示逻辑电路的功能，说明它是什么类型的触发
器，画出它的逻辑符号。
功能表
RD
CP
S R
Q
Q
#
•24
13-5 在下图所示输入信号激励下，试分别画出TTL主从型 和CMOS边沿型JK 触发器Q 端的波形，（触发器原态为 0）
CP J K
触发器同步练习
同步练习一、填空题1.具有两个稳定状态并能接收、保持和输出送来的信号的电路叫。
2.1级触发器可以记忆二进制信息，1位二进制信息有2种状态。
3.主从结构的触发器主要用来解决。
4.集成触发器有、和3种结构。
5.触发器功能的表示方法有、、和。
6.主从结构的JK触发器存在。
7.由与非门构成的基本RS触发器约束条件是。
Q。
8.试填写如表5.7所示的JK触发器特性表中的1+nQ。
9．试填写如表5.8所示的RS触发器特性表中的1+n10．边沿JK触发器解决了主从JK触发器的问题。
11.根据在CP控制下，逻辑功能的不同，常把时钟触发器分为、、、和5种类型。
12.JK触发器的特性方程为。
13.既克服了空翻现象，又无一次变化问题的常用集成触发器有和两种。
14.维持－阻塞D触发器是在CP 触发，其特性方程为。
15.主从JK触发器克服了钟控电平触发器的毛病，但存在有问题。
16.同步式时钟触发器是高电平触发方式，它存在 毛病。
17.主从型触发器的一次变化问题是指在CP ＝1期间，主触发器可能且仅能 而带来的问题。
18.N 级触发器可以记忆 种不同的状态。
19．把JK 触发器转换为T ‘触发器的方法是 。
20．把D 触发器转换为T ‘触发器的方法是 。
二、单向选择题1.主从JK 触发器是（ ）。
①．在CP 上升沿触发 ②．在CP 下降沿触发③．在CP ＝1的稳态下触发 ④．与CP 无关的2.已知RS 是或非门构成的基本RS 触发器的输入端，则约束条件为（ ）。
①．RS ＝0 ②．R ＋S ＝1③．RS ＝1 ④．R ＋S ＝03.已知R 、S 是2个与非门构成的基本RS 触发器输入端，则约束条件为（ ）。
①．R ＋S ＝1 ②．R ＋S ＝0③．RS ＝1 ④．RS ＝04.若JK 触发器的原状态为0，欲在CP 作用后仍保持为0状态，则激励函数JK 的值应是（ ）。
①．J ＝1，K ＝1 ②．J ＝0，K ＝0③．J ＝0，K ＝d ④．J ＝d ，K ＝d5．下列电路中，只有（ ）不能实现nn Q Q =+16.T 触发器特性方程（ ）。
触发器试题——精选推荐
一、选择题（每题2分，共10题）1: 一位十六进制数可以用（ ）位二进制数来表示。
A. 1B. 2C. 4D. 16 2: 逻辑函数B A F ⊕= 和 G=A ⊙B 满足关系（ ）相等。
A. G F = B. G F =' C. G F = D. G F =3. 三态门输出高阻状态时， 是不正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动4：要用n 位二进制数为N 个对象编码，必须满足（ ）。
A N = 2n B N ≥ 2n C N ≤ 2n D N = n5：串行加法器的进位信号采用（ ）传递，并行加法器的进位信号采用（ ）传递。
A 超前，逐位 B 逐位，超前 C 逐位，逐位 D 超前，超前6：存在一次变化问题的触发器是( )。
A RS 触发器B D 触发器C 主从JK 触发器D 边沿JK 触发器7．同步计数器和异步计数器比较，同步计数器的显著优点是( )。
工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟C P 控制8．下列逻辑电路中为时序逻辑电路的是( )。
A.变量译码器B.加法器C.数码寄存器D.数据选择器9. N 个触发器可以构成能寄存（ ）位二进制数码的寄存器。
A.N -1 B.N C.N +1 D.2N10：想选一个中等速度，价格低廉的A/D 转换器，下面符合条件的是（ ）。
A 逐次逼近型 B 双积分型C 并联比较型D 不能确定二、填空题（每题1分，共10题）1: 若用二进制代码对48个字符进行编码，则至少需要 （ ）位二进制数。
2：己知逻辑函数AC C B A Y +=，约束条件为C B =0，则卡诺图中有（ ）个最小项，有（ ）个无关项。
3．TTL 与非门的关门电平为0.8V ，开门电平为2V ，当其输入低电平为0.4V ，高电平为3.2V 时，其输入低电平噪声容限U NL = ( ) ；输入高电平噪声容限为U NH = ( ) 。
7.触发器习题及其答案
触发器习题及其答案1.由与非门组成的基本RS 触发器中输入图P5.1所示R D ’和S D ’的电压波形，试画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.1解：2.已知同步D 触发器CP 和D 端的输入电压波形如图P5.5所示，试画出输出Q端的电压波形。
设触发器的初始状态为Q=0。
图 P5.5解：3.已知同步JK 触发器输入CP 、J 、K 的电压波形如图P5.6所示，试画出输出Q和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.6解：R D ’ S D ’ Q Q ’CPDCPD Q CP J K Q Q ’CP JK4.TTL 边沿JK 触发器如图P5.7（a ）所示，输入CP 、J 、K 端的电压波形如图P5.7所示，试对应画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.7解：5.图P5.8(a)～(l)所示各边沿JK 触发器的初始状态都为1状态，试对应图P5.8(m)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
1J Q C1 1K Q ’ CPJ KCP JK QQ ’解：6.图P5.9(a)～(h)所示各边沿D 触发器的初始状态都为0状态，试对应图P5.9(i)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
解：CP Q1-(b)Q5-(f) Q8-(i) CP Q4-(e) Q6-(g) Q7-(h)7.试写出图P5.10所示各触发器的特性方程，并注明使用时钟条件。
解：(b)nnnnnnn QA QQ A AQ QQ A Q11111111)()(=+=⊕=+(c) nn n Q A Q A D Q 2212+===+8.在图P5.12(a)所示的电路中输入图P5.12(b)所示的CP 、A 、B 的电压波形，试写出它的特性方程，并画出输出Q 端的电压波形。
设触发器的初始状态为Q=0。
解：A K J ==⊙B=AB+B ACP 下降沿有效9.根据图P5.14(a)给定的逻辑电路和图P5.14(b)所示CP 的电压波形，试画出Q 0和Q 1端的电压波形。
江苏中职触发器练习题
一、填空题1. 基本RS 触发器，当R 、S 都接高电平时，该触发器具有____ ___功能。
2．D 触发器的特性方程为___ ；J-K 触发器的特性方程为______。
3．T 触发器的特性方程为。
4．仅具有“置0”、“置1”功能的触发器叫。
5．时钟有效边沿到来时，输出状态和输入信号相同的触发器叫____ _____。
6. 6. 若若D 触发器的D 端连在Q 端上，经端上，经100 100 100 个脉冲作用后，其次态为个脉冲作用后，其次态为0，则现态应为。
7．JK 触发器J 与K 相接作为一个输入时相当于触发器。
8. 8. 触发器有触发器有个稳定状态，它可以记录位二进制码，存储8 8 位二进制信息需要位二进制信息需要个触发器。
9．时序电路的次态输出不仅与即时输入有关，而且还与有关。
10. 10. 时序逻辑电路一般由时序逻辑电路一般由和两部分组成的。
11. 11. 计数器按内部各触发器的动作步调，可分为计数器按内部各触发器的动作步调，可分为___ ____计数器和____ ___计数器。
12. 12. 按进位体制的不同，计数器可分为按进位体制的不同，计数器可分为计数器和计数器两类；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。
1313．要构成五进制计数器，至少需要．要构成五进制计数器，至少需要级触发器。
1414．设集成十进制（默认为．设集成十进制（默认为8421码）加法计数器的初态为Q 4Q 3Q 2Q 1＝10011001，则经过，则经过5个CP 脉冲以后计数器的状态为。
1515．欲将某时钟频率为．欲将某时钟频率为32MHz 的CP 变为16MHz 的CP ，需要二进制计数器个。
16. 16. 在各种寄存器中，存放在各种寄存器中，存放N 位二进制数码需要个触发器。
17. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数移位，需要个移位脉冲。
触发器原理练习题
触发器原理练习题触发器是数字电路中常用的一种元件，用于存储和控制信号的状态。
它的原理基于稳态电路和时序逻辑的特性。
了解和熟练掌握触发器的原理对于数字电路的设计和工作原理的理解非常重要。
下面，我们来通过一些练习题来巩固对触发器原理的理解。
1. SR 触发器是最简单的一种触发器，用 S 和 R 两个输入控制其状态。
当 S 和 R 输入同时为 0 时，保持状态不变；当 S 和 R 输入都为 1 时，触发器进入非稳态，输出无法确定。
请说明 SR 触发器的输出在这种情况下会如何变化。
2. D 触发器是一种带有时钟输入的触发器，它的输出 D(t) 取决于输入 D 和时钟信号 CLK 的状态。
在给定的时钟上升沿或下降沿时，输入信号 D 的值会被保存在触发器中。
请问在每个时钟周期内，D 触发器的输出是什么？3. JK 触发器是随后发展出的一种触发器，它在 SR 触发器的基础上进行了改进。
JK 触发器有 J、K 输入和时钟 CLK 输入，它的输出 Q(t)取决于 J、K 和时钟信号的状态。
当 J 和 K 输入同时为 0 时，触发器保持原来的状态；当 J 和 K 输入同时为 1 时，触发器状态取反。
请问 JK 触发器的输出在这两种情况下会如何变化？4. T 触发器是一种特殊的 JK 触发器，它只有一个输入 T 和时钟CLK 输入。
当 T 输入为 0 时，触发器保持原来的状态；当 T 输入为 1 时，触发器状态取反。
请问 T 触发器的输出在这两种情况下会如何变化？通过以上的练习题，我们可以进一步加深对触发器原理的理解。
触发器在数字电路中起着非常重要的作用，可用于存储数据、控制时序逻辑以及实现计数器等功能。
因此，对于设计者来说，熟练掌握触发器的原理和性质，对于设计和优化数字电路至关重要。
除了触发器的基本原理外，还可以进一步学习其它类型的触发器，如带有异步复位功能的 SR 触发器、带有预置功能的 JK 触发器等等。
同时，也可以深入学习触发器的时序特性以及它们在计算机体系结构和数字信号处理中的应用。
电工学 触发器试题及答案
电工学触发器试题及答案触发器是数字电路中常用的元件之一，用于存储和处理信号。
本篇文章将为大家提供一些关于触发器的试题及答案，希望能够帮助读者更好地理解和掌握触发器的知识。
一、选择题1. 下列选项中，属于触发器的是：A. 与门B. 或门C. 与非门D. RS触发器答案：D. RS触发器2. 考虑一个JK触发器，当J=0，K=1时，该触发器的状态为：A. 高电平保持B. 低电平保持C. 状态不确定D. 前一状态保持答案：A. 高电平保持3. D触发器的特点是：A. 可以通过触发器内部的逻辑门实现任意功能B. 具有无限大的状态数C. 仅由外部时钟信号控制触发D. 输出反转延时较大答案：C. 仅由外部时钟信号控制触发二、填空题1. 一个T触发器有_____个稳定状态。
答案：22. JK触发器的J和K输入不能同时为____。
答案：13. RS触发器的输入是由_____实现的。
答案：两个交叉连接的与非门三、简答题1. 请解释触发器的工作原理。
触发器是数字电路中的存储元件，可以存储一个比特位。
它受到控制信号的作用，根据特定的触发条件改变输出状态。
触发器可以用于存储信息、数据暂存、时序控制等应用。
触发器一般包括一个或多个输入端和一个或多个输出端，可以通过控制输入信号的变化来改变输出状态。
2. 分别描述RS触发器和D触发器的功能及应用场景。
RS触发器是最基本的触发器之一，具有两个控制端R和S，可以用来存储一个比特位。
它的输出状态取决于输入信号和触发条件。
RS触发器常用于频率分频、计数器等数字电路中。
D触发器是一种特殊的RS触发器，只具有一个输入端D，用于存储一个比特位。
D触发器的输出状态在时钟信号的上升沿或下降沿发生变化，常用于数据寄存器和移位寄存器等电路中。
3. 请描述JK触发器的特点及其工作方式。
JK触发器是一种比较灵活的触发器，具有两个控制端J和K。
当J和K均为1时，JK触发器的输出状态取决于前一状态，可以实现状态的保持、置位和复位等功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
RD
SD
两个输入端 “0”态 “1”态
正是由于引入反馈，才使电路 具有记忆功能D=1时
若原状态为“0” 态：
Q
置“0”！
若原态为“1”态：
§13.1.1 Q=1 Q=0
Q=0 Q=1
1 1
& a 0
RD
0 0 & b 0 1
Q
Q
0 1
& a 1 0
RD
1 0 & b 1
Q
1 1
0 1
1 Qn
18
例2：假设初始状态 Q n = 0 ，画出Q1和Q2 的波 形图。
J Q K Q
CP Q1
CP
Q1
Q2
CP
J Q K Q
Q2
• 看懂逻辑符号 ； • 熟练使用功能表 。
19
常用“专业术语”介绍
清除：使 RD= 0，输出端Q置0。
预置：使 SD = 0，输出端Q置1。
Q
Q
RD K C J SD
Qn+1 Qn 0 1
Qn
该触发器带有直接置位复位端 下降沿触发
13
§13.3
逻辑符号
D触发器 §13.2
功能表
JK触发器
该触发器带有直接置位复位端 上升沿触发
Q
Q
RDD C SD
D 0 1
Qn+1 0 1
例：画出D触发器的输出波形。
CP D Q
Q
14
13.4 T' 和T触发器
一、T' 触发器
Q
Q
Q
Q R
C
S
CP
逻辑功能：每来一个 时钟脉冲，输出的状 态就翻转一次，也叫 计数器。
15
功能表
逻辑符号:
Q
T 0 1
Qn1 Qn
Q
Qn
RD T C
SD
时序图：
CP T Q
16
时序图
CP
J
K Q
保持
J Q
T
17
例1：画出主从 JK 触发器输出端波形图。
J
0 0
K
0 1
Q n+1
Qn 0
CP J K Q
§13.1.2
不确定
Qn+1 为新状态， Qn 为原状态
基本触发器的功能表
逻 辑 符 号
Q
Q
RD SD 1 0 1 0 1 1 0 0
Q
Q
RD R C S SD
保持原状态 0 1 1 0 不定状态
11
§13.1
三、主从RS 触发器
RS触发器
§13.1.3
CP＝1时：主触发器打开，从触发器封锁 CP＝0时：主触发器封锁，从触发器打开
输出变为： Q 1 Q 0
输出保持： Q1 Q0
6
输入RD=1, SD=1时
保持！
§13.1.1
若原状态：Q 1 Q 0
Q
若原状态： Q 0 Q 1
Q
0 0
& a 1
RD
1 1 & b
Q
1 1
& a
0 0 & b
0 1
Q
1
0
1 SD
1
RD
1 SD
输出保持原状态：
Q1 Q0
Qn
4.D触发器
Q
Q
RDD C SD
D 0 1
Qn+1 0 1
33
5.T 触发器
T
J K
Q
T为0时，保持； T为1时，状态翻转
CP
Q
Qn1 TQn T Qn
6.T 触发器
1
CP
J K
Q
Qn 1 Qn
计数功能
Q
7.D 触发器
D
1
J K
Q
Qn 1 D
34
CP
Q
CP S R
Q
Q
#
25
13-5
在下图所示输入信号激励下，试分别画出TTL主从型
和CMOS边沿型JK 触发器Q 端的波形，（触发器原态为 0）
CP
J K TTL主从型 Q CMOS边沿型 Q
#
26
13-6
在下图所示输入信号激励下，试画出D 触发器Q 端的 波形，（触发器原态为 0）。
CP D
Q
#
27
Q
Q
复位端
RD
SD
置位端
保持原状态 0 1 1 0 不定状态
2.同步RS 触发器 简化的功能表
R S 0 1 0 1 Qn+1 Qn 1 0 不确定
32
Q
Q
RD R C S SD
0 0 1 1
3.JK触发器
逻辑符号
Q
Q
功能表
RD K C J SD
J 0 0 1 1
K 0 1 0 1
Qn+1 Qn 0 1
SD
1 SD1
Q=0
输出仍保持“0”态：
Q=0 Q=1
输出变为“0”态：
Q=1
#
5
输入RD=1, SD=0时 若原状态：Q 0 Q 1
Q
置“1” ！
§13.1.1
若原状态： Q 1 Q 0
Q
1 0
& a 1
RD
0 1 & b
1
Q
0 0
& a 1
RD
1 1 & b 1
Q
0 SD 0
0 SD 0
Q
& a
1
& b
1 & d
CP
RD
1 & c
R
1 SD
& a
1
& b
R
RD
S
1 SD
& c
S
R
CP 1
& d
S
10
0 触发器保持原态
同步RS 触发器的功能表 CP R S Q Q
0 1 1 1 1 φ 0 0 1 1 φ 0 1 0 1 1 0 保持 保持 0 1
简化的功能表
R 0 0 1 1 S 0 1 0 1 Qn+1 Qn 1 0 不确定
Q
功能表
Qn RD SD 0 0 1 1 0 0 1 0 1 0 Qn+1 Q 0 n 1 0 不定 1 1 0 不定
Q
≥1
0
0
≥1
0
0 1 1 1
RD
SD
逻辑符号 0 1
0 Q1 Q 1 1
根据功能表，此为RS 触发器
1
RD
SD
#
24
13-4 主从型RS 触发器各输入信号如下图所示，试画出 Q 端 和Q 端的波形。 RD
D
RD SD
0 0 0 0 0 0
↑ ↑
0 1
0 1
Qn
1 0
Qn
↓ φ
φ φ
φ φ
1
0
0
1
0
1
1
0
无论其它输入如何, 只要SD=1, Qn+1=1
当RD、 SD 同时为1, 逻辑关系混乱
28
φ φ
1
1
1
1
D触发器，上升沿触发，置位、复位端高电平有效
13-10 判断图示电路是什么功能的触发器，并写出其特性方程
按功能分：有RS 触发器、D 型触发器、 JK触发器、T 型等； 按触发方式划分：有电平触发方式、主从 触发方式和边沿触发方式 。
3
§13.1
一、基本 RS 触发器
RS触发器
输入有4 种情况：
反馈 反馈 两个输出端
Q
Q
G1
RD SD
0 0 1 1 0 1 0 1
&
&
G2
输出Q和Q互为相反逻辑 所以只有两种状态： Q=0 Q=1 Q=1 Q=0
数据锁定： 触发器的输出状态固定不变， 这就称作“数据锁定”。它相 当于“保持”功能。
20
§13.1.1
RD SD= 0 1 原态为“0”
Q
Q=0 Q=1 Q=1
Q=0 Q=1 Q=0 Q=1 Q=0
1 0 1 1 0
1
1 0 0
& a 0 1
RD
0 & b
1
Q 1
原态为“1” RD SD= 1 0 原态为“0”
Q1
Q1 R D D
Q2 D R
Q2
A
B
R A B
Q1 Q2
30
例2：假设初始状态 Q n = 0 ，画出Q1和Q2 的波 形图。
J Q K Q
CP Q1
CP
Q1
Q2
CP
J Q K Q
Q2
• 看懂逻辑符号 ； • 熟练使用功能表 。
31
1. 基本 RS 触发器
Q
Q
RD SD 1 0 1 0 1 1 0 0
功能表
R 0 0 1 1 S 0 1 0 1 Qn+1 Qn 1 0 不确定
Q
Q
Q F从 Q R2 C S2 CP Q' F Q'
Q
Q C
SD
S
RD
R
R1 C S1
CP
主
逻辑符号
动作特点：时钟下降沿触发
12
§13.2
逻辑符号
Q
Q
JK触发器
功能表
RD K C J SD