1--集成电路版图设计概述
集成电路CAD版图设计PPT课件
§1.逻辑划分
• 布图规划过程与所用的算法和求解策略有关。一个典 型的布图规划过程一般包括：Bottom up结群并产生结 群树、Top down软模块布局、调整模块形状和确定模 块的引线位置，目标是使芯片面积、总连线长度最小 和优化输出结果。
• 布规划分为物理分级构造、分级布图规划和详细布图 构造三大部分，每个部分又分成若干过程。物理分级 构造是一个Bottom up结群和估计模块面积的过程；分 级布图规划则是个Top down软模块布局、布线区面积 估计和分配、模块形状调整以及布局修正的过程；随 后在详细布图构造中完成整个布局和布线。
（2）在A中取出一个单元a2，使Con(Ai，a2)为最大，即最相关。 如果存在两个以上连接度相同的单元，则选Dis(Ai，a2)最小 的单元，即a2与其它单元有弱的连接关系。
（3）检查
S( E(
Ai Ai
) )
S max 制条件。
如满足条件则
AAi
Ai a2 Aa2
22
• 为了简化布局，将平面划分为方格 的组成方式，这些格子用占位符
P p 1 ,p 2, ,p N 的集合描述，网表对象 M m 1 ,m 2 , ,m r 映射在占位符上。每一
个 mi M 对象与一组信号 S i 相关。
23
距离树
• 为了评估布局的质量，需要能够实施评价的量化指 标。布局决定了布线的连线总长度，距离树是一个 近似的指标,是一种互连线长度的定量方式，它和互 连线的最终长度有密切关系而且容易计算。
• Ai，Aj之间的分离度（即无关连线之和）为：
D (A ii,A s j) B (A i) B (A j) C(A o i,A jn )
12
连接度和分离度的关系
集成电路布图设计
集成电路布图设计
集成电路布图设计是指将电子元器件的电路连接和布局图进行设计，以实现特定电路功能的一种工作过程。
集成电路布图设计是电子器件集成化发展的重要环节之一，也是芯片设计中非常关键的一步。
通过布图设计，可以实现电子元器件间的电路连接和布局，确保电路的正常工作和性能稳定。
集成电路布图设计主要包括以下内容：
1. 元器件选择：根据电路设计的要求和功能需求，选择合适的元器件，如晶体管、电容器、电阻器等。
选取合适的元器件对电路的性能和功能具有关键作用。
2.电路连接：根据电路设计图，将各个电子元器件进行正确的
连接，确保信号的传输和处理正确无误。
电路连接需要考虑信号的传输速度、传输距离、信号干扰等因素。
3. 电路布局：合理布局电子元器件的位置和相互之间的间距，以确保电路的正常工作和稳定性。
电路布局需要考虑电子元器件的散热、信号传输等因素。
4. 电源供电：为电路提供稳定的电源供电。
电源供电需要考虑电压稳定性、电流容量等因素，以确保电路的正常工作和性能稳定。
5. 信号线和功耗线规划：合理规划信号线的走向和布局，减少信号干扰和功耗。
信号线和功耗线规划需要考虑电路的信号传
输速度、功耗等因素。
6. 确保设计的准确性和可靠性：通过电脑辅助设计软件进行电路布图设计，可以快速设计和修改电路布图，提高设计的准确性和可靠性。
集成电路布图设计是芯片设计过程中非常重要的一步，能够使芯片的性能和功能得到有效的实现和提升。
随着科技的不断发展和进步，集成电路布图设计将更加智能化和自动化，提高芯片的设计效率和性能。
集成电路版图设计
02 集成电路版图设计基础
CHAPTER
电路设计基础
01
模拟电路设计
02
运算放大器
03
比较器
04
触发器
电路设计基础
01
数字电路设计
02
组合逻辑电路
时序逻辑电路
03
04
可编程逻辑电 路
版图设计基础
版图编辑软件 ICEDrawer
版图设计基础
01
Laker
02
P甩 Pro
版图设计规则
03
版图设计基础
管的形状和尺寸等。
案例二：低功耗模拟电路版图设计
总结词
通过优化模拟电路的版图设计，实现低功耗的目的， 以满足便携式电子设备和物联网等领域的需求。
详细描述
低功耗模拟电路版图设计需要考虑模拟电路的性能和 功耗等方面，同时还需要考虑噪声和失真等方面的因 素。为了实现低功耗的设计，需要采用优化的版图设 计方法，如使用低阻抗的走线、优化晶体管的形状和 尺寸等。
3
antenna effect simulation
物理验证基础 01
P/R/O/L/C分析
热学参数分析（T）
03
02
电学参数分析（P/R/O）
电磁兼容性分析（EMC）
04
03 集成电路版图设计技术
CHAPTER
逻辑电路版图设计
逻辑电路
逻辑电路是实现逻辑运算和逻辑控制的电路，分为组合逻 辑电路和时序逻辑电路。在版图设计中，需要考虑到电路 的复杂性、功耗、速度等因素。
提高芯片的可测试性。
可制造性版图设计实践
符合制造规范
遵循制造规范和流程，确保版图设计具有良好的可制 造性。
集成电路版图设计
Y
X
(a)
(b)
Metal3 Via2
Electrode Metal2
Via1
Metal1
Contact P_l\plus_sele
ct/N_plu s_select Poly
Active N_well
TSMC_0.35m CMOS工艺版图各层图形之间最小交叠
X Y
N_well Active Poly P_plus_select/ N_plus_select Contact Metal1 Via1 Metal2 Electrode Via2 Metal3 Glass
最小宽度(minWidth) 单位：lambda=0.2m
12 2 2 3 2*2(固定尺寸) 3 2*2(固定尺寸) 3 3 2*2(固定尺寸) 5
2. 最小间距(minSep)
间距指各几何图形外边界之间的距离
TSMC_0.35m CMOS工艺版图各层图形之间的最小间隔
Metal3 Via2
19
第7章 版图设计
7.1 工艺流程定义 7.2 版图几何设计规则 7.3 图元 7.4 电学设计规则 7.5 布线规则 7.6 版图设计 7.7 版图检查 7.8 版图数据提交
20
8.3 图元
• 电路所涉及的每一种元件都是由一套掩模决定的几何形状 和一系列物理、化学和机械处理过程的一个有机组合。
• MOS管的可变参数为：栅长(gate_length)、栅宽(gate_width)和 栅指数(gates)。
• 栅长(gate_length)指栅极下源区和漏区之间的沟道长度，最小值 为2 lambda=0.4μm。
• 栅宽(gate_width)指栅极下有源区(沟道)的宽度，最小栅宽为3 lambda=0.6μm。
集成电路版图设计
《集成电路版图设计》课内实验学院：信息学院专业班级：学号：学生姓名：指导教师：模拟集成电路版图设计集成电路版图是电路系统与集成电路工艺之间的中间环节，是一个不可少的重要环节。
通过集成电路的版图设计，可以将立体的电路系统变为一个二维的平面图形，再经过工艺加工还原于基于硅材料的立体结构。
因此，版图设计是一个上承的电路系统，下接集成电路芯片制造的中间桥梁，其重要性可见一斑。
但是，集成电路版图设计是一个令设计者感到困惑的一个环节，我们常常感到版图设计似乎没有什么规矩，设计的经验性往往掩盖了设计的科学性，即使是许多多年版设计经验的人有时候也说不清楚为何要这样或者那样设计。
在此，集成电路版图设计是一门技术，它需要设计者具有电路系统原理与工艺制造方面的基础知识。
但它更需要设计者的创造性，空间想象力和耐性，需要设计者长期工作的经验和知识的积累，需要设计者对日异月新的集成电路发展密切关注和探索。
一个优秀的版图设计者对于开发超性能的集成电路是极其关键的。
在版图的设计和学习中，我们一直会面临匹配技术降低寄生参数技术熟悉电路作用（功能，频率）电流密度的计算（大电流和小电流的电流路径以及电流流向）等这些基本，它们也是最重要的问题。
版图的设计，从半导体制造工艺，到最后的后模拟过程都是非常关键的，里面所涉及的规则有1500——2000条，一些基本问题的解决方法和设计的调理化都将在下面提及。
模拟集成电路版图设计流程：阅读研究报告理解电路原理图了解电路的作用熟悉电流路径晶大小知道匹配器件明白电路中寄生，匹配，噪声的产生及解决方案对版图模块进行平面布局对整个版图进行平面布局熟练运用cadence软件进行版图绘制Esd的保护设计进行drc与lvs检查整理整个过程中的信息时刻做记录注意在设计过程中的交流集成电路制造工艺双极工艺：Cmos（p阱）工艺：版图设计经验总结：1 查看捕捉点设置是否正确.08工艺为0.1,06工艺为0.05,05工艺为0.025.2 Cell名称不能以数字开头.否则无法做DRACULA检查.3 布局前考虑好出PIN的方向和位置4 布局前分析电路，完成同一功能的MOS管画在一起5 对两层金属走向预先订好。
集成电路版图定义、内涵及实质
第一节集成电路版图定义、内涵及实质随着微电子技术的突飞猛进，新技术、新工艺、新材料不断涌现，设计方法、设计手段、设计理念不断更新，版图设计已从单纯的图形设计发展为需要综合考虑各方面因素的、复杂的设计问题。
一个优秀的版图设计工程师不仅需要了解版图设计的技术、技巧，还应该对相关的电路系统问题、工艺问题以及一些重要的物理效应有深刻的理解。
但是，集成电路版图设计也确实是令设计者们感到困惑的一个环节，我们常常感到版图设计似乎没有什么“规矩”，设计的经验性往往掩盖了设计的科学性。
即使是有多年版图设计经验的人有时也“说不清”为什么要这样或那样设计。
在多年的科研与教学实践中，我们感到版图设计方面的问题是最令学生感到无所适从的问题之一。
集成电路版图是电路系统与集成电路工艺之间的中间环节，是一个必不可少的重要环节。
通过集成电路版图设计，可以将立体的电路系统变为一个二维的平面图形，再经过工艺加工还原为基于硅材料的立体结构。
因此，版图设计是一个上承电路系统，下接集成电路芯片制造的中间桥梁，其重要性可见一斑。
集成电路版图定义：集成电路的版图就是为集成电路制造所用的掩膜上的几何图形。
集成电路版图内涵：集成电路的版图是集成电路设计到集成电路制造不可却少的技术环节。
集成电路版图实质：版图（Layout）设计或者称作物理（Physical设计是把每个原件的电路表示转换成图形集合表示，同时，元件间连接的线网也被转换成几何连线图形。
第二节 集成电路版图设计内涵及重要性一、集成电路版图设计内涵集成电路版图设计是创建工程制图（网表）的精确的物理描述的过程，而这一物理描述遵守由制造工艺、设计流程以及通过仿真显示为可行的性能要求所带来的一系列约束。
二、集成电路版图设计的重要性● 版图设计是集成电路产品设计中重要的一环。
● IC 版图设计师的主要职责是通过EDA 设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII 数据。
《集成电路版图设计》课件
了解各种元器件的工作原理是进行版图设计的基础，如晶 体管的工作原理涉及到载流子的运动和电荷的积累等。
元器件版图设计规则
在进行元器件版图设计时，需要遵循一定的设计规则，如 电阻的阻值计算、电容的容量计算等，以确保设计的准确 性和可靠性。
集成电路工艺
01 02
集成电路工艺流程
集成电路的制造需要经过多个工艺步骤，包括薄膜制备、光刻、刻蚀、 掺杂等，这些工艺步骤的参数和条件对集成电路的性能和可靠性有着重 要影响。
学生需要按照指导要求，完成集成电路版图设计实践任务，并
提交实践报告。
集成电路版图设计实践图设计
案例四
某混合信号集成电 路版图设计
案例一
某数字集成电路版 图设计
案例三
某射频集成电路版 图设计
案例五
某可编程逻辑集成 电路版图设计
集成电路版图设计实践经验总结
实践经验总结的重要性
特点
集成电路版图设计具有高精度、 高复杂度、高一致性的特点，需 要综合考虑电路功能、性能、可 靠性以及制造工艺等多个方面。
集成电路版图设计的重要性
01
02
03
实现电路功能
集成电路版图设计是将电 路设计转化为实际产品的 关键环节，是实现电路功 能的重要保障。
提高性能和可靠性
合理的版图设计可以提高 集成电路的性能和可靠性 ，确保产品在长期使用中 保持稳定。
DRC/LVS检查
进行设计规则检查和版图验证 ，确保版图设计的正确性和可 制造性。
布图输出
将版图数据输出到制造环节， 进行硅片的制作。
02
集成电路版图设计基础知识
半导体材料
半导体材料分类
半导体材料分为元素半导体和化合物半导体两大类，元素半导体包括硅和锗，化合物半导 体包括三五族化合物（如砷化镓、磷化镓等）和二六族化合物（如硫化镉、硒化镉等）。
集成电路版图设计
《集成电路版图设计》学院：_____________ 专业班级：_____________ 学号：_____________ 学生姓名：_____________ 指导教师：_____________摘要什么是集成电路？把组成电路的元件、器件以及相互间的连线放在单个芯片上，整个电路就在这个芯片上，把这个芯片放到管壳中进行封装，电路与外部的连接靠引脚完成。
什么是集成电路设计？根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。
《集成电路版图设计》基于Cadence软件的集成电路版图设计原理、编辑和验证的方法。
本次实验是基于Cadence版图设计软件平台，采用L50C7工艺库，设计一个运算放大器，并且，为了防止电路中各元件间产生闩锁效应，在实际生产流片中每个元件都应该添加保护环，以防止各元件间电流之间产生各种影响。
并且增加电路的稳定性和可靠性。
电路的验证采用的是Calibre验证工具，对电路版图进行了DRC验证和LVS验证。
关键词：Calibre，运算放大器目录一、电路设计流程 (1)二、版图的制作流程 (2)三、二级运算放大器的原理图 (3)四、器件尺寸的计算 (4)五、二级运算放大器原理图 (5)六、二级运算放大器版图 (9)心得体会 (11)参考文献 (12)一、电路设计流程设计规范行为级描述RTL描述（HDL）功能验证与测试逻辑组合门级网表逻辑验证与测试布局布线画物理版图版图验证生产设计规范是为了确定电路要应用的工艺，和所需要的指标。
这些指标包括：电源电压、功耗、增益、带宽、失真、噪声、输入输出动态范围、电路面积等。
行为级描述是实现系统功能所必须的编辑。
然后实行RTL描述，功能验证和测试，进行对错误的排除，再设计逻辑组合和门级网表，验证这些组合和网表是否正确，所有都正确了后进行布局布线，画出版图，再验证版图的准确性，就可以进行流片生产。
第6章集成电路版图设计概述-PPT课件
版图之一
版图之二
上面的版图有些复杂，看不清图形的细节，下面 我们先从认识简单的单元电路的版图开始，学习 版图的设计方法.
NMOS 管的版图
Poly-silicon N select
Active
P select
Metal
P-sub
PMOS
Nwell
CMOS-工艺的 横向-PNP
N-Well
第6章 版图设计概述及L-Edit简介
集成电路版图设计工作非常复杂，掌握集成电路 的版图设计技术不可能毕其功于一役，必须循序 渐进。在学习中不可能一次将所有细节都搞清楚， 有时我们需要忽略一些细节，而只关心问题的主 要方面，细节问题待以后学习。 下面我们先认识一下实际版图。 看两个用L-Edit设计的版图的例子：
Device Extract
组件特性提取器，可以生成电路串接文件，可以从布局 图形中，提取组件特性，包括电阻、电容、组件长度、 组件宽度和面积。 L-Edit/Extract 可将由 L-Edit 所画出的 layout 生成出 SPICE netlist,用来作 LVS 比对或者是用 T-SPICE 去做 layout 后段仿真。它能够提取出组件和使用者自己定义 的子电路,支持 90 度和 45 度的对象。电路中去标示组 件及节点对于寻找layout 里面的元素可以达到快速的提 取。 对 于 大 多 数 共 同的组 件 参数都 可 提取出 来 , 像 是 MOSFET 长 , 宽, 源极/ 汲极面积和周长。 Diodes, BJTs, MESFETs, JFETs 的面积。对于有阶层的子电路也能提 取，还包含电容和电阻。
APR (Standard Cell Place & Route)
《集成电路设计》课件
通过随机抽样和概率统计的方法，模 拟系统或产品的失效过程，评估其可 靠性。
可靠性分析流程
确定分析目标
明确可靠性分析的目 的和要求，确定分析 的对象和范围。
进行需求分析
分析系统或产品的使 用环境和条件，确定 影响可靠性的因素和 条件。
进行失效分析
分析系统或产品中可 能出现的失效模式和 原因，确定失效对系 统性能和功能的影响 。
DRC/LVS验证
DRC/LVS验证概述
DRC/LVS验证是物理验证中的两个重要步骤，用于检查设计的物 理实现是否符合设计规则和电路图的要求。
DRC验证
DRC验证是对设计的物理实现进行规则检查的过程，以确保设计的 几何尺寸、线条宽度、间距等参数符合设计规则的要求。
LVS验证
LVS验证是检查设计的物理实现与电路图一致性的过程，以确保设 计的逻辑功能在物理实现中得到正确实现。
版图设计流程
确定设计规格
明确设计目标、性能指标和制造工艺要求 。
导出掩模版
将最终的版图导出为掩模版，用于集成电 路制造。
电路设计和模拟
进行电路设计和仿真，以验证电路功能和 性能。
物理验证和修改
进行DRC、LVS等物理验证，根据结果进 行版图修改和完善。
版图绘制
将电路设计转换为版图，使用专业软件进 行绘制。
集成电路设计工具
电路仿真工具
用于电路设计和仿真的软件， 如Cadence、Synopsys等。
版图编辑工具
用于绘制版图的软件，如Laker 、Virtuoso等。
物理验证工具
用于验证版图设计的正确性和 可靠性的软件，如DRC、LVS等 。
可靠性分析工具
用于进行可靠性分析和测试的 软件，如EERecalculator、 Calibre等。
集成电路的版图设计
27
2. 微米设计规则，又称自由格式规则
——80年代中期，为适应VLSI MOS电路制造工 艺，发展了以微米为单位的绝对值表示的版图 规则。针对一些细节进行具体设计，灵活性大， 对电路性能的提高带来很大方便。适用于有经 验的设计师以及力求挖掘工艺潜能的场合。目 前一般的MOS IC研制和生产中，基本上采用这 类规则。其中每个被规定的尺寸之间没有必然 的比例关系。显然，在这种方法所规定的规则 中，对于一个设计级别，就要有一整套数字， 因而显得烦琐。但由于各尺寸可相对独立地选 择，所以可把尺寸定得合理。
7
版图设计图例
Poly Diff Al con
Vdd
P阱
T2 W/L=3/1 Vi Vo T1 W/L=1/1 Vi Vo
Vss
8
MOS集成电路的版图设计规则
基本的设计规则图解
9
10
11
12
13
14
15
p.333
16
17
18
19
20
21
22
MK1
23
24
25
26
3
poly-Si：取决于工艺上几何图形的分辨率。 Al:铝生长在最不平坦的二氧化硅上， 因此， 铝的宽度和间距都要大些，以免短路或断铝。 diff-poly：无关多晶硅与扩散区不能相互重叠， 否则将产生寄生电容或寄生晶体管。
Al Poly
diff
2
3
4
⑫ 接触孔： 孔的大小：22 diff、poly的包孔：1 孔间距：1
设计铝条时，希望铝条尽量短而宽。铝 条本身也要引入串连电阻，因此也需计算铝 条引入的串联电阻对线路的影响。铝条不能 相交，在不可避免的交叉线时，可让一条或 几条铝条通过多发射极管的发射极区间距或 发射区与基区间距，也可从电阻上穿过，但 不应跨过三次氧化层。 必须采用“磷桥” 穿接时，要计算“磷桥”引入的附加电阻对 电路特性的影响。一般不允许“磷桥”加在 地线上。但是在设计IC时应尽可能避免使用 扩散条穿接方式，因为扩散条不仅带来附加 电阻和寄生电容，同时还占据一定面积。 46
集成电路版图设计
集成电路版图设计
集成电路版图设计是指将电子元器件（如晶体管、电阻、电容等）根据电路图的要求进行布局和连线的过程，实现电路功能并将其制作成一张版图以供电路的制造和生产。
集成电路版图设计主要包括以下几个步骤：
1. 电路分析：根据电路的功能及要求，进行电路分析，确定电路的基本结构和模块。
2. 元件选择：根据电路的功能和性能要求，选择合适的元件进行布局。
不同的元件具有不同的特性，如低噪声、快速开关、高频率等，需根据实际要求进行选择。
3. 布局设计：根据电路的结构和模块，将元件进行合理的布局。
布局的目的是使得电路平衡，减少干扰和噪声，并提高电路的稳定性和可靠性。
4. 连线设计：根据电路的功能要求，将各个元件进行连线，形成完整的电路。
连线的设计需要合理安排电路信号的传输路径，避免信号干扰和交叉干扰。
5. 优化设计：对布局和连线进行优化，以提高电路的性能。
例如，优化连线的长度和宽度，减少信号延迟和功耗。
6. 输出版图：将优化后的电路设计转化成计算机可识别的格式，并输出成版图文件。
版图文件可以用于电路的制造和生产。
集成电路版图设计的目的是在满足电路功能要求的前提下，使电路布局和连线达到最佳性能。
对于大规模集成电路（VLSI）设计，还需要考虑功耗、热量和信号完整性等因素，以实现高集成度和高性能的电路设计。
随着技术的不断发展，集成电路版图设计也在不断演进，从传统的手工设计发展到计算机辅助设计（CAD）和自动化设计（EDA），大大提高了设计效率和准确性。
集成电路版图设计-59页PPT资料
3.5 dracula验证流程
• 使用Dracula 和Diva 的第一步是编写与自己的工艺一致 的命令文件，包括DRC、 ERC、 LVS、 LPE 文件。
3.6 dracula验证流程
3.7 dracula验证流程
3.8 参考及帮助
• 与版图验证有关的在线文档主要有以下 几个。InQuery 是用来显示验证结果的：
版图设计师的工作是将所设计的电路转换为图形描述格 式，即设计工艺过程需要的各种各样的掩膜版，定义这 些掩膜版几何图形的过程即Layout；
层次化、模块化的布局方式可提高布局的效率；
1.1 人工版图设计必要性
• 需要人工设计版图的场合 1、数字电路版图单元库的建立 2、绝大部分的数模混合电路 3、其它自动布线不能满足要求的设计
1.14电源线
1.15 掩蔽技术
• 掩蔽技术可以防护来自于或者去向衬底的电容耦 合。可以减小两条金属线之间的cross-talk
第二部分 Cadence版图设计工具 Virtuoso Layout Editor 介绍
2.1 版图规划与步骤
• 版图设计通常包括：模块化分；模块布局 (Pin的位置 和方向)；器件的布局和连接；块之间连结；I/O的位置 和连接
• 显示对于版图设计也很重要因此一定要有自己 的显示文件display.drf
2.4启动
• 启动版图大师的指令有： • Icfb：Full IC design environment • LayoutPlus: layout editor+diva • Layout: layout editor • 通过上述方法启动版图大师后，就会出
2.24 Layout (Design) Rules (VI)
《集成电路版图设计》课件
布局原则
在布局时，应遵循一些基本原则，如模块化、层次化、信号流向清晰等，以提高 布局的可读性和可维护性。
优化方法
可以采用一些优化方法来提高布局的效率和可读性，如使用自动布局算法、手动 调整布局、考虑布线约束等。
布线优化
布线原则
在布线时，应遵循一些基本原则，如 避免交叉、减少绕线、保持线宽一致 等，以提高布线的可靠性和效率。
04
集成电路版图设计技巧与优化
布图策略与技巧
布图策略
根据电路功能和性能要求，选择合适的布图策略，如层次化、模块化、对称性 等，以提高布图的效率和可维护性。
技巧
在布图过程中，可以采用一些技巧来提高布图的效率和可读性，如使用标准单 元、宏单元等模块化设计，以及合理利用布局空间、避免布线拥堵等。
布局优化
用于实现电路中的电阻功能，调节电流和电 压。
电感器
用于实现电路中的电感功能，用于产生磁场 和感应电流。
版图设计规则
几何规则
规定了各种几何元素的使用方法和尺寸 ，以确保版图的准确性和一致性。
器件规则
规定了各种器件的尺寸、形状和排列 方式，以确保器件的性能和可靠性。
连线规则
规定了各种连线元素的宽度、间距和 连接方式，以确保电路的可靠性和稳 定性。
直线
用于连接集成电路中的不同部 分，实现电路的导通。
弧线
用于表示不同层之间的过渡， 以平滑电路。
折线
用于表示复杂电路中的分支或 连接点。
点
用于表示电路中的节点或连接 点。
ቤተ መጻሕፍቲ ባይዱ 器件元素
晶体管
用于实现电路中的逻辑功能，是集成电路中 的基本元件。
电容器
用于实现电路中的电容功能，用于存储电荷 和过滤信号。
《集成电路版图设计与TannerEDA工具的使用》课件第1章
集成电路的分类方法非常多，如果按照应用领域来分， 可以分为通用集成电路和专用集成电路；如果按照电路的功 能来进行分类，可以分为数字集成电路、模拟集成电路和数 模混合集成电路；如果按照器件结构类型来分，可以分为 MOS集成电路、双极型集成电路和BiMOS集成电路；
如果按照集成电路的集成度来分，可以分为小规模集成 电路(SSI，Small Scale Integration)、中规模集成电路(MSI， Medium Scale Integration)、大规模集成电路(LSI，Large Scale Integration)、超大规模集成电路(VLSI，Very Large Scale Integration)、特大规模集成电路(ULSI，Ultra Large Scale Integration)和巨大规模集成电路(GSI，Giant Scale Integration)。
所谓分层设计，是指将集成电路的设计分为五个设计层 次，即行为级设计、RTL级设计、门级设计、晶体管级设计 和版图级设计。行为级设计是指用高级语言来建立行为模型， 即用高级语言来实现设计的算法。RTL级设计是指描述寄存 器之间数据的流动及数据的处理方法。门级设计是指设计逻 辑门及其互连方式。晶体管级设计是指将逻辑门进一步用晶 体管及互连关系来描述。版图级设计是指集成电路最终的掩 膜版设计。
设计IC芯片的最初目的就是为了减小计算机的体积。 1945年，美国生产出了第一台全自动电子数字计算机“埃 尼阿克”(ENIAC，Electronic Numerical Integrator and Calculator，电子数字积分器和计算器)。它采用电子管作 为计算机的基本元件，每秒可进行5000次加减运算，体积 为3000立方英尺(1立方英尺=0.028 317立方米)，占地170 平方米，重量30吨，耗电140～150千瓦。如今，在集成电 路技术的推动下，个人电脑的体积变得越来越小，其运行 速度和功能在过去看来是不可想象的。
集成电路布图设计
2023-11-04CATALOGUE目录•集成电路布图设计概述•集成电路布图设计的基本要素•集成电路布图设计的技巧和方法•集成电路布图设计的工具与平台•集成电路布图设计的挑战与解决方案•集成电路布图设计的应用案例01集成电路布图设计概述集成电路布图设计是指将电子器件及其连接关系以几何图形的方式在集成电路芯片上分布并按照一定规则布局的技术方案。
定义集成电路布图设计具有高度复杂性、精密性和集成性，要求设计者具备深厚的电子设计自动化（EDA）工具使用技能和专业知识。
特点定义与特点物理设计根据逻辑电路设计，进行布局布线、信号完整性分析等物理设计，生成可制造的版图文件。
设计输入明确设计需求，提供功能描述和性能参数等设计输入信息。
逻辑设计将功能描述转化为逻辑电路，进行功能仿真和调试。
版图验证对版图文件进行功能和性能验证，确保设计与制造的一致性。
制造与测试将版图文件交由半导体制造厂进行芯片制造，并进行测试与验证。
合理的布图设计可以优化芯片的性能、速度和功耗等方面的表现。
提高芯片性能降低制造成本推动产业发展通过优化布图设计，可以提高芯片的可制造性和良品率，降低制造成本。
集成电路布图设计是半导体产业的核心技术之一，对于推动产业发展具有重要意义。
03020102集成电路布图设计的基本要素确定芯片的功能和性能参数，进行逻辑门级设计，实现功能描述到逻辑电路的转换。
逻辑设计进行芯片的物理布局和布线设计，包括信号完整性、电源完整性、时序等。
物理设计通过仿真工具对设计的电路进行功能和性能验证，确保设计的正确性。
仿真验证将电路设计转换为版图设计，需要考虑工艺、制程等因素对电路性能的影响。
抽象层次使用版图编辑工具进行版图的绘制和编辑，实现电路到版图的转换。
版图编辑对版图进行质量检查和验证，确保版图的正确性和可制造性。
版图验证检查版图设计是否符合制造工艺的要求，确保版图的可制造性。
设计规则检查（DRC）分析版图布局对电路性能的影响，以及各种寄生效应对电路性能的影响。
(完整版)1-1集成电路版图设计概述
二、按集成度分类
集成度：每块集成电路芯片中包含的元器件数目
类别
数字集成电路
模拟集成电路
MOS IC
双极IC
SSI
<102
<100
<30
MSI
102103
100500
30100
LSI
103105
5002000
100300
VLSI
105107
>2000
>300
ULSI
107109
GSI
❖ 专用集成电路 根据某种电子设备中特定的技术要求而专门设计的集成 电路简称ASIC，其特点是集成度较高功能较多，功耗较 小，封装形式多样。玩具狗芯片； 通信卫星芯片；计算 机工作站CPU中存储器与微处理器间的接口芯片
第一章 集成电路设计概述
1.3 无生产线集成电路设计技术 Fabless IC Design Technique
IDM与Fabless集成电路实现
• 集成电路发展的前三十年中，设计、制造和封装都 是集中在半导体生产厂家内进行的，称之为一体化 制造 (IDM，Integrated Device Manufacture)的集 成电路实现模式。
• 近十年以来，电路设计、工艺制造和封装开始分立 运行，这为发展无生产线（Fabless）集成电路设计 提供了条件，为微电子领域发展知识经济提供了条 件。
第一章 集成电路设计概述
1.1 集成电路（IC）的发展
芯片，现代社会的基石
内存条
PDA：掌上电脑
手机
数码相机
主板
计算机
集成电路
Integrated Circuit ，缩写IC IC是通过一系列特定的加工工艺，将晶体管 、二极管等有源器件和电阻、电容、电感等无源 器件，按照一定的电路互连，“集成”在一块半 导体晶片（如硅或砷化镓）上，封装在一个外壳 内，执行特定电路或系统功能的一种器件。
集成电路版图设计
library，如何用避免Latch Up…等 4. SPICE Parameters：SPICE的参数。一般还有分是那一种 SPICE的
Ohm/sq, 133 Ohm/sq) n M1-M5 (78 mOhm/sq) Thick-
top-metal (18 mOhm/sq)
MMetaelt-a-2l2
IMD-2
WW
MMeetatal -l1 WW
A-Si
PSD
VTP PAPT Nwell
IMD-1
ILD
PSD
PSD
WW
WW
WW
WW
WW
参数。这些参数大致分为 (1) 基本 (Typical)；(2) 最快 (Fast) 及 (3) 最慢 (Slow)。 5. Package：可用的包装及Pin Count。 6. Area：每一个Die的最大容许面积。 7. Testing：测试方法 8. 其它：如温度系数，片电阻 (Sheet resistance) 系数，Tape out 的流程…等。
版图设计概述
• 版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化 成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定 义等有关器件的所有物理信息。
• 集成电路制造厂家根据 版图 来制造掩膜。版图的设计有特定的 规则，这些规则是集成电路制造厂家根据自己的工艺特点而制 定的。不同的工艺，有不同的设计规则。
• 集成电路的制造必然受到工艺技术水平的限制，受到器件物理 参数的制约，为了保证器件正确工作和提高芯片的成品率，要 求设计者在版图设计时遵循一定的设计规则，这些设计规则直 接由流片厂家提供。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
版图设计规则
设计规则 因IC制造水平及物理极限效应对版图几何尺寸提出的 限制要求； 是各集成电路制造厂家根据本身的工艺特点和技术水 平而制定的； 设计人员与工艺人员之间的接口与“协议”； 版图设计必须无条件的服从的准则。 用特定工艺制造电路的物理掩膜版图都必须遵循一系 列几何图形排列的规则，这些规则称为版图设计规则。
大小、各层拓扑定义等有关器件的所有物理信息。
集成电路制造厂家根据这些信息来制造掩膜。
5
电路、版图与剖面图
VG VDD Vo
S P+
ቤተ መጻሕፍቲ ባይዱD P+
D n+
n+
S
VSS
P-阱
N-Si
CMOS倒相器截面图 VDD Vi
PMOS
Vo
NMOS
VSS CMOS倒相器
6
CMOS反相器的剖面图和版图
7
D触发器版图（CMOS工艺）
12
版图设计流程
熟悉所需文件
工艺厂商提 供：.tf .display Design rule 、DRC LVS 文件、 PDK、ESD文件、金属阻 值文件
对电路的了解
版图布局布线
DRC/LVS
GDSII to FAB
13
版图设计流程
版图设计主要包括模块设计、芯片规划、布局、布线
等，是一个组合规划和巧拼图形的工作。在一个规则形伏
20
数字版图设计的工具
– Synopsys
Synthesis Astro Star-RC PrimeTimer Calibre
---综合工具，DC (Design Compiler) ---版图布局布线工具 P&R ---版图寄生参数提取 ---静态时序分析工具 ---版图检查
– Mentor
违反某些具体设计规则可使电路性能改进的可能性也 越大，这种改进可能是以牺牲成品率为代价的。
19
数字版图和模拟版图区别
数字版图设计 主要设计数字电路； 规模：器件众多，达到百万、千万门级 ； 目标：使用版图单元库支持； 工具：使用专业的综合、布局、布线工具等实现自动化过程； 工艺：数字工艺 模拟版图设计 主要设计模拟电路； 规模：器件相对较少，一般不超过几百、上千器件； 目标：针对专用芯片，需要特定设计； 工具：基本上是由版图设计师的设计版图； 工艺：模拟工艺
任春明 2014年6月16日
课程内容
介绍集成电路版图设计的设计方法和流程
Cadence软件的使用环境设置 学习版图编辑软件、 设计CMOS反相器 设计CMOS反相器及门电路的版图 学习使用版图设计的验证工具 Diva / Dracula 工具使用
2
准备工作
服务器（redhat系统）： hpserver192 ( 192.168.0.192 hpserver193 ( 192.168.0.193 hpserver194 ( 192.168.0.194 hpserver195 ( 192.168.0.195 hpserver196 ( 192.168.0.196 hpserver197 ( 192.168.0.197 账号：学号
21
模拟版图设计的工具
– Cadence
Virtuoso Dracula Assura Diva Calibre Laker
---版图编辑工具 ---版图检查 ---版图检查 ---版图检查 ---版图检查 ---版图编辑工具
– Mentor
– Synopsys (原Spring soft)
11
版图设计的意义
集成电路掩膜版图设计是实现集成电路制造所必不 可少的设计环节，它不仅关系到集成电路的功能是否正 确，而且也会极大程度地影响集成电路的性能、成本与 功耗。
版图设计需要设计者具有电路系统原理与工艺制造方面 的基本知识，设计出一套符合设计规则的“正确”版图也许 并不困难，但是设计出最大程度体现高性能、低功耗、低成 本、能实际可靠工作的芯片版图缺不是一朝一夕能学会的本 事。
18
设计规则与性能和成品率的关系
严格遵守设计规则可以极大地避免由于短路、断路造 成的电路失效和容差以及寄生效应引起的性能劣化。
一般来讲，设计规则反映了性能和成品率之间可能的 最好的折衷。 设计规则并不是区分错误设计和正确设计的分界线。 遵守版图设计规则通常大大增加电路成品率的可能性。
17
版图设计规则
由于器件的物理特性和工艺的限制，芯片上物理层的 尺寸进而版图的设计必须遵守特定的规则。
这些规则通常规定芯片上诸如金属和多晶硅的互连或 扩散区等物理现象的最小允许线宽、最小特征尺寸以 及最小允许间隔。 制定设计规则的主要目的是为了在制造时能用最小的 硅片面积达到较高的成品率和电路可靠性。
工作目录：账号/icfb/
) ) ) ) ) )
ftp://192.168.0.172
3
集成电路版图设计
什么是版图
什么是版图设计 版图设计流程 数字版图设计流程 模拟版图设计流程 版图设计方法
4
版图的概念
版图(Layout)是集成电路设计者将设计并模拟优化后
的电路转化成的一系列几何图形，它包含了集成电路的尺寸
版图设计的重要性：
集成电路设计的最终目标；
电路功能和性能的物理实现；
布局、布线方案决定着芯片正常工作、面积、速度； 经验很重要。
10
版图设计
版图设计的目标： 满足电路功能、性能指标、质量要求 尽可能节省面积，以提高集成度，降低成本 尽可能缩短连线，以减少复杂度，缩短延时、改善可靠 性
（一般为长方形）平面区域内不重叠地布局多个模块（亦称
部件），在各模块之间按电路连接信息的要求逐行布线。 版图设计是从逻辑信息向几何信息的转换。
14
版图设计流程
一、模块设计 芯片设计中最小的单位是元件，设计过程从元件（MOS管、电 阻电容等），门电路，基本单元，宏单元，到芯片，从小到大 进行。基本单元和宏单元可视为模块。模块设计是最基本的环 节。 二、芯片规划
8
版图的层定义（例）
N-well P+ implant poly1 contact active N+ implant poly2 metal1
via
High Resistor
metal2
9
版图设计
版图设计是创建工程制图（网表）的精确的物理描述过程，
即定义各工艺层图形的形状、尺寸以及不同工艺层的相对 位置的过程。
根据已知的模块数量和线网连接表来估算芯片面积，其中模块 大约占用一半，另一半用来作为布线通道。 三、布局 布局是指如何把各个模块合理地排布在芯片上，怎样确定每个 模块的最佳位置，以使占用芯片面积为最小且布线结果又最好。
15
版图设计流程
四、布线 模块位置确定之后，把各个模块的相应端口按一定的规则 和电路的要求，用互连线连接起来。布线应达到下列要求： a) 布线的总长度最短； b) 分布均匀； c) 布通率尽可能达到100％。 布线的优劣决定电路的工作速度和芯片面积大小。决定 VLSI芯片工作速度的主要因素，实际上往往不是MOS或双极晶 体管本身，而是互连线造成的延迟。过长的互连线使电路性能 降低。当自动布线难以达到100％的布通率时，可用人机交互方 式进行人工干涉。
22