数字电子技术实验3
数字电子技术实验报告模板实验三
实验原理
译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。
译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。
实验步骤与内容
1、数据拨码开关的使用。
将实验装置上的四组拨码开关的输出Ai、Bi、Ci、Di分别接至4组显示译码／驱动器CC4511的对应输入口，LE、 、 接至三个逻辑开关的输出插口，接上+5V显示器的电源，然后按功能表3－2输入的要求揿动四个数码的增减键（“＋”与“－”键）和操作与LE、 、 对应的三个逻辑开关，观测拨码盘上的四位数与LED数码管显示的对应数字是否一致，及译码显示是否正常。
数字电子技术2实验报告
（大数据学院）
实 验课程： 数字电子技术2
指 导教师： 唐文勇
专 业班级： 大数据181
学 生 学号: 2018250007
学 生姓名： 杨焕然
实 验 地 点： G3327
实 验 日 期：2020/10/20
贵州理工学院实验报告
实验项目名称
译码器及其应用
实验目的
1、掌握中规模集成译码器的逻辑功能和使用方法
2、74LS138译码器逻辑功能测试
将译码器使能端S1、 、 及地址端A2、A1、A0分别接至逻辑电平开关输出口，八个输出端 依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表6－1逐项测试74LS138的逻辑功能。
实验数据
处理
实验总结
通过本次实验，我掌握了集成译码器的逻辑功能和使用方法，并熟悉了数码管的功能作用，并了解到译码器的输出规律，其输入和输出是与二进制对应的。在本次实验遇到的问题，我和同学们在交流的过程中都一一解决了，对我在学习和生活中都产生了莫大的帮助。
数电实验三-数据选择器和译码器应用
电力学院数字电路与数字逻辑院（系）：计算机科学与技术学院实验题目：数据选择器和译码器应用专业年级：学生：学号：一、实验目的和要求：1、了解并掌握集成组合电路的使用方法。
2、了解并掌握仿真（功能仿真及时序仿真）方法及验证设计正确性。
3、使用数据选择器和译码器实现特定电路。
二、实验容：1.要求用数据选择器74153和基本门设计用3个开关控制1一个电灯的电路，改变任何一个开关的状态都能控制电灯由亮变暗或由暗变亮。
（提示：用变量A、B、C表示三个开关，0、1表示通、断状态；用变量L表示灯，0、1表示灯灭、亮状态。
）画出电路的原理图，将电路下载到开发板进行验证。
根据题意画出真值表如下根据上表，可画出原理图试验现象:当开关断开的数量是奇数时,灯是亮的,除此之外是灭的.2. 人的血型有A,B,AB和O这4种，试用数据选择器74153和基本门设计一个逻辑电路，要求判断供血者和受血者关系是否符合下图的关系（提示：可用两个变量的4种组合表示供血者的血型，用另外两个变量的4种组合表示受血者的血型，用Y表示判断的结果）。
画出电路的原理图，通过仿真进行验证。
血型献血受血a b c dA 0 0 0 0B 0 1 0 1AB 1 0 1 0O 1 1 1 1真值表：a b c d Y0 0 0 0 10 0 0 1 00 0 1 0 10 0 1 1 00 1 0 0 00 1 0 1 10 1 1 0 10 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 11 0 1 1 01 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1 根据上表，可画出原理图验证逻辑功能表，仿真结果如下3.试用集成译码器74LS138和基本门实现1位全加器，画出电路连线图，并通过仿真验证其功能。
根据题意画出真值表如下输入输出Ci A B S Co0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1根据上表，可画出原理图.验证逻辑功能表，仿真结果如下4.试用数据选择器74151实现1位全加器电路，画出电路连线图，并通过仿真验证其功能。
《数字电子技术基础》技能实训3
【技能训练】仿真测试逻辑函数的化简一．实训目的1．掌握仿真软件Multisim 10进行逻辑函数化简的方法2．进一步掌握仿真软件Multisim 10的使用二．实训器材实训器材计算机仿真软件Multisim 10其他数量1台1套三．实训原理及操作1．运行仿真软件Multisim 10，进入操作界面，并在仪器栏中调出逻辑转换仪，如图1-63所示。
图1-63 调出逻辑转换仪2. 打开逻辑转换仪操作界面，如图1-64所示。
3. 将例中的逻辑函数输入到逻辑转换仪的显示栏中，需要注意的是，该软件在逻辑函数的输入中用“´”代表“非”运算。
=+++++++逻辑函数为F ABC ABD ACD CD ABC ACD ABC ABCD输入后的结果如图1-65所示。
图1-64 逻辑转换仪操作界面图1-65 逻辑函数的输入4. 点击操作栏中的第三行按钮，逻辑函数简化结果在显示栏中显示出来，同时该函数的真值表也运算出来，如图1-66所示。
图1-66 逻辑函数简化结果简化后的逻辑函数为B++=Y+ABCDDCC可以看出，该简化结果与例的运算结果一致。
5．自己再找个逻辑函数，用仿真软件Multisim 10简化，体会该软件的应用。
四．注意事项1．逻辑转换仪是一款虚拟仪器，实际工作中并没有该仪器。
2. 想一想：仿真软件Multisim 10中的逻辑转换仪还有哪些功能？掌握这些功能将在数字电路的设计中有很大的用途。
五．实训考核任务：仿真测试逻辑函数的化简班级姓名组号扣分记录得分。
数电实验实验报告三组合逻辑电路设计
实验报告实验课程名称数字电子技术实验实验项目名称组合逻辑电路设计专业、班级电子信息类四班实验日期2020-05-25 姓名、学号同组人教师签名成绩实验报告包含以下7项内容：一、实验目的二、实验基本原理三、主要仪器及设备四、操作方法和实验步骤五、实验原始数据记录六、数据处理过程及结果、结论七、问题和讨论一、实验目的掌握组合逻辑电路的设计方法、设计步骤。
二、实验基本原理门电路的逻辑功能三、实验设备及器件1、直流稳压电源、信号源、示波器、万用表、面包板2、器件：74LS00 四2输入与非门，74LS86 四2输入异或门74LS10 3输入与非门，74LS153 双4选1数据选择器图4-1 74LS10内部结构及引脚排列四、操作方法和实验步骤组合逻辑电路设计的步骤大致如下：（1）根据已知条件要求列出逻辑状态表（2）写出逻辑表达式（3）运用逻辑代数化简或变换（4）画出逻辑电路图1、用74LS00（2输入与非门）、74LS10（3输入与非门）设计并实现三人表决电路。
功能：多数人（2人及以上）同意就通过（输出Y=1），少数人同意就不通过。
（1）列出逻辑状态表。
表3-1 三人表决器逻辑状态表输入输出A B C Y0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1（2Y=A’BC+AB’C+ABC’+ABC =AC+AB+BC（3）将逻辑表达式转换为需要的形式。
转化为与非表达式：取两次反。
即Y=AB+AC+BC=((AB)’(AC)’(BC)’)’（4）画出电路图。
（5）按电路图接线，验证状态表思考题1：如果只使用74LS00（2输入与非门）如何实现三人表决电路？给出电路接线图并验证。
2、使用74LS86异或门、74LS00与非门，设计一个四位奇偶校验器。
功能：当A、B、C、D四位数中有奇数个1时输出Y1为1，否则Y1输出为0（奇校验）；如果四位输入有偶数个1时，Y2输出为1（偶校验）。
西北工业大学_数字电子技术基础_实验报告_实验3
数字电子技术基础第三次实验报告一、描述QuartusII软件基本使用步骤①编写Verilog代码，用文本编辑器正确编写源文件,并经modelsim仿真确认该电路设计正确。
②打开QuartusII软件，新建工程New project (注意工程名和设计文件的module名保持一致)，选择和开发板一致的FPGA器件型号。
③添加文件，点击file->open,之后选择要添加的文件，并勾选Add file to currentproject.④编译，Start Compilation ,编译源文件(如有错误修改后,重新编译)。
⑤查看电路结构，使用Tool->RTL viewer工具查看电路图结构,是否和预期设计一致。
二、题目代码以及波形分析1.设计一款时钟上升沿触发的D寄存器a)编写模块源码module flipflop(D,Clock,Q);input D,Clock;output reg Q;always@(posedge Clock)Q=D;endmoduleb)测试模块`timescale 1ns/1psmodule tb_flipflop;reg Clock_test;reg D_test;wire Q_test;initialClock_test=0;always #20 Clock_test=~Clock_test;initialD_test=0;always #77 D_test=~D_test;flipflop UUT_flipflop(.Clock(Clock_test),.D(D_test),.Q(Q_test));endmodulec)仿真后的波形截图每当时钟上升沿到来时，触发器把D的信号传给Qd)综合后的RTL图形2.设计一款4bBit具有并行加载功能的移位寄存器编写模块源码a)编写模块源码module muxdff(D0,D1,Sel,Clock,Q);input D0,D1,Sel,Clock;output reg Q;wire D;assign D=Sel?D1:D0;always@(posedge Clock)Q<=D;endmodulemodule shift4(R,L,w,Clock,Q);input [3:0]R;input L,w,Clock;output wire [3:0]Q;muxdff Stage3(w,R[3],L,Clock,Q[3]);muxdff Stage2(Q[3],R[2],L,Clock,Q[2]);muxdff Stage1(Q[2],R[1],L,Clock,Q[1]);muxdff Stage0(Q[1],R[0],L,Clock,Q[0]); endmoduleb)测试模块`timescale 1ns/1psmodule tb_shift4;reg Clock_test;reg L_test;reg w_test;reg [3:0]R_test;wire [3:0]Q_test;initialClock_test=0;always #10 Clock_test=~Clock_test;initialbeginL_test=1;#14L_test=0;//always #14 L_test=~L_test;endinitialw_test=0;always #13 w_test=~w_test;initialR_test=4'b1010;shift4 UUT_shift4(.Clock(Clock_test),.L(L_test),.w(w_test),.R(R_test),.Q(Q_test));endmodulec)仿真后的波形截图L为0时并行加载，数组R为加载时的输入。
数字电子技术实验总结
数字电子技术实验总结引言：数字电子技术是现代电子领域中的重要分支，其在通信、计算机、嵌入式系统等方面都有广泛应用。
数字电子技术实验作为培养学生实际动手能力和理解电路工作原理的重要环节，对于学习者而言具有极大的意义。
本文将对我在数字电子技术实验中所学到的知识进行总结和归纳，并分享一些经验和教训。
一、实验一：基础电路实验在这个实验中，我们掌握了基础的数字电子电路组成要素，如与门、或门和非门，了解了它们的真值表和逻辑关系。
通过搭建简单的与门、或门和非门电路，我们学会了使用布线板和逻辑芯片搭建电路的方法，并能进行逻辑电平的测量。
这个实验帮助我理解了数字电子电路是如何运作的，为后续实验打下了坚实的基础。
二、实验二：逻辑门组成逻辑门是数字电子电路的基本组成单元，通过多个逻辑门的组合和互联，我们可以构建出复杂的数字电路。
在这个实验中，我们通过学习多个常见逻辑门的真值表和运算规则，搭建了多个逻辑电路。
通过实际操作，我们深入理解了逻辑门之间的互联方法，并学会了使用逻辑门进行逻辑运算和设计简单的逻辑功能模块。
三、实验三：数字集成电路应用数字集成电路是数字电子技术的重要实现方式，其通过将多个逻辑门或功能模块集成到一个芯片上，实现了高度集成和小型化。
在这个实验中，我们学习了数字集成电路的分类和应用，例如取反器、计数器、触发器等。
通过实际操作，我们搭建了计数器电路和触发器电路，并进行了测试和验证。
这个实验使我对数字集成电路的原理和应用有了更深入的了解。
四、实验四：时序电路实验时序电路是数字电子技术中重要的部分，它能够控制信号和数据在电路中按特定的时间序列传输和处理。
在这个实验中，我们学习了时序电路的基本工作原理和设计方法，例如时钟信号的产生和计时电路的设计。
通过实际搭建时序电路，我们了解了时序电路在数字电子系统中的重要作用，并提高了设计和调试这类电路的能力。
五、实验五：数字信号处理实验数字信号处理是数字电子技术中的重要领域，它能够对模拟信号进行数字化采样、量化、编码和处理。
数电实验_实验三
实验三实验3 译码器及其应用姓名：朱金栋学号：2011303491 班级：14011106一实验目的(1)掌握中规模集成译码器的逻辑功能和使用方法(2)熟悉掌握集成译码器74LS138的应用(3)掌握集成译码器的扩展方法二实验设备数字电路实验箱集成电路74LS20集成电路74LS138集成电路74LS20四输入与非门可以实现两组四输入实现与非运算引脚定义：输入端1，2，4，5 9，10，12，13输出端 6 8接地7电源14NC端3,11集成电路74LS138 3线8线译码器 引脚定义： 选择端 1,2,3 允许端 4,5,6输出端 7,9,10,11,12,13,14,15 接地 8 电源 16其中4,5,6号允许端为使能输入，与逻辑 74LS138功能表输 入输 出S1 S2+S3A1A2 A3 Y0 Y1Y2Y3 Y4 Y5 Y6 Y7功能1 0 0 0 0 0 1 1 1 1 1 1 1 译 码1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 11111111111 0 1 1 0 1 1 1 1 1 1 0 11 0 1 1 1 1 1 1 1 1 1 1 00 x x x 1 1 1 1 1 1 1 1 1 禁止x 1 x x 1 1 1 1 1 1 1 1 1三实验内容1. 74LS138译码器的逻辑功能的测试按照下图的电路用模拟软件连接实现有三组输入端输入8种数据，输出8种数据，用发光二极管检测是否成功与逻辑关系2.利用3-8译码器74LS138和与非门74LS20实现函数：Y+=A+BABCCB将函数化简7417410Y Y Y YO Y Y Y Y ABC C B A C B A C B A ABC C B B A Y ∙∙∙=+++=+++=++=以上为函数的化简式；可以看出为四个输入切均为与非关系由此可以构造将译码器的Y0 Y1 Y4 Y7 号输出端接到74LS20四输入与非门上，来实现函数其电路图为下图3.用两片74LS138组成4-16线译码器74LS138为三组输入，最大实现0~7 至间的输入，要实现4-16线译码器，可以用两片74LS138实现，每片分别实现8个数据的选项，即其可以共用前8组数据，最高位实现集成电路的选项，由于只有两片，所以可以直接用最高位的两个状态表示。
数字电路实验三
3、将74LS147、74LS00、74LS48和七段数码显示管连接起来，做成一 个完整的编码、译码和显示电路，改变输入状态观察显示结果并记录下 来。
七段数码管
4、用译码器实现多函数输出。用1片74138和1片7420设计A、B、C 三变量的两组输出函数Z1和Z2.即当A、B、C中有奇数个1时，输出 Z1=1，否则Z1=0；当A、B、C的值（十进制数）为偶数（不含0） 时，输出Z2=1，否则Z2=0.要求列出Z1、Z2的逻辑表达式，用74138 和7420实现其功能。（可参考图3-7，也可以自己设计）
图3-3 7448管脚图
图3-4 74138管脚图
图3-5
74138的真值表
图3-6 74138的逻辑图
实验内容：
1、熟悉74LS147逻辑功能，用实验箱验证其功能并作出真值表。 2、熟悉显示译码器74LS48的逻辑功能，将其与七段数码管连接好，观 察输入BCD码时数码管显示结果并记录下来，观察LT、RBI的功能。
图3-1为一个由门电路实现的4线-2线编码器。
编码器分普通编码器和优先编码器：对于普通编码器，任何时刻只允 许输入一个编码信号，否则输出将发生混乱；在优先编码器中，允许 同时输入两个以上编码信号，这时只对其中优先权最高的一个进行编 码，本实验中使用的74LS147就是一个十线——四线优先编码器。起 管脚图如图3-2所示。其中I1~I9为信号输入端，A、B、C、D为信号输 出端。
5、用74138设计判决电路。判决电路由一名主裁判和两名副裁判来 决定比赛成绩，在主裁判同意并且两名副裁判中至少有一名同意的条 件下，比赛成绩才被认可。
图3-7 实验内容四连接图
数电项目实验报告(3篇)
第1篇一、实验目的1. 理解数字电路的基本概念和组成原理。
2. 掌握常用数字电路的分析方法。
3. 培养动手能力和实验技能。
4. 提高对数字电路应用的认识。
二、实验器材1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 短路线5. 电阻、电容等元器件6. 连接线三、实验原理数字电路是利用数字信号进行信息处理的电路，主要包括逻辑门、触发器、计数器、寄存器等基本单元。
本实验通过搭建简单的数字电路，验证其功能，并学习数字电路的分析方法。
四、实验内容及步骤1. 逻辑门实验（1）搭建与门、或门、非门等基本逻辑门电路。
（2）使用数字信号发生器产生不同逻辑电平的信号，通过示波器观察输出波形。
（3）分析输出波形，验证逻辑门电路的正确性。
2. 触发器实验（1）搭建D触发器、JK触发器、T触发器等基本触发器电路。
（2）使用数字信号发生器产生时钟信号，通过示波器观察触发器的输出波形。
（3）分析输出波形，验证触发器电路的正确性。
3. 计数器实验（1）搭建异步计数器、同步计数器等基本计数器电路。
（2）使用数字信号发生器产生时钟信号，通过示波器观察计数器的输出波形。
（3）分析输出波形，验证计数器电路的正确性。
4. 寄存器实验（1）搭建移位寄存器、同步寄存器等基本寄存器电路。
（2）使用数字信号发生器产生时钟信号和输入信号，通过示波器观察寄存器的输出波形。
（3）分析输出波形，验证寄存器电路的正确性。
五、实验结果与分析1. 逻辑门实验通过实验，验证了与门、或门、非门等基本逻辑门电路的正确性。
实验结果表明，当输入信号满足逻辑关系时，输出信号符合预期。
2. 触发器实验通过实验，验证了D触发器、JK触发器、T触发器等基本触发器电路的正确性。
实验结果表明，触发器电路能够根据输入信号和时钟信号产生稳定的输出波形。
3. 计数器实验通过实验，验证了异步计数器、同步计数器等基本计数器电路的正确性。
实验结果表明，计数器电路能够根据输入时钟信号进行计数，并输出相应的输出波形。
数电实验-实验报告-实验三
数电实验-实验报告-实验三实验三 CMOS 门电路测试及TTL 与CMOS 接⼝设计⼀、实验⽬的·了解CMOS 门电路参数的物理意义。
·掌握CMOS 门电路参数的测试⽅。
·学会CMOS 门电路外特性的测试。
·⽐较CMOS 门与TTL 门的特点及接⼝电路设计。
⼆、实验原理CD4011是CMOS ⼆输⼊端四与⾮门。
以下是它的内部电路原理图和管脚排列图。
1、CMOS 门电路的主要参数（1）CMOS 门电路的逻辑⾼、低电平值，⾼电平V OH 为V DD ，低电平V OL 为0V 。
（2）CMOS 门电路输⼊端有保护电路和输⼊缓冲，所以多余输⼊端不允许悬空。
（3）平均传输延迟时间tpd ：t pd =（t OFF +t ON ）/2。
２、CMOS 门电路的电压传输特性：CMOS 与⾮门的电压传输特性是描述输出电压Ｖｏ随输⼊电压Ｖｉ的变化的曲线。
（如右图）。
３、TTL 电路与CMOS 电路接⼝设计：１）接⼝条件：驱动门负载门ＶＯＨ（ｍｉｎ）＞＝ＶＩＨ（ｍｉｎ）ＶＯＬ（ｍａｘ）＜＝ＶＩＬ（ｍａｘ）ＩＯＨ（ｍａｘ）＞＝ｎＩＩＨ（ｍａｘ）ＩＯＬ（ｍａｘ）＜＝ｍＩＩＬ（ｍａｘ）２）接⼝电路⽰意图３）接⼝电路设计⽅法：接⼝电路设计应根据实际要求，选择上拉电阻、三极管驱动等⽅法。
三、实验仪器１）⽰波器１台２）多功能电路实验箱１台３）数字万⽤表１台四、实验内容１.测量CD4011逻辑功能：２.平均传输延迟时间的测量三个与⾮门⾸尾相接构成环形振荡器，⽤⽰波器观测输出震荡波形，测出周期T，计算出平均传输延迟时间tpd=T/6.3.⽰波器电压传输特性曲线：⽰波器测量⽅法：输⼊正弦信号Vi （f=200Hz,Vip-p=5V,V IL =0V ）,⽰波器置X-Y 扫描。
同时X(CH1)、Y(CH2)置DC 耦合，观测并定量画出与⾮门电压传输特性曲线，⽤⽰波器⽐较法测量V OH ，V OL 。
数字电子技术实验报告3
实验3 集成触发器一 实验目的1.熟悉常用触发器的基本结构及其逻辑功能。
2.能用触发器设计基本的时序逻辑电路。
二 实验所用仪器、设备1.万用表 一块2.直流稳压电源 一台3.函数信号发生器 一台4.双踪示波器 一台5.数字电路实验板 一块三 实验说明触发器是组成时序逻辑电路的最基本逻辑单元，在数字系统和计算机中有着广泛的应用，集成触发器不仅作为独立的集成元件被大量使用，而且还是组成计数器、移位寄存器或其它时序电路的基本单元电路。
触发器按结构分主要有钟控式、维持阻塞式、主从式和边沿触发式四种，按功能可分为RS 触发器、D 触发器、JK 触发器、T 和触发器等，按触发方式分有边沿触发和电平触发两种。
1.D 触发器D 触发器的逻辑符号如图所示，触发器的次态决定于CP 脉冲上升沿到来之前D 的状态，即D Q 1n =+2.JK 触发器JK 触发器的逻辑符号如图5-10所示。
它的基本结构形式有主从式和边沿触发两种，且多为边沿触发，一般情况下是在CP 脉冲的下降沿触发翻转的。
触发器次态取决于下列方程：n n 1n Q K Q J Q +=+C PDRDSQQJK四实验内容1.用双D触发器74LS74实现二分频电路。
2.用双D触发器74LS74和与非门74LS00设计一个广告流水灯同步时序电路，广告流水灯有四个灯，这四个灯始终是一暗三明且暗灯循环右移，其状态图如图所示，图中¤表示灯亮，◎表示灯暗。
1CP ◎¤¤¤2CP ¤◎¤¤3CP ¤¤◎¤4CP ¤¤¤◎五实验结果见附页六实验小结通过本次实验，我熟悉了触发器的工作原理，通过实验实现了一些简单的功能，并且加深了对D触发器的理解。
数电的小实验报告(3篇)
第1篇一、实验目的1. 熟悉数字电路实验的基本操作流程；2. 掌握基本数字电路的组成和原理；3. 培养动手能力和问题解决能力。
二、实验设备1. 数字电路实验箱；2. 万用表；3. 导线；4. 面包板；5. 计算器。
三、实验内容1. 基本逻辑门电路实验2. 组合逻辑电路实验3. 时序逻辑电路实验四、实验原理1. 基本逻辑门电路：逻辑门电路是数字电路的基础，包括与门、或门、非门、异或门等。
通过这些逻辑门电路的组合，可以实现复杂的逻辑功能。
2. 组合逻辑电路：组合逻辑电路由基本逻辑门电路组成，其输出仅取决于当前输入信号。
常见的组合逻辑电路有编码器、译码器、多路选择器等。
3. 时序逻辑电路：时序逻辑电路由触发器组成，其输出不仅取决于当前输入信号，还与电路的历史状态有关。
常见的时序逻辑电路有计数器、寄存器、触发器等。
五、实验步骤1. 基本逻辑门电路实验（1）按照实验指导书的要求，搭建与门、或门、非门、异或门等逻辑门电路；（2）使用万用表测量各逻辑门的输入、输出电压；（3）根据实验数据，验证各逻辑门的功能。
2. 组合逻辑电路实验（1）按照实验指导书的要求，搭建编码器、译码器、多路选择器等组合逻辑电路；（2）使用万用表测量各组合逻辑电路的输入、输出电压；（3）根据实验数据，验证各组合逻辑电路的功能。
3. 时序逻辑电路实验（1）按照实验指导书的要求，搭建计数器、寄存器、触发器等时序逻辑电路；（2）使用万用表测量各时序逻辑电路的输入、输出电压；（3）根据实验数据，验证各时序逻辑电路的功能。
六、实验结果与分析1. 基本逻辑门电路实验实验结果显示，与门、或门、非门、异或门等逻辑门电路的功能与理论分析一致。
2. 组合逻辑电路实验实验结果显示，编码器、译码器、多路选择器等组合逻辑电路的功能与理论分析一致。
3. 时序逻辑电路实验实验结果显示，计数器、寄存器、触发器等时序逻辑电路的功能与理论分析一致。
七、实验总结通过本次实验，我熟悉了数字电路实验的基本操作流程，掌握了基本数字电路的组成和原理，提高了动手能力和问题解决能力。
数字电路实验的实验报告(3篇)
第1篇一、实验目的1. 理解和掌握数字电路的基本原理和组成。
2. 熟悉数字电路实验设备和仪器的基本操作。
3. 培养实际动手能力和解决问题的能力。
4. 提高对数字电路设计和调试的实践能力。
二、实验器材1. 数字电路实验箱一台2. 74LS00若干3. 74LS74若干4. 74LS138若干5. 74LS20若干6. 74LS32若干7. 电阻、电容、二极管等元器件若干8. 万用表、示波器等实验仪器三、实验内容1. 基本门电路实验（1）验证与非门、或非门、异或门等基本逻辑门的功能。
（2）设计简单的组合逻辑电路，如全加器、译码器等。
2. 触发器实验（1）验证D触发器、JK触发器、T触发器等基本触发器的功能。
（2）设计简单的时序逻辑电路，如计数器、分频器等。
3. 组合逻辑电路实验（1）设计一个简单的组合逻辑电路，如4位二进制加法器。
（2）分析电路的输入输出关系，验证电路的正确性。
4. 时序逻辑电路实验（1）设计一个简单的时序逻辑电路，如3位二进制计数器。
（2）分析电路的输入输出关系，验证电路的正确性。
5. 数字电路仿真实验（1）利用Multisim等仿真软件，设计并仿真上述实验电路。
（2）对比实际实验结果和仿真结果，分析误差原因。
四、实验步骤1. 实验前准备（1）熟悉实验内容和要求。
（2）了解实验器材的性能和操作方法。
（3）准备好实验报告所需的表格和图纸。
2. 基本门电路实验（1）搭建与非门、或非门、异或门等基本逻辑电路。
（2）使用万用表测试电路的输入输出关系，验证电路的功能。
（3）记录实验数据，分析实验结果。
3. 触发器实验（1）搭建D触发器、JK触发器、T触发器等基本触发电路。
（2）使用示波器观察触发器的输出波形，验证电路的功能。
（3）记录实验数据，分析实验结果。
4. 组合逻辑电路实验（1）设计4位二进制加法器电路。
（2）搭建电路，使用万用表测试电路的输入输出关系，验证电路的正确性。
（3）记录实验数据，分析实验结果。
数电实验实验三 组合逻辑电路
1. 测试用异或门和与非门组成的半加器的逻辑功能
如果不考虑来自低位的进位而能够实现将两个 1 位二进制数相加的电路，称为半加器，
半加器的符号如图 3-2 所示。
半加器的逻辑表达式为：
S = AB + AB = A B CO = AB
12
根据半加器的逻辑表达式可知，半加和 S 是输入 A、B 的异或，而进位 CO 则为输入 A、 B 相与，故半加器可用一个集成异或门和二个与非门组成，电路如图 3-3 所示。 （仿真图，并把仿真结果填入表中）
2. 用卡诺图或代数法化简，求出最简逻辑表达 式。
设计要求 逻辑抽象
真值表
3. 根据简化后的逻辑表达式，画出逻辑电路图。
若已知逻辑电路，欲分析组合电路的逻辑功能， 逻辑表达式
则分析步骤为：
代数法化减
卡诺图 卡诺图法化减
1. 由逻辑电路图写出各输出端的逻辑表达式。
2. 由逻辑表达式列出真值表。
最简逻辑表达式
实验三 组合逻辑电路
姓名： 赖馨兰 班级： 光信 1802 学号：1810830225
一、实验目的
1. 通过简单的组合逻辑电路设计与调试，掌握采用小规模（SSI）集成电路设计组合逻
辑电路的方法。
2. 用实验验证所设计电路的逻辑功能。
3. 熟悉、掌握各种逻辑门的应用。
二、实验原理
组合逻辑电路是最常见的逻辑电路之一，可以用一些常用的门电路来组合成具有其他功
要求：写出详细的设计过程，画出完整的控制电路图，并在实验以上选择相应的器件对 所设计的电路进行实验测试，记录实验结果。 （仿真图）（设计过程） 设计过程： 1.列真值表 设 0 为开关切断，1 为接通。L=0 为灯泡不亮，L=1 为灯泡亮，初始状态为三个开关都为断 开状态，且灯泡不亮。
暨南大学数字电子技术实验3报告
暨南⼤学数字电⼦技术实验3报告暨南⼤学本科实验报告专⽤纸课程名称数字逻辑电路实验成绩评定实验项⽬名称组合逻辑电路组装与设计测调试指导教师岭松实验项⽬编号实验项⽬类型验证型实验地点 B406学⽣学号学院电⽓信息系专业实验时间年⽉⽇下午～⽉⽇午温度℃湿度⼀．实验⽬的1.深⼊学习掌握组合逻辑电路的设计和安装⽅法。
2.进⼀步加深数字逻辑电路调测试⽅法掌握。
3.学习DS-4 型数字系统综合实验平台可编辑数字波形发⽣器组成和使⽤⽅法。
⼆．实验器件、仪器和设备1.四双输⼊与⾮门74LS00 1⽚2.四异或门74LS86 1⽚3.双4输⼊与⾮门74LS20 1⽚4.PC机（数字信号显⽰仪）5.数字万⽤表UT566.TDS－4数字系统综合实验平台7.GOS－6051⽰波器暨南⼤学本科实验报告专⽤纸(附页)三．实验步骤和测试分析1.组合逻辑电路测试⽅法介绍数字电路静态测试⽅法是：给定数字电路若⼲组静态输⼊值，测定数字电路的输出值是否正确。
数字电路状态测试的过程是在数字电路设计好后，将其安装连接成完整的线路，把线路的输⼊接到逻辑电平开关上，线路的输出接到电平指⽰灯（LED）或⽤万⽤表测量进⾏电平测试,按功能表或状态表的要求，改变输⼊状态，观察输⼊和输出之间的关系是否符合设计要求。
数字电路电平测试是测量数字电路输⼊与输出逻辑电平（电压）值是否正确的⼀种⽅法。
静态测试是检查设计与接线是否正确⽆误的重要⼀步。
数字电路动态测试⽅法是：在静态测试的基础上，按设计要求在输⼊端加动态脉冲信号，观察输出端波形是否符合设计要求，这是动态测试，动态测试的主要⽬的测试电路的频率特性（如测试电路使⽤时的频率围）等）及稳定特性等。
测试数据分析：＝5V1)要使74系列TTL集成芯⽚正确⼯作除了必须接好电源（＋VCC 和地GND）外，还必须使逻辑输⼊低电平≤0.8V（越靠近0V越好），输⼊⾼电平≥2V （越靠近5V越好），如果不按照此输⼊电平要求进⾏信号输⼊就可能损坏芯⽚或得不到正确的逻辑输出电平。
数电实验三——精选推荐
数电实验三东南大学电工电子实验中心实验报告课程名称：计算机逻辑结构及设计第三次实验实验名称：时序逻辑电路院（系）：吴健雄学院专业：姓名：学号：实验室: 实验组别：同组人员：实验时间：年月日评定成绩：审阅教师：一、实验目的1.2.3.4.5.6. 掌握时序逻辑电路的一般设计过程掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求掌握时序逻辑电路的基本调试方法熟练使用示波器和逻辑分析仪观察波形图掌握ISE软件的使用方法掌握VHDL语言二、实验原理数字电路根据逻辑功能的不同特点，可以分成两大类，一类叫组合逻辑电路（简称组合电路），另一类叫做时序逻辑电路（简称时序电路）。
组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。
而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。
常用时序逻辑器件：1. D触发器D触发器有六个端口，CP接时钟周期信号，D为信号输入端。
Q 和~Q为信号输出端，~S和~R为使能控制端。
在两个使能控制端都输入1时触发器锁存D，~R为0，~S为1时输出Q为1，反之输出Q 为0.不允许两个使能端同时为0，会造成不稳定的未知状态。
D触发器是时序逻辑电路的基本器件，主要作用是在时钟信号上升沿将D的信号输出。
2. MSI计数器计数器74161为模16计数器，其中包含两个使能端ENP和ENT，一个同步置数端~L,置数输入端D0~3，异步清零端~CLR，输出端Q0~3以及进位信号CO。
计数器在时钟的上升沿输出加1.除了74161外，还有74160、74163、74193、74197、74192等等，不同的MSI计数器有不同的特殊功能，但本质都类似，只是遵循不同的码制，清零置数方式以及增减模式而已。
计数器常用来制作分频器。
3. 移位寄存器移位寄存器74194包括工作模式控制端S1S0，置数输入端D0~3，输出端Q0~3以及串行输入端。
数电实验报告3
《数字电子技术基础》实验报告题目: 138译码器及应用院系：计算机科学与工程学院班级：180405姓名：浮涵州学号：20182781实验三 138译码器及应用3.1实验目的1．验证译码器的逻辑功能。
2．熟悉集成译码器的测试方法及使用方法。
3.2实验准备芯片： 74LS1383.3实验原理74LS138 为3 线－8线译码器。
当74LS138一个选通端（E1）为高电平，另两个选通端（（/E2））和（/E3））为低电平时，可将地址端（A0、A1.A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。
（即输出为Y0至Y7的非）比如：A2A1A0=110时，则Y6输出端输出低电平信号。
其真值表见表3.2。
表3.2 3 线－8线译码器74138真值表3.4实验内容及步骤1. 3线--8线译码器的功能测试3线--8线译码器74LSl38的引脚排列如图3.3所示。
图3.3 74LSl38的引脚排列(1)将3线--8线译码器74LSl38 输入端按照表3.4加入高低电平，用LED灯测试输出电平，并将测试结果填入表3.4中。
图一 3线--8线译码器74LSl38电路图(2) 译码器作为数据分配器。
按图3.4接线，在脉冲输入端S1加入f = lkHz的矩形脉冲，同时逻辑分析仪观察地址输入为A2A1A0=000、010、100、11l时的各输出端的波形，并波形记录下来。
图3.4 译码器作为数据分配器图二按图3.4的接线图图三 A2A1A0为000时的波形图图四 A2A1A0为010时的波形图图五 A2A1A0为100时的波形图图六 A2A1A0为111时的波形图表3.4 测量3线--8线译码器真值表5.5实验报告l. 作出实测的74LSl38的真值表。
2. 画出图3.4实测的输出波形。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验3 集成触发器
一 实验目的
1.熟悉常用触发器的基本结构及其逻辑功能。
2.能用触发器设计基本的时序逻辑电路。
二 实验所用仪器、设备
1.万用表 一块
2.直流稳压电源 一台
3.函数信号发生器 一台
4.双踪示波器 一台
5.数字电路实验板 一块
三 实验说明
触发器是组成时序逻辑电路的最基本逻辑单元，在数字系统和计算机中有着广泛的应用，集成触发器不仅作为独立的集成元件被大量使用，而且还是组成计数器、移位寄存器或其它时序电路的基本单元电路。
触发器按结构分主要有钟控式、维持阻塞式、主从式和边沿触发式四种，按功能可分为RS 触发器、D 触发器、JK 触发器、T 和触发器等，按触发方式分有边沿触发和电平触发两种。
1.D 触发器
D 触发器的逻辑符号如图所示，触发器的次态决定于CP 脉冲上升沿到来之前D 的状态，即D Q 1n =+
2.JK 触发器
JK 触发器的逻辑符号如图5-10所示。
它的基本结构形式有主从式和边沿触发两种，且多为边沿触发，一般情况下是在CP 脉冲的下降沿触发翻转的。
触发器次态取决于下列方程：n n 1n Q K Q J Q +=+
四实验内容
1.用双D触发器74LS74实现二分频电路。
2.用双D触发器74LS74和与非门74LS00设计一个广告流水灯同步时序电路，广告流水灯有四个灯，这四个灯始终是一暗三明且暗灯循环右移，其状态图如图所示，图中¤表示灯亮，◎表示灯暗。
1CP ◎¤¤¤
2CP ¤◎¤¤
3CP ¤¤◎¤
4CP ¤¤¤◎
五实验结果
见附页
六实验小结
通过本次实验，我熟悉了触发器的工作原理，通过实验实现了一些简单的功能，并且加深了对D触发器的理解。