集成电路CMOS题库
整理版 集成电路 题目
一、填空1、 CMOS 逻辑电路中 NMOS 管是增强型，PMOS 管是增强型； NMOS 管的体端接地 ，PMOS 管的体端接VDD 。
2、 CMOS 逻辑电路的功耗由 3 部分组成，分别是 动态功耗 、开关过程中的短路功耗和 静态功耗 ；增大器件的阈值 电压有利于减小短路功耗和静态 功耗。
3、饱和负载 NMOS 反相器的 3 个主要缺点是： 输出高电平有阈值损失 、 输出低电平不是 0，与比例因子 Kr 相关 、输出低电平时有静态功耗 。
4、 三态输出电路的 3 种输出状态是： （ 高电平 ） ，（ 低电平 ）和（ 高阻态 ） 。
2、CMOS 工艺可分为 p 阱 、 n 阱 、 双阱 三种。
在CMOS 工艺中，N 阱里形成的晶体管是PMOS3、通常情况下，在IC 中各晶体管之间是由 场氧 来隔离的；该区域的形成用到的制造工艺是 氧化 工艺。
4、集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指 光刻 ，包括 晶圆涂光刻胶 、 曝光 、 显影 、 烘干 四个步骤；其中曝光方式包括 ① 接触式 、② 非接触式 两种。
5、阈值电压VT 是指 将栅极下面的si 表面从P 型Si 变成N 型Si 所必要的电压，根据阈值电压的不同，常把MOS 区间分成 耗尽型 、 增强型 两种。
降低VT 的措施包括： 降低杂质浓度 、 增大Cox 两种。
1．写出传输门电路主要的三种类型和他们的缺点：（1）NMOS 传输门，缺点：不能正确传输高电平 ； （2）PMOS 传输门，缺点：不能正确传输低电平； （3）CMOS 传输门，缺点：电路规模较大。
2、对于一般的动态逻辑电路，逻辑部分由输出低电平的 NMOS 网组成，输出信号与电源之间插入了栅控制极为时钟信号的 PMOS ,逻辑网与地之间插入了栅控制极为时钟信号的 NMOS二、简答题1. 为什么的PMOS 尺寸通常比NMOS 的尺寸大？答：1）电子迁移率较大，是空穴迁移率的两倍，即μN =2μP 。
专升本CMOS模拟集成电路分析与设计试卷答案
专升本CMOS模拟集成电路分析与设计试卷答案专升本《CMOS模拟集成电路分析与设计》一、（共75题,共150分）1. Gordon Moore在1965年预言:每个芯片上晶体管的数目将每（）个月翻一番（2分）A.12B.18C.20D.24.标准答案：B2. MOS 管的小信号输出电阻是由MOS管的（）效应产生的。
（2分）A.体B.衬偏C.沟长调制D.亚阈值导通.标准答案：C3. 在CMOS模拟集成电路设计中，我们一般让MOS管工作在（）区。
（2分）A.亚阈值区B.深三极管区C.三极管区D.饱和区.标准答案：D4. MOS管一旦出现（）现象，此时的MOS管将进入饱和区。
（2分）A.夹断B.反型C.导电D.耗尽.标准答案：A5. （）表征了MOS器件的灵敏度。
（2分）A.B.C.D..标准答案：C6. Cascode放大器中两个相同的NMOS管具有不相同的（）。
（2分）A.B.C.D..标准答案：B7. 基本差分对电路中对共模增益影响最显著的因素是（）。
（2分）A.尾电流源的小信号输出阻抗为有限值B.负载不匹配C.输入MOS不匹配D.电路制造中的误差.标准答案：C8. 下列电路不能能使用半边电路法计算差模增益（）。
（2分）A.二极管负载差分放大器B.电流源负载差分放大器C.有源电流镜差分放大器D.Cascode负载Casocde差分放大器.标准答案：C9. 镜像电流源一般要求相同的（）。
（2分）A.制造工艺B.器件宽长比C.器件宽度WD.器件长度L.标准答案：D10. 某一恒流源电流镜如图所示。
忽略M3的体效应。
要使和严格相等，应取为（）。
（2分）A.B.C.D..标准答案：A11. 选择题:下列结构中密勒效应最大的是（）。
（2分）A.共源级放大器B.源级跟随器C.共栅级放大器D.共源共栅级放大器.标准答案：A12. 下图中，其中电压放大器的增益为-A，假定该放大器为理想放大器。
请计算该电路的等效输入电阻为（）。
CMOS模拟集成电路习题集1
目录例1：估算参数的求取_________________________________________________________2 例2：单级CS放大器的设计——————————————————————————6 例3：单级CS－CG放大器的设计———————————————————————12 例4：基本差分对（图4.1）设计————————————————————————16 例5：套筒式（Cascade）放大器的设计—————————————————————24 例6：基本无缓冲两级运放设计————————————————————————33 例7：高增益无缓冲运放设计—————————————————————————49 例8：高增益、高CMRR无缓冲运放设计———————————————————64例9：β乘法型参考电压源——————————————————————————91例1：估算参数的求取1．Kn 、Kp 的求取图1.1表1.1 思考题1.1：从表1.1中可以看出沟道调制效应系数λ是否为常数？为什么？.上试中：22ox n(p)D on DS onn(p)n(p)μC W W I =V (1+λV )=K V 2L L oxn(p)DS n(p)μC (1+λV K =)22．λn、λp的求取图1.2图1.3图1.4表1.2*比较上面求得的λn、λp与上学期所学教材中λ∝1/L的差异。
MOSFET的简化版图如图1.5所示，其中L1表示MOS管源漏区接触孔与多晶硅之间的最小距离，L2表示接触孔的最小尺寸，L3表示接触孔与源漏区边缘间的最小距离。
寄生电容可按表1.3估算：图1.5表1.3 MOS管寄生电容的计算公式MOSFET的寄生电容C GS C GD C DB（C SB）饱和区C GSO W eff +0.67 C OX W eff L eff C GDO W eff WE C j +2(W+E) C jsw 表1.3中E＝L1 + L2 + L3 , L1、L2、L3这些规则尺寸可以很容易在技术资料上找到（对于“懒惰”的工程师们而言，一个也许更高效的办法是从晶元厂提供的版图库中直接通过测量获得）。
多功能集成电路考核试卷
B.硅
C.铝
D.钨
5.在集成电路设计中，以下哪个参数不是描述晶体管的重要参数？（）
A.电流放大倍数
B.饱和电压
C.耗散功率
D.频率响应
C.非门
D.异或门
7. TTL型集成电路的逻辑“1”输出电压通常是（）。
A. 0V
B. 5V
C. 10V
A.尺寸缩小
B.集成度提高
C.速度加快
D.功耗降低
E.成本上升
三、填空题（本题共10小题，每小题2分，共20分，请将正确答案填到题目空白处）
1.集成电路（IC）是由许多微小的电子元件组成的，这些元件主要是基于______材料制作的。
2.在数字电路中，逻辑门是实现逻辑功能的基本单元，其中与非门（AND-NOT）的逻辑表达式为______。
B.蚀刻技术
C.化学气相沉积
D.分子束外延
E.离子注入
12.数字集成电路的常见逻辑系列包括以下哪些？（）
A. TTL
B. CMOS
C. ECL
D. ICL
E. BiCMOS
13.以下哪些是微电子技术的应用领域？（）
A.计算机技术
B.通信技术
C.智能控制
D.医疗电子
E.航空航天
14.集成电路设计中需要考虑的电气特性包括以下哪些？（）
7.金属互连是集成电路中用于连接各个器件和层的主要材料。( )
8.集成电路的制造过程中，光刻技术的精度决定了电路的最小特征尺寸。( )
9.在模拟集成电路中，放大器的带宽与晶体管的电流放大倍数成正比。( )
10.随着技术的发展，集成电路的尺寸会越来越大，集成度会越来越低。( )
五、主观题（本题共4小题，每题5分，共20分）
集成电路技术集成电路工艺原理试卷(练习题库)(2023版)
集成电路技术集成电路工艺原理试卷（练习题库）1、用来做芯片的高纯硅被称为（），英文简称（），有时也被称为（）。
2、单晶硅生长常用（）和（）两种生长方式，生长后的单晶硅被称为（）。
3、晶圆的英文是（），其常用的材料是（）和（）。
4、晶圆制备的九个工艺步骤分别是（）、整型、（）、磨片倒角、刻蚀、（）、清洗、检查和包装。
5、从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（）、O 和（）。
6、CZ直拉法生长单晶硅是把（）变为（）并且（）的固体硅锭。
7、CZ直拉法的目的是（）。
8、影响CZ直拉法的两个主要参数是O和（）。
9、晶圆制备中的整型处理包括（）、（）和（）。
10、制备半导体级硅的过程：1、（）；2、（）；3、O011、热氧化工艺的基本传输到芯片的不同部分。
77、多层金属化指用来连接硅片上高密度堆积器件的那些金属层。
78、阻挡层金属是淀积金属或金属塞，其作用是增加上下层材料的附着。
79、关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。
80、传统互连金属线的材料是铝，即将取代它的金属材料是铜。
81、溅射是个化学过程，而非物理过程。
82、表面起伏的硅片进行平坦化处理，主要采用将低处填平的方法。
83、化学机械平坦化，简称CMP,它是一种表面全局平坦化技术。
84、平滑是一种平坦化类型，它只能使台阶角度圆滑和侧壁倾斜，但高度没有显著变化。
85、反刻是一种传统的平坦化技术，它能够实现全局平坦化。
86、电机电流终点检测不适合用作层间介质的化学机械平坦化。
87、在CMP为零的转换器。
133、CD是指硅片上的最小特征尺寸。
134、集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。
简而言之，这些操作可以分为四大基本类：薄膜135、人员持续不断地进出净化间，是净化间沾污的最大来源。
136、硅片制造厂可分为六个的区域，各个区域的照明都采用同一种光源以达到标准化。
137、世界上第一块集成电路是用硅半导体材料作为衬底制造的。
2集成门电路习题解答
集成门电路习题解答18自我检测题1．CMOS门电路采用推拉式输出的主要优点是提高速度，改善负载特性。
2．CMOS与非门多余输入端的处理方法是接高电平，接电源，与其它信号引脚并在一起。
3．CMOS或非门多余输入端的处理方法是接低电平，接地，与其它信号引脚并接在一起。
4．CMOS门电路的灌电流负载发生在输出低电平情况下。
负载电流越大，则门电路输出电压越高。
5．CMOS门电路的静态功耗很低。
随着输入信号频率的增加，功耗将会增加。
6．OD门在使用时输出端应接上拉电阻和电源。
7．三态门有3种输出状态：0态、1态和高阻态。
8．当多个三态门的输出端连在一条总线上时，应注意任何时刻只能有一个门电路处于工作态。
9．在CMOS门电路中，输出端能并联使用的电路有OD门和三态门；10．CMOS传输门可以用来传输数字信号或模拟信号。
11．提高LSTTL门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放电路。
12．当CMOS反相器的电源电压V DD＜V TN+TPV（V TN、V TP分别为NMOS管和PMOS 管的开启电压）时能正常工作吗？答：不能正常工作，因为，当反相器输入电压为1/2V DD时，将出现两只管子同时截止的现象，这是不允许的。
13．CMOS反相器能作为放大器用吗？答：可以。
在反相器的两端跨接了一个反馈电阻R f就可构成高增益放大器。
由于CMOS 门电路的输入电流几乎等于零，所以R f上没有压降，静态时反相器必然工作在v I=v O的状态，v I=v O=V T=V DD/ 2就是反相器的静态工作点。
反相器的输入电压稍有变化，输出就发生很大变化。
14．如果电源电压增加5%，或者内部和负载电容增加5%，你认为哪种情况会对CMOS 电路的功耗产生较大影响？解：根据公式P D=（C L+C PD）V DD2f，电源的变化对功耗影响更大。
15．当不同系列门电路互连时，要考虑哪几个电压和电流参数？这些参数应满足怎样的关系？解：应考虑以下参数：V OH（min）、V IH（min）、V OL（max）、V IL（max）、I OH（max）、I OL（max）、I IH（max），I IL（max），这些参数应满足以下条件：V OH（min）≥V IH（min）V OL（max）≤V IL（max）集成门电路习题解答19）（m axOHI≥nI IH（max）I OL（max）≥m）（m axILI16．已知图T2.16所示电路中各MOSFET管的T V=2V，若忽略电阻上的压降，则电路中的管子处于导通状态。
集成电路制造考核试卷
B. 大电流
C. 高效率
D. 小尺寸
( )
18. 以下哪些是集成电路测试的主要方法？
A. 功能测试
B. 参数测试
C. 热测试
D. 机械测试ຫໍສະໝຸດ ( )19. 以下哪些应用领域对集成电路的功耗要求较高？
A. 移动通信
B. 服务器
C. 智能家居
D. 可穿戴设备
( )
20. 以下哪些技术可用于提高集成电路的频率性能？
2. 在CMOS技术中，P型MOSFET和N型MOSFET的尺寸应该是相同的。（ ）
3. 集成电路的封装类型不会影响其性能。（ ）
4. 介电常数越高的材料，其电容值越小。（ ）
5. 在集成电路设计中，信号的频率越高，对电路的热性能影响越大。（ ）
6. 散热设计是提高集成电路可靠性的重要因素之一。（ ）
B. 铜Cu
C. 铝Al
D. 钨W
( )
2. 在集成电路制造过程中，光刻技术的主要作用是什么？
A. 去除多余杂质
B. 形成电路图案
C. 进行蚀刻
D. 提高电子迁移率
( )
3. 以下哪个不属于集成电路的制造工艺？
A. 光刻
B.蚀刻
C. 射频
D. 化学气相沉积
( )
4. CMOS技术中，P型MOSFET与N型MOSFET的比例通常为：
A. 驱动能力
B. 传输速率
C. 功耗
D. 所有上述选项
( )
8. 以下哪种技术常用于减少集成电路中的电源噪声？
A. 电源去耦
B. 射频干扰抑制
C. 差分信号传输
D. 所有上述选项
( )
9. 在集成电路设计中，以下哪个因素对信号完整性影响最大？
数字集成电路--电路、系统与设计(第二版)课后练习题 第六章 CMOS组合逻辑门的设计
Chapter 6 Problem Set
Chapter 6 PROBLEMS
1. [E, None, 4.2] Implement the equation X = ((A + B) (C + D + E) + F) G using complementary CMOS. Size the devices so that the output resistance is the same as that of an inverter with an NMOS W/L = 2 and PMOS W/L = 6. Which input pattern(s) would give the worst and best equivalent pull-up or pull-down resistance? Implement the following expression in a full static CMOS logic fashion using no more than 10 transistors: Y = (A ⋅ B) + (A ⋅ C ⋅ E) + (D ⋅ E) + (D ⋅ C ⋅ B) 3. Consider the circuit of Figure 6.1.
2
VDD E 6 A A 6 B 6 C 6 D 6 E F A B C D 4 4 4 4 E 1 A B C D 4 4 4 4 E 1 6 F 6 B 6 C 6 D
Chapter 6 Problem Set
VDD 6
Circuit A
Circuit B
Figure 6.2 Two static CMOS gates.
集成电路CMOS题库【精选文档】
一、选择题1。
Gordon Moore在1965年预言：每个芯片上晶体管的数目将每个月翻一番。
(B）A.12 B。
18 C.20 D。
242.MOS管的小信号输出电阻是由MOS管的效应产生的。
（C）A.体B。
衬偏C。
沟长调制 D.亚阈值导通3.在CMOS模拟集成电路设计中，我们一般让MOS管工作在区。
（D)A。
亚阈值区 B.深三极管区 C.三极管区D。
饱和区4。
MOS管一旦出现现象，此时的MOS管将进入饱和区。
（A）A.夹断B.反型C.导电D。
耗尽5.表征了MOS器件的灵敏度。
(C）A。
B. C。
D。
6.Cascode放大器中两个相同的NMOS管具有不相同的. （B）A。
B。
C。
D。
7.基本差分对电路中对共模增益影响最显著的因素是。
(C）A.尾电流源的小信号输出阻抗为有限值B.负载不匹配C.输入MOS不匹配D。
电路制造中的误差8.下列电路不能能使用半边电路法计算差模增益。
（ C ）A.二极管负载差分放大器B。
电流源负载差分放大器C。
有源电流镜差分放大器D。
Cascode负载Casocde差分放大器9。
镜像电流源一般要求相同的. （ D ）A。
制造工艺 B。
器件宽长比 C.器件宽度W D.器件长度L10. NMOS管的导电沟道中依靠导电。
（）A.电子 B。
空穴 C.正电荷 D。
负电荷11。
下列结构中密勒效应最大的是。
（A）A。
共源级放大器 B.源级跟随器C。
共栅级放大器 D。
共源共栅级放大器12.在NMOS中，若会使阈值电. （A）A.增大 B。
不变 C。
减小 D。
可大可小13。
模拟集成电路设计中可使用大信号分析方法的是。
（C）A.增益B.输出电阻 C。
输出摆幅 D.输入电阻14。
模拟集成电路设计中可使用小信号分析方法的是。
（A）A.增益B.电压净空 C。
输出摆幅 D.输入偏置15. 下图中，其中电压放大器的增益为-A,假定该放大器为理想放大器.请计算该电路的等效输入电阻为。
（）第15题A. B。
集成电路技术集成电路技术综合练习试卷(练习题库)(2023版)
集成电路技术集成电路技术综合练习试卷（练习题库）1、什么叫半导体集成电路？2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写。
3、按照器件类型分，半导体集成电路分为哪几类？4、按电路功能或信号类型分，半导体集成电路分为哪几类？5、什么是特征尺寸？它对集成电路工艺有何影响？6、简述四层三结的结构的双极型晶体管中隐埋层的作用。
7、在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响是？8、简单叙述一下pn结隔离的NPN晶体管的光刻步骤。
9、简述硅栅p阱CMOS的光刻步骤。
10、以P阱CMOS工艺为基础的BiCMOS的有哪些不足？11、以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
12、简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？13、什么是集成双极晶体管的无源寄生效应？14、什么是MOS晶体管的有源寄生效应？15、什么是MOS晶体管的闩锁效应，其对晶体管有什么影响？16、如何解决MOS器件的场区寄生MOSFET效应？17、如何解决MOS器件中的寄生双极晶体管效应？18、双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？19、集成电路中常用的电容有哪些？20、为什么基区薄层电阻需要修正？21、为什么新的工艺中要用铜布线取代铝布线？22、电压传输特性23、开门电平24、关门电平25、逻辑摆幅26、静态功耗27、在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
28、两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何29、相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的？30、四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。
31、为什么TT1与非门不能直接并联。
32、OC门在结构上作了什么改进,它为什么不会出现TT1与非门并联的问题？33、什么是器件的亚阈值特性，对器件有什么影响？34、MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？35、请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。
模拟CMOS集成电路复习题库及答案
模拟CMOS集成电路期末复习题库及答案整理人：李明1．MOSFET跨导g m是如何定义的。
在不考虑沟道长度调制时，写出MOSFET在饱和区的g m与V GS−V TH、√I D和1V GS−V TH的关系表示式。
画出它们各自的变化曲线。
2．MOSFET的跨导g m是如何定义的。
在考虑沟道长度调制时，写出MOSFET在饱和区的g m与V GS−V TH、√I D和1V GS−V TH的关系表示式。
画出它们各自的变化曲线。
解：MOSFET跨导g m的定义：由于MOSFET工作再饱和区时，其电流受栅源过驱动电压控制，所以我们可以定义一个性能系数来表示电压转换电流的能力。
更准确地说，由于在处理信号的过程中，我们要考虑电压和电流的变化，因此我们把这个性能系数定义为漏电流的变化量除以栅源电压的变化量。
我们称之为“跨导”，并用g m来表示，其数值表示为：在不考虑沟道长度调制时：在考虑沟道长度调制时：3．画出考虑体效应和沟道长度调制效应后的MOSFET小信号等效电路。
写出r o和g mb的定义，并由此定义推出r o和g mb表示式。
解：4．画出由NMOS和PMOS二极管作负载的MOSFET共源级电路图。
对其中NMOS二极管负载共源级电路，推出忽略沟道长度调制效应后的增益表示式，分析说明器件尺寸和偏置电流对增益的影响。
对PMOS二极管负载的共源级电路，对其增益表示式作出与上同样的分析。
5．画出MOS共源共栅级电路的电路图和其对应的小信号等效电路图。
并推出此共源共栅级电路的电压增益和输出电阻表示式。
解：6．画出带源极负反馈电阻的以电阻作负载的MOS共源级电路的电路图和其对应的小信号等效电路图。
写出此电路的等效跨导定义式，并由此推出在不考虑沟道长度调制和体效应情况下的小信号电压增益表示式。
画出其漏电流和跨导随V in的变化曲线图。
7．画出带源极负反馈电阻的以电阻作负载的MOS共源级电路的电路图和其对应的小信号等效电路图。
拉扎维模拟CMOS集成电路设计习题讲解
VGS
VDS+VTH1 VDS+VTH0
VDS3+VTH VDS2+VTH VDS1+VTH
Copyright for zhouqn
2.5 对于图2.42的每个电路，画出IX和晶体管跨导关于VX
的函数曲线草图，VX从0变化到VDD。在(a)中，假设Vx
从0变化到1.5V。 (a) n 0.1V 1
+
VX
M1
-
+
VGS 1.9 VX
VDS 1VX VDSAT Von 1.2 VX
1V -
工作在线性区，则
IX
nCOX
W L
[(1.2
VX
)(1
VX
)
0.5(1
VX
)2
]
1 2
nCOX
W L
(1.4 VX )(1VX )
gm
nCOXΒιβλιοθήκη W LVDSnCOX
W L
(1Vx )
② 当1V<VX<1.2V时,MOS管工作在线性区
管的有效沟道长度Leff=0.5-2LD，则
p 100cm2 /V / s LD 0.09106 m
p 0.2V 1 tox 9 109 m
ID
1 2
pCox
W Leff
(VGS
VTH )2 (1 p 3)
ID 4.8103 (VSG 0.8)2
0 8.854 1012 F / m sio2 3.9
ID
ro
1
ID
gmro
2Cox
W L
ID
1
ID
A
WL ID
Copyright for zhouqn
拉扎维模拟CMOS集成电路设计第二章作业答案详解完整版中文
V D SV D D V X3 V X
VSB VX
V T H V T H 0 2 F V S B 2 F
VDD
M1 Ix
V+X -
IX1 2n C o xW LV G S V T H 21 V D S
I X 1 2 n C o x W L 3 V X 0 . 7 0 . 4 5 0 . 9 V X 0 . 9 2 1 3 V X
gmPCoxW L(VX 1.9)
.
(e) λ=0,
0.45V1/2
VTH0 0.7V
2F 0.9V
VGS 0.9V VDS 140.5 VSB 1VX
M1 1.9V
+ 1V
-
IX +1.5V
+ VX
-
V T H V T H 0 ( 2 F V S B 2 F ) 0 . 7 0 . 4 5 ( 0 . 9 V S B 0 . 9 )
V TH
V GS
V TH0 V TH1
V GS
VDS+VTH1 VDS+VTH0
VDS3+VTH VDS2+VTH
VDS1+VTH
6
.
2.5线 （对草V于D图D图=，32VV.4）X2从的0每变个化电到路V，DD画。出在I(aX)和中晶，体假管设跨V导x从关0变于化VX到的1函.5V数。曲
(a) n 0.1V1 0.45V1/2 2F 0.9V
gm
nCOX
W(0.5)2 L
.
2.7 对于图2.44的每个电路，画出Vout关于Vin 的函数曲线草图。Vin从0变化到VDD=3V。
《微电子器件》题集
《微电子器件》题集一、选择题（每题2分，共20分）1.下列哪种材料常用于制造微电子器件中的晶体管？A. 硅（Si）B. 铜（Cu）C. 铝（Al）D. 铁（Fe）2.在CMOS逻辑电路中，哪种类型的逻辑门在输入为高电平时导通？A. NAND门B. NOR门C. AND门D. OR门3.以下哪个参数描述的是二极管的电流放大能力？A. 击穿电压B. 反向电流C. 电流放大系数D. 截止频率4.在集成电路制造中，哪种工艺步骤用于定义晶体管和其他元件的几何形状？A. 氧化B. 扩散C. 光刻D. 金属化5.MOSFET器件中，栅极电压对沟道电流的控制是通过什么机制实现的？A. 欧姆定律B. 量子隧穿效应C. 电场效应D. 热电子发射6.下列哪项技术用于减小集成电路中的寄生电容和电阻？A. SOI技术B. BICMOS技术C. CMOS技术D. TTL技术7.在半导体存储器中，DRAM与SRAM相比，主要缺点是什么？A. 成本高B. 速度慢C. 需要定期刷新D. 功耗高8.下列哪种类型的二极管常用于微波电子器件中？A. 肖特基二极管B. 光电二极管C. 变容二极管D. 整流二极管9.集成电路的特征尺寸越小，通常意味着什么？A. 集成度越低B. 性能越差C. 功耗越高D. 制造成本越高10.在半导体工艺中，哪种掺杂技术用于形成P-N结？A. 离子注入B. 扩散C. 外延生长D. 氧化二、填空题（每空2分，共20分）1.在CMOS逻辑电路中，当输入信号为低电平时，PMOS晶体管处于______状态，而NMOS晶体管处于______状态。
2.二极管的正向电压超过一定值时，电流会急剧增加，这个电压值称为二极管的______电压。
3.在集成电路制造中，______步骤用于形成晶体管的栅极、源极和漏极。
4.MOSFET器件的沟道长度减小会导致______效应增强，从而影响器件的性能。
5.DRAM存储单元由一个晶体管和一个______组成。
扎维模拟CMOS集成电路设计第三章习题
I D2
1 W nCox (VGS 2 VTH 2 ) 2 (1 NVDS 2 ) 2 L 2
1 10 1.34225 10 4 [3 Vout 0.7 0.45( 0.9 Vout 0.9 )] 2 [1 0.1(3 Vout )] 2 0.5
W g m1 2 nCox I D1 2 1.34225 10 4 100 0.5 10 3 3.66 10 3 A / V L 1
ro1
1 1 20K 1 N I D 0.1V 0.5m A
5
2019/3/28
0.5 1 L 2 p 0.05 2
ro 2 1 1 40K 3 2 I D 2 0.05 0.5 10
AV gm1 (ro1 // ro2 ) 3.66103 (20K // 40K ) 48.8
(2)M1工作在线性区边缘,满足 VGS 1 VTH 1 VDS 1 Vout
Vout sin g Vout max Vout min 2.0033 0.2693 1.734 V
2019/3/28 7
3.3
50 W , RD 2 K, 0 L 1 0.5
cm2 7 F 4 A nCox 350 3.83510 1.34225 10 2 V s cm V2
AV gm1 Rout 5.1945103 782.16 4.06
2019/3/28 12
20 W 3.12 , I1 1mA, I S 0.75mA, 0 L 1 0.5
cm2 F 4 A nCox 350 3.835107 1 . 34225 10 V s cm2 V2 cm2 7 F 4 A pCox 100 3.83510 0.383510 2 V s cm V2
(整理)2集成门电路习题解答.
精品文档自我检测题1．CMOS门电路采用推拉式输出的主要优点是提高速度，改善负载特性。
2．CMOS与非门多余输入端的处理方法是接高电平，接电源，与其它信号引脚并在一起。
3．CMOS或非门多余输入端的处理方法是接低电平，接地，与其它信号引脚并接在一起。
4．CMOS门电路的灌电流负载发生在输出低电平情况下。
负载电流越大，则门电路输出电压越高。
5．CMOS门电路的静态功耗很低。
随着输入信号频率的增加，功耗将会增加。
6．OD门在使用时输出端应接上拉电阻和电源。
7．三态门有3种输出状态：0态、1态和高阻态。
8．当多个三态门的输出端连在一条总线上时，应注意任何时刻只能有一个门电路处于工作态。
9．在CMOS门电路中，输出端能并联使用的电路有OD门和三态门；10．CMOS传输门可以用来传输数字信号或模拟信号。
11．提高LSTTL门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放电路。
12．当CMOS反相器的电源电压V DD＜V TN+TPV（V TN、V TP分别为NMOS管和PMOS 管的开启电压）时能正常工作吗？答：不能正常工作，因为，当反相器输入电压为1/2V DD时，将出现两只管子同时截止的现象，这是不允许的。
13．CMOS反相器能作为放大器用吗？答：可以。
在反相器的两端跨接了一个反馈电阻R f就可构成高增益放大器。
由于CMOS 门电路的输入电流几乎等于零，所以R f上没有压降，静态时反相器必然工作在v I=v O的状态，v I=v O=V T=V DD/ 2就是反相器的静态工作点。
反相器的输入电压稍有变化，输出就发生很大变化。
14．如果电源电压增加5%，或者内部和负载电容增加5%，你认为哪种情况会对CMOS 电路的功耗产生较大影响？解：根据公式P D=（C L+C PD）V DD2f，电源的变化对功耗影响更大。
15．当不同系列门电路互连时，要考虑哪几个电压和电流参数？这些参数应满足怎样的关系？解：应考虑以下参数：V OH（min）、V IH（min）、V OL（max）、V IL（max）、I OH（max）、I OL（max）、I IH（max），I IL（max），这些参数应满足以下条件：V OH（min）≥V IH（min）V OL（max）≤V IL（max）精品文档）（maxOHI≥nI IH（max）I OL（max）≥m）（maxILI16．已知图T2.16所示电路中各MOSFET管的T V=2V，若忽略电阻上的压降，则电路中的管子处于导通状态。
数字集成电路--电路、系统与设计(第二版)课后练习题 第六章 CMOS组合逻辑门的设计-Chapter 6 Designing
4
Chapter 6 Problem Set
VDD F G
A B
A
A B
A
Figure 6.6 Two-input complex logic gate.
11.
Design and simulate a circuit that generates an optimal differential signal as shown in Figure 6.7. Make sure the rise and fall times are equal.
2
VDD E 6 A A 6 B 6 C 6 D 6 F A B C D 4 4 4 4 E 1 A B C D E 4 4 4 4 E 1 6 F 6 B 6 C 6 D
Chapter 6 Problem SetVDD 6Circ来自it ACircuit B
Figure 6.2 Two static CMOS gates.
Digital Integrated Circuits - 2nd Ed
3
2.5 V
PMOS
M2 W/L = 0.5μm/0.25μm Vout Vin M1 W/L = 4μm/0.25μm NMOS Figure 6.4 Pseudo-NMOS inverter.
a. What is the output voltage if only one input is high? If all four inputs are high? b. What is the average static power consumption if, at any time, each input turns on with an (independent) probability of 0.5? 0.1? c. Compare your analytically obtained results to a SPICE simulation.
(完整版)专升本《CMOS模拟集成电路分析与设计》_试卷_答案
.标准答案：B
and 54. 工作在（）区的 MOS 管，可以被看作为电流源。 （2 分） e A.截止 B.三极管 C.深三极管 D.饱和
.标准答案：D
tim 55. 工作在（）区的 MOS 管，其跨导是恒定值。 （2 分） t a A.截止 B.三极管 C.深三极管 D.饱和 a .标准答案：D
59. NMOS 管的导电沟道中依靠（）导电。 （2 分） A.电子 B.空穴 C.正电荷 D.负电荷 .标准答案：A
60. 当 MOS 管的宽长比是定值时，其跨导与过驱动电源的关系曲线是（）。
A B C D （2 分） A.见图 B.见图 C.见图 D.见图 .标准答案：C
61. MOS 管的漏源电流受栅源过驱动电压控制，我们定义（）来表示电压转换电流 的能力。 （2 分） A.跨导 B.受控电流源 C.跨阻 D.小信号增益 .标准答案：A
A.电阻负载
B.二极管连接负载
C.电流源负载
D.二极管和电流源并联负载
.标准答案：C
25. 模拟集成电路设计中的最后一步是（）。 （2 分）
A.电路设计
B.版图设计
C.规格定义
D.电路结构选择
.标准答案：B
26. 在当今的集成电路制造工艺中，（）工艺制造的 IC 在功耗方面具有最大的优势。
（2 分）
19. NMOS 管中，如果 VB 变得更负，则耗尽层（）。 （2 分） A.不变 B.变得更窄 C.变得更宽 D.几乎不变 .标准答案：C
20. 随着微电子工艺水平提高,特征尺寸不断减小,这时电路的工作电压会（） （2 分）
A.不断提高 B.不变 .标准答案：D
C.可大可小 D.不断降低
21. MOS 管漏电流的变化量除以栅源电压的变化量是（）。 （2 分） A.电导 B.电阻 C.跨导 D.跨阻 .标准答案：C
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、选择题Moore 在1965年预言:每个芯片上晶体管的数目将每个月翻一番。
（B ）2.MOS 管的小信号输出电阻是由MOS 管的效应产生的。
（C ）A.体B.衬偏C.沟长调制D.亚阈值导通3.在CMOS 模拟集成电路设计中，我们一般让MOS 管工作在区。
（D ）A.亚阈值区B.深三极管区C.三极管区D.饱和区管一旦出现现象，此时的MOS 管将进入饱和区。
（A ）A.夹断B.反型C.导电D.耗尽5.表征了MOS 器件的灵敏度。
（C ）A.o rB.b m gC.m gD.ox n c u6.Cascode 放大器中两个相同的NMOS 管具有不相同的。
（B ）A.o rB.b m gC.m gD.ox n c u7.基本差分对电路中对共模增益影响最显著的因素是。
（C ）A.尾电流源的小信号输出阻抗为有限值B.负载不匹配C.输入MOS 不匹配D.电路制造中的误差8.下列电路不能能使用半边电路法计算差模增益。
（ C ）A.二极管负载差分放大器B.电流源负载差分放大器C.有源电流镜差分放大器 负载Casocde 差分放大器9.镜像电流源一般要求相同的。
（ D ）A.制造工艺B.器件宽长比C.器件宽度WD.器件长度L10. NMOS 管的导电沟道中依靠导电。
（ ）A.电子B.空穴C.正电荷 D.负电荷11.下列结构中密勒效应最大的是。
（A ）A.共源级放大器B.源级跟随器C.共栅级放大器D.共源共栅级放大器12.在NMOS 中，若0V sb >会使阈值电。
（A ）A.增大B.不变C.减小 D.可大可小13. 模拟集成电路设计中可使用大信号分析方法的是。
（C ）A.增益B.输出电阻C.输出摆幅 D.输入电阻14. 模拟集成电路设计中可使用小信号分析方法的是。
（A ）A.增益B.电压净空C.输出摆幅 D.输入偏置15. 下图中，其中电压放大器的增益为-A ，假定该放大器为理想放大器。
请计算该电路的等效输入电阻为。
（）第15题A. AR +1 B.A R 11+ )1(A R +. )11(A R + 16.不能直接工作的共源极放大器是共源极放大器。
（C ）A.电阻负载B.二极管连接负载C.电流源负载D.二极管和电流源并联负载17.模拟集成电路设计中的最后一步是。
（B ）A.电路设计B.版图设计 C.规格定义 D.电路结构选择18.在当今的集成电路制造工艺中，工艺制造的IC 在功耗方面具有最大的优势。
（B）管的导电沟道中依靠导电。
（B）B.电子 B.空穴C.正电荷D.负电荷20.电阻负载共源级放大器中，下列措施不能提高放大器小信号增益的是。
（D）A.增大器件宽长比B.增大负载电阻C.降低输入信号直流电平D.增大器件的沟道长度L21. 下列不是基本差分对电路中尾电流的作用的是。
（D）A.为放大器管提供固定偏置B.为放大管提供电流通路C.减小放大器的共模增益D.提高放大器的增益22.共源共栅放大器结构的一个重要特性就是输出阻抗。
（D）A.低B.一般C.高D.很高23. MOS管的漏源电流受栅源过驱动电压控制，我们定义来表示电压转换电流的能力。
（A）A.跨导B.受控电流源C.跨阻D.小信号增益管漏电流的变化量除以栅源电压的变化量是。
（C）A.电导B.电阻C.跨导D.跨阻25.随着微电子工艺水平提高,特征尺寸不断减小,这时电路的工作电压会（ D）A.不断提高B.不变C.可大可小D.不断降低26.工作在饱和区的MOS管，可以被看作是一个。
（B）A.恒压源B.电压控制电流源C.恒流源D.电流控制电压源27.模拟集成电路设计中的第一步是。
（C）A.电路设计B.版图设计C.规格定义D.电路结构选择管中，如果VB变得更负，则耗尽层。
（C）A.不变B.变得更窄C.变得更宽D.几乎不变29.模拟集成电路设计中的最后一步是。
（B）A.电路设计B.版图设计C.规格定义D.电路结构选择30.不能直接工作的共源极放大器是（ C ）共源极放大器。
A.电阻负载B.二极管连接负载C.电流源负载D.二极管和电流源并联负载31.采用二极管连接的CMOS，因漏极和栅极电势相同，这时晶体管总是工作在。
（）A.线性区B.饱和区C.截止区D.亚阈值区32.对于MOS管，当W/L保持不变时，MOS管的跨导随过驱动电压的变化是。
（）A.单调增加 B.单调减小 C.开口向上的抛物线 D.开口向下的抛物线33.对于MOS器件,器件如果进入三极管区(线性区), 跨导将。
（）Ａ.增加 B.减少 C.不变 D.可能增加也可能减小34. 采用PMOS二极管连接方式做负载的NMOS共源放大器，下面说法正确的是。
（）A. PMOS和NMOS都存在体效应，电压放大系数与NMOS和PMOS的宽长比有关。
B．PMOS和NMOS都存在体效应，电压放大系数与NMOS和PMOS的宽长比无关。
C. PMOS和NMOS 不存在体效应，电压放大系数与NMOS和PMOS的宽长比无关。
D．PMOS和NMOS不存在体效应，电压放大系数与NMOS和PMOS的宽长比有关。
35. 在W/L保持不变的情况下，跨导随过驱动电压和漏电流变化的关系是（）A.跨导随过驱动电压增大而增大，跨导随漏电流增大而增大。
B. 跨导随过驱动电压增大而增大，跨导随漏电流增大而减小。
C. 跨导随过驱动电压增大而减小，跨导随漏电流增大而增大。
D. 跨导随过驱动电压增大而减小，跨导随漏电流增大而减小。
36.和共源极放大器相比较, 共源共栅放大器的密勒效应要。
（）A.小得多B.相当C.大得多D.不确定37. MOSFETs的阈值电压具有温度特性。
（）A . 零 B. 负 C. 正D. 可正可负。
38.在差分电路中, 可采用恒流源替换”长尾”电阻. 这时要求替换”长尾”的恒流源的输出电阻。
（）A．越高越好 B.越低越好 C. 没有要求 D. 可高可低器件中，保持VDS不变，随着VGS的增加，MOS器件。
（）A. 从饱和区——>线性区——>截止区B. 从饱和区——>截止区——>线性区C. 从截止区——>饱和区——>线性区D. 从截止区——>线性区——>饱和区40.对于共源共栅放大电路, 如果考虑器件的衬底偏置效应, 则电压增益会（）A.增大 B.不变 C.减小 D.可能增大也可能减小41.在当今的集成电路制造工艺中，工艺制造的IC在功耗方面具有最大的优势。
（）42. 保证沟道宽度不变的情况下，采用电流源负载的共源级为了提高电压增益，可以。
（）A. 减小放大管的沟道长度，减小负载管的沟道长度；B. 减小放大管的沟道长度，增加负载管的沟道长度；C. 增加放大管的沟道长度，减小负载管的沟道长度；D. 增加放大管的沟道长度，增加负载管的沟道长度。
43.随着微电子工艺水平提高,特征尺寸不断减小,这时电路的工作电压会。
（）A.不断提高B.不变C.可大可小D.不断降低电压变得更负，则耗尽层。
（）44. NMOS管中，如果VBA.不变B.变得更窄C.变得更宽D.几乎不变45.在CMOS差分输入级中, 下面的做法哪个对减小输入失调电压有利（）A.减小有源负载管的宽长比B.提高静态工作电流.C.减小差分对管的沟道长度和宽度D.提高器件的开启(阈值)电压二、简答题1.CMOS模拟集成电路中，PMOS管的衬底应该如何连接？为什么？（5分）解：在CMOS工艺中，由于PMOS管做在N型的“局部衬底”也就是N阱里面，因此PMOS管的局部衬底接局部高电位。
2. 什么是N阱？（5分）解：CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，若衬底为P型，则PMOS管要做在一个N型的“局部衬底”上，这块与衬底掺杂类型相反的N型“局部衬底”叫做N阱。
3.解释什么叫沟道长度调制效应？（5分）解：MOS晶体管存在速度饱和效应。
器件工作时，当漏源电压增大时，实际的反型层沟道长度逐渐减小，即沟道长度是漏源电压的函数，这一效应称为“沟道长度调制效应”4.何谓MOS管的跨导？写出NMOS管在不同工作区域中的跨导表达式。
（10分）解：漏电流的变化量除以栅源电压的变化量称之为跨导。
放大区：饱和区：截止区：电流为0无跨导设计常用软件有哪些？（10分）解：Cadence、Mentor Graphics和Synopsys模拟集成电路中，NMOS管的衬底应该如何连接？为什么？（5分）解：NMOS衬底接最低电位；目的是为了让衬底PN结反偏，限制载流子只在沟道里流动。
7.简单说明模拟集成电路芯片一般的设计流程。
（5分）8.何谓MOS管的跨导？写出PMOS管在不同工作区域中的跨导表达式。
（10分）解：漏电流的变化量除以栅源电压的变化量称之为跨导。
放大区:gm=μp饱和区;截止区：电流为0无跨导9.以NMOS为例，忽略高阶效应，写出器件工作的三个状态的条件，并写出三个状态下的I-V特性方程，推导不同工作状态下的跨导表达式。
（10分）解：其各段工作情况为：当VGS -VTH<0 时，管子关断，处于微弱导通区，或者处于亚阈值区；当VGS -VTH>0 时，管子导通，此时，若VDS<VGS-VTH时，管子处于线性放大区，或者三角区，或者线性区；若VDS >VGS-VTH时，管子处于饱和区，漏电流基本保持不变。
线性区：饱和区：10.简单描述N阱CMOS工艺的主要流程步骤，画出N阱CMOS工艺下的CMOS器件剖面示意图。
（10分）解：主要工艺流程步骤为：晶圆准备；杂质注入扩散；氧化；光刻；腐蚀；淀积；CMOS器件剖面示意图为：11.分析差分电路中器件不匹配对差分对性能所造成的影响。
（5分）12. 给出下图电路中的Vout表达式。
（R1=R2）(5分)13. 写出NMOS管构成的基本电流镜在忽略沟道长度调制情况下的输出电流outI和参考电流的关系式REFI。
(5分)I REFM1M2M3M4IoutVdd解： NMOS管构成的基本电流镜 I out/I ref=(w/l)2/(w/l)114.图(a)是什么结构?图(b)忽略了沟道调制效应和体效应。
如果体效应不能忽略，请画出Vin和Vout的关系曲线，并出解释。
(10分)15. 画出下图的小信号等效电路，推导Rin的表达式。
(10分)16. 什么是体效应？体效应会对电路产生什么影响？（5分）解：理想情况下是假设晶体管的衬底和源是短接的，实际上两者并不一定电位相同，当VB 变得更负时，VTH增加，这种效应叫做体效应。
体效应会改变晶体管的阈值电压。
17. 带有源极负反馈的共源极放大电路相对于基本共源极电路有什么优点？（10分）解：由带有源极负反馈的共源极放大电路的等效跨导表达式得，若RS>>1/gm，则Gm≈1/RS，所以漏电流是输入电压的线性函数。