数字钟设计说明书

电子课程设计说明书题目：数字钟
学生姓名
专业
学号
指导教师
日期
摘要
本说明书介绍了带有校时和整点报时功能的数字钟的实现方案。

包括制作数字钟所需要的各种芯片及具体连接思路和方法，设计过程出现的一些问题和解决方法以及心得体会。

关键词：计数器，触发器分频，555脉冲产生电路，数据选择mul tisim
一、完成课题的工作基础和实验条件
1．工作基础
（1）了解同步十进制计数器CC4518二输入与非门CC4011 四输入与非门CC4012 D触发器CC1013 和非门CC4049的功能和引脚图。

（2）设计电路图，并在进行仿真（采用Multisim进行仿真）。

（3）熟悉面包板、示波器的使用
2．实验条件
（1）同步时进制计数器CC4518 3个
（2）四输入与非门CC4012 1个
（3）二输入与非门CC4011 5个
（4）非门CC4049 2个
（5）D触发器CC4013 1个
（6）555定时器2个
（7）10kΩ电阻2个
（8）100kΩ电阻2个
（9）47μF电容1个
（11）0.01μF电容4个
（12）示波器1台
（13）面包板实验台
（14）导线若干
二、设计任务和要求
数字钟设计指标：
1、基本指标：
（1）时间计数电路采用24进制，从00开始到23后再回到00；各用2位数码管显示时、分、秒；
（2）具有校时、校分功能，可以分别对时及分进行单独校时，使其校正到标准时间；（3）计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次，前四次蜂鸣器声响频率为500Hz，最后一次，即59分59秒时，蜂鸣器声响频率为1000Hz；（4）为了保证计时的稳定及准确，须由555定时器提供时间基准信号。

2、提高指标：
（1）星期计数。

因为只有六个数码显示器，分别显示时、分、秒的个十位，故在基本指达到后，拆除一个数码显示器来显示星期。

星期计数从1~6表示星期一到星期六，星期天由8表示。

（2）暂停功能。

暂停秒钟可辅助校时。

三、电路基本原理
1、总体设计框架图
2、各部分详细电路图
（1）脉冲产生电路
由555定时器产生脉冲，具体电路如下
(a)1Hz 脉冲产生（b）1kHz脉冲产生
其中5nF电容由两个0.01μF电容串联而成
（2）分频电路
采用CC4013 D触发器进行分频，1kHz脉冲从端口3(CP)中输入，在端口2（~Q）即输出500Hz脉冲。

电路图如下:
（3）计数电路
采用同步十进制计数器CC4518进行计数。

（a）秒计数器和分计数器
秒电路计数器CC4518的CP1和CP2短接输入1Hz的脉冲1EN接高电平，1D和1A 相与（因为所提供元件没有与门，故用与非门和非门连接实现）后与2EN相连，即可在秒的个位由9变0时向十位产生进位；1RST接地，2C和2B相与后与2RST相连，即可在十位将变为6时，立刻给2RST一个高电平，使十位由5直接复位为0。

这样便用一个CC4518构成了一个六十进制的计数器。

分计数器的原理与秒计数器相同，只是脉冲的输入由秒计数器的进位（即秒计数器的2RST）和校正脉冲组合而成，不重复叙述。

（b）时计数器
时计数器为24进制计数器，1CP和2CP相连，接来自分计数器的进位信号（即秒计
数器的2RST）或者校正脉冲信号，1EN接高电平，1A和1D 相与接2EN，即可在时的个位由9变0时向十位产生进位，1C和2B相与后接1RST和2RST，即可在即将为24时清零计数器而不出现24，这样即构成了24进制计数器。

（4）校时电路
（a）校时原理
校时即在选择校时功能时由一可控的脉冲输入使计数器计数，不受原先正常计数时脉冲输入的影响，而在为选择校时时正常计数。

简而言之校时功能即是一个数据选择的功能。

（b）校时电路原理图
分校时电路和时较时电路一样，只是正常计数脉冲分别为秒计数器的2RST和分计数器的2RST。

当开关断开时，CP端为正常输入脉冲，计数器正常计数，当开关闭合时，CP端为校正脉冲，此时计数器进入校正状态，按校正脉冲计数。

（5）报时电路
整点报时即在59分51秒、53秒、55秒、57秒时，蜂鸣器发出500Hz声响，各持续一秒，59分59秒时，蜂鸣器发出1000Hz声响，持续一秒。

分计数器为59是，其十位个位分别为0101 1001，秒计数器为51、53、55、57、时，其十位个位分别为0101 0××1，为59时，十位个位分别为0101 1001这说明，只要在这些时刻接通1000Hz的脉冲产生电路和分频电路，并由秒计数器个位的最高位来选择1000Hz 和500Hz输入给蜂鸣器即可。

具体实现方案：分计数器的2C 2A 1D 1A相与，再和秒计数器的2C 2A 1A相与，结果输入到1000Hz555脉冲产生电路的电源端。

根据实验室提供的材料，以上操作由4输入与非门CC4012和非门CC4049实现，电路如下
其中m表示分计数器，s表示秒钟计数器，H表示高电平。

此电路可能会产生一些不稳定的情况，将在实验与调试部分说明。

（6）秒钟暂停电路
给秒计数器的1EN 一个低电平即可实现秒钟的暂停，电路如下
开关J1断开时秒钟即暂停
（7）星期计数
略
四、实验与调试
1、设计电路图并在进行仿真
2、选择实验器材
3、连接1Hz脉冲产生电路和1000Hz 脉冲产生电路以及分频电路并用示波器观察
4、依次连接秒、分、时计数器的电路和校时电路，并且将计数器结果输入到数码显示
管，观察电路是否符合进位要求和是否有校时功能，否则进行调试。

5、连接报时电路，观察报时是否正确
此时，发现数字钟报时正确，但在非整点时刻蜂鸣器持续音频输出，即在非整点时刻蜂鸣器连入了高电平，分析报时电路图，可知，当秒计数器个位高位为0并且非59分51、
53、55、57、59秒时，输入到蜂鸣器的是一个稳定的高电平，对电路稍作修改即可消除这
种情况。

修改后的报时电路如下
这样，即将频率选择的结果（即原先输入给蜂鸣器的信号）与输送至1000Hz脉冲产生电路Vcc的信号相与后再给蜂鸣器，便可使蜂鸣器在整点时刻正确报时而在非整点时刻为低电平而不输出任何音频信号。

6、连接秒暂停功能电路
7、连接星期计数器并观察
五、实验心得和体会
1、实验过程中遇到的问题及其解决方法.
（1）首先由于实验室无法提供0.005μF的电容，故用两个0.01μF串联得到。

实验不比仿真，仿真时元件的参数可随便调，但在实验过程中只能充分利用实验室提供的元件，甚至可能需要重新计算和选择参数。

（2）在连接时钟计数器时，发现只能通过校时电路使之计数，而分计数器产生的进位信号无法使之计数，在调试过程中还发现分钟计数工作很不稳定，经查是分计数器的1RST未接地所致。

（3）在检测报时功能时，发现蜂鸣器在非整点时刻也输出音频，此已在实验与调试部分叙述，不再重复。

（4）在检查1000Hz脉冲信号时示波器为检测到信号，经查是555芯片的4和5引脚未接入面包板所致，重新接好后正常。

2. 设计体会
（1）在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。

（2）在连接六十进制计数器（秒计数器和分计数器）的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了.。

（3）在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的。

（4）在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的。

（5）在连线过程，应该合理在面包板上安排芯片，估算线长以使导线尽量靠近面包板，否则可能会因为线路繁杂而出现一些短路现象，而且也不利于检查线路。

3.对该设计的建议
此次的数字钟设计重在于仿真和接线,虽然能把电路图接出来,并能正常显示,但对于电路本身的原理并不是十分熟悉.总的来说,通过这次的设计实验更进一步地增强了实验的动手能力.
六、参考文献
【1】《数字电路基础》·周跃庆·天津大学出版社
【2】《Mutisim7电路设计及仿真应用》·熊伟·侯传教·清华大学出版社
七、附录
1、实验中所用芯片的引脚图和逻辑图
（1）CC4518
（2）CC4012 （3）CC4011
（4）CC4013
（5）CC4049
2、数字钟整体电路图。