时序逻辑电路的设计方法

状态转 换表
2013年7月25日星期四
31
最简状态图
Q2Q1 X/Z 1/0 0/0 00 01
0/0 0/1
11 1/0
2013年7月25日星期四 32
1/0
5、选择触发器
这里先选JK触发器
JK触发器的次态方程：
Q
n 1
J Q K Q
n
n
进而可确定触发器的激励（驱动）方程 和电路的输出方程的真值表。
设计步骤的解说（4）
选择触发器
采用不同的触发器作为存储单元，其电
路结构的简繁程度不同。选取的方法有多种，
这里根据当前使用较频繁D触发器和JK触发器 为例来介绍如何确定它们的激励函数。
2013年7月25日星期四 25
设计步骤的解说（5）
冗余状态检查 根据触发器的次态方程，验证冗余状态。 画出逻辑电路图 根据时序电路的三组方程画出逻辑电路图
19
2013年7月25日星期四
状态化简（11）
最大等价类如下：
（A,B）（A,D）（B,D）
（C） （C）
（A,B,D）
Qn+1/Z
（A）
（E）
（E）
Q A C E
X
0 A/0 E/1 E/1
1
A/1 A/0 C/0
20
得最小化状态表：
2013年7月25日星期四
状态化简（小结）
a、当状态SA和SB，对所有输入变量的全部 一位信息的组合，都有相同的输出，且次态 也相同，则SA和SB等价。
2013年7月25日星期四 33
激励表
Q2 Q1 X 0 0 0 0 1 × 1 × 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 Q2n+1 Q1n+1 0 0 0 1 × × 0 0 1 0 1 × × 0 J2 K2 0 0 0 1 × × × × J 1 K1 0 × 1 × × 1 × 0 × × × × × 1
b、当状态SA和SB，对所有输入变量的全部 一位信息的组合，都有相同的输出，且次态 交错，或次态就是现态，则SA和SB等价。
c、当状态SA和SB，对所有输入变量的全部 一位信息的组合，都有相同的输出，且次态 循环，则SA和SB等价。
2013年7月25日星期四
21
设计步骤的解说（3）
状态分配 就是给简化了的状态分配一个二进制代码， 以便于用记忆电路来表示时序电路的内部状态。 若最简状态表中的状态数为n，为了表示n 种状态数，必须取r位二进制数并满足：
2013年7月25日星期四 6
建立原始状态图
AiBi/Zi 00/00 11/00
1
10/10 00/00 11/00
00/00 11/00
01/01
10/10
2013年7月25日星期四
2
10/10 01/01
3
01/01
7
建立原始状态表
Qn+1/Z
Q
AiBi
00
01
3/01 3/01 3/01
2013年7月25日星期四 11
状态化简（3）
2、等价状态的判断 一位信息判断准则 若输入为一个变量，所有的一位信息是0，1。
若输入为两个变量，所有的一位信息是00，01， 10，11。 若输入为三个变量，所有的一位信息是000， 001，010，011，100，101，110，111。
2013年7月25日星期四 12
状态化简（4）
a、当状态SA和SB，对所有输入变量的全部一 位信息的组合，都有相同的输出，且次态也相 同，则SA和SB等价。 Qn+1/Z X Q 1 0 A/0 A D/1 B 状态A与状 态B等价
A/0
D/0 B/1
D/1
C
D
D/1
C/1
13
2013年7月25日星期四
Fra Baidu bibliotek
状态化简（5）
b、当状态SA和SB，对所有输入变量的全部一 位信息的组合，都有相同的输出，且次态交错， 或次态就是现态，则SA和SB等价。 Qn+1/Z Q X 0 1 B/0 A C/1 B C D A/0 C/1 C/1 B/0 B/0
2013年7月25日星期四 23
状态分配（2）
状态分配的原则
1、两个以上状态具有相同的次态时，这些现态分 配以相邻的二进制代码。
2、同一状态有两个以上次态时，这些次态分配以 相邻的二进制代码。 3、输出相同的状态，分配以相邻的二进制代码。
注意 原则保证：不一定是最好，但决不是最差。
2013年7月25日星期四 24
将上述不定的情况，进行循环比较。
2013年7月25日星期四 18
状态化简（10）
化简如下状态表 Qn+1/Z X Q A B C D E
0 B/0 D/0 E/1 B/0 E/1
1 B/1 A/1 B/0 A/1 C/0
B BD 顺序比较 C D AB E BC A B C D B BD 追寻比较 C D AB E BC A B C D
输入的串行信号序列： 101100111010
输出的串行信号序列： 000010000100
2013年7月25日星期四 28
2、建立原始状态图及表
原始状态图 S 1/0 0/0 A 0/0 X/Z Q A B C 1/0 原始状态表 Qn+1/Z X
B
1/0
0 A/0 A/0
1 B/0 C/0
0/0
2013年7月25日星期四
/0
4
5 6
3
4 5
4
5 0
0
0 1
4
例二：设计一个比较器，用于比较两个串行二 进制数A、B的大小。二进制数由低位向高位按 时钟节拍逐位输入，即来一个时钟，A、B各进 入一位Ai、和Bi。试建立其原始状态图及表。 解：两数比较有三种情况 A=B A>B A<B
2013年7月25日星期四
30
2013年7月25日星期四
4、状态分配
这里的状态数是3，显然用2位二进制码即 可。按次态相同或输出相同分配以相邻的原则 分配为：S0=00，S1=01，S2=11，而10为无关项 X Q2Q1 00 01 10 11 （Q2Q1）n+1/Z 1 0 00/0 01/0 11/0 00/0 × × 11/0 00/1
2013年7月25日星期四
26
§6-4-2 同步时序逻辑电路设计举例
按照上述的七个步骤进行
完整的电路设计
2013年7月25日星期四
27
例题：设计一个“110”序列检测器电路
解：
1、逻辑要求
电路应有一个输入X和一个输出Z，当X 输入的串行随机信号中出现“110”序列时， 输出Z=1，否则Z=0。例如：
2013年7月25日星期四 15
状态化简（7）
3、化简方法
a、观察法 Q X 对于上例将（A， C）代以A，（B，D） A 代以B，而E本身就是 B 最大等价类保留不变， 则可将上述的五个状 态化简为三个状态的 E 状态表
2013年7月25日星期四
Qn+1/Z
0 B/0 E/1 1 A/0 A/0
设为状态1；输出Z=00 设为状态2；输出Z=10 设为状态3；输出Z=01
输入有四种情况即AiBi分别为00、01、10、11。
5
比较输入四种数据的情况
电路处在状态1， 若AiBi=00或11，则电路 仍处在状态1；若AiBi=10，电路应进入状态2； 若AiBi=01，电路应进入状态3。 电路处在状态2，若AiBi=00或11，则电路 返回状态1；若 AiBi=10，则电路仍处在状态2； 若AiBi=01，电路应进入状态3。 电路处在状态3，若AiBi=00或11，则电路 返回状态1；若 AiBi=10，则电路应进入状态2； 若AiBi=01，电路仍处在状态3。
逻辑要求
选择触发器
原始状态图及表
状态化简
状态分配
2013年7月25日星期四
冗余状态检查
画出逻辑电路图
2
设计步骤的解说（1）
逻辑要求
将实际问题提炼为同步时序逻辑命题。 原始状态图及表 将逻辑命题转换成状态转换图或状态转 换表,关键是明确输入条件和输出要求，确定 输入变量、输出变量和符号。
2013年7月25日星期四 3
建立原始状态图及表的例题
例一：建立模六加一计数器的原始状态图及表 解：模六加一计数器即有六个状态，这里不需 要输入变量，可以直接在时钟脉冲下工作。每 六个时钟脉冲，输出产生一个进位信号。 clk Q Qn+1 Z /Z 1 0 1 0 /0 /0 1 2 3 2 1 2 0
3 2 3 0
/1
6 /0 5 /0 4
r log 2 n
2013年7月25日星期四 22
状态分配（1）
在2r个二进制数码中，取n组数码来表示n 种不同的状态，可能出现的分配方案：
2r! A r (2 n)!
可见r越大A亦越大，如何从A种方案中选 取一个所需要的方案呢？由于方案 不同形成 的逻辑电路也不同。最佳方案的选取原则：
D
1/0
0/1
C D
D/1
A/0
C/0
B/0
29
2013年7月25日星期四
3、状态化简
等价类 (A)、(D) B C 最小化 状态表 最大等价类 化简后的状态名 （A，D） S0 B S1 C S2 Qn+1/Z Q X 0 S0/0 S0/0 S0/1
S0 S1 S2
1 S1/0 S2/0 S2/0
14
状态A与状态B等价 状态C与状态D等价
2013年7月25日星期四
D/1
状态化简（6）
c、当状态SA和SB，对所有输入变量的全部一 位信息的组合，都有相同的输出，且次态循环， 则SA和SB等价。 状态A和C等价要看状 Qn+1/Z 态B和D是否等价而B X Q 1 0 和D等价又要看A和C B/0 A C/0 是否等价，则为次态 C/0 B E/1 D/0 A/0 C 循环，故有（A，C） D A/0 E/1 （B，D）分别等价。 E/0 E/1 E
2013年7月25日星期四 9
状态化简（1）
在讨论完全给定同步时序电路的化简方法 之前，先介绍几个在化简中用到的概念。 完全给定同步时序电路是指状态表中的所 有次态和输出都是确定的。 1、几个概念 a、等价状态：若两个状态SA、SB，对任意的 输入序列都有相同的输出序列，则称状态SA、 SB是“等价”的，记作（SA，SB）。
§6-4 时序逻辑电路的设计方法
时序逻辑电路设计的任务是得出实现给定
逻辑功能的时序电路。
是电路分析的逆过程，通常设计较分析复
杂一些，而时序电路的设计比组合电路的设计
更复杂。
本课程仅以同步时序电路为例介绍它们的 设计过程。
2013年7月25日星期四 1
§6-4-1 同步时序逻辑电路的设计方法
用SSI来设计同步时序电路的步骤
10 2/10 2/10 2/10
11 1/00 1/00 1/00
8
1 2 3
2013年7月25日星期四
1/00
1/00 1/00
设计步骤的解说（2）
状态化简 在建立原始状态图也就是在分析问题的过 程中，可能引入多余的状态。而状态数的增多， 就使电路中存储元件和门电路的数量增多。因 此，总希望在完成预期逻辑功能的条件下，尽 可能使多余的状态从状态图及表中去掉，使设 计出的电路简单、经济、亦更可靠。这一过程 称为状态化简。 化简后的状态表称为最小化状态表。
E/1
E/0
16
状态化简（8）
b、隐含表化简法 隐含表的构成 五变量隐含表如右 B C D E A B C D
原则
缺头少尾
2013年7月25日星期四 17
状态化简（9）
隐含表化简方法 顺序比较 将各状态两两用前面的两个条件进行比较， 若等价则用“”标出，否则用“”标出。对 输出相同，次态不相同，又不交错的，将次态 填入隐含表相应的方格内。 追寻比较
2013年7月25日星期四 10
状态化简（2）
b、等价状态的传递性：若SA和SB，等价， SB 和SC等价，则定有SA和SC等价， 记作 （SA，SB），（SB，SC） （SA，SC） c、最大等价类：等价状态的集合。 如上述SA，SB， SC，是三个都相互等价的状态， 若再无其它状态与此三个状态等价，则此三个 状态的集合（ SA，SB， SC）就是一个最大等 价类。 每一个最大等价类，都可以合并为一个状态。
Z m(6) (4,5)
2013年7月25日星期四 35
激励方程的化简
用卡诺图化简法，可将上述最小项表达式 改变为如下形式： Q1X J 2 Q1 X Q2 00 01 11 10
34
Z 0 0 0 0
× × × × × 1
2013年7月25日星期四
1
激励方程
由上述真值表可得触发器的激励（驱动） 方程和电路的输出方程的最小项表达式：
J 2 m(3) (4,5,6,7) K 2 m(6) (0,1,2,3,4,5)
J1 m(1) (2,3,4,5,6,7) K1 m(2,6) (0,1,4,5)