CMOS两级运算放大器设计与HSPICE仿真_何红松
CMOS译码器设计与HSPICE仿真
《集成电路设计》课程设计报告基于HSPICE的晶体管级电路设计与仿真题目：CMOS2-4译码器设计与HSPICE仿真学院专业班级学生姓名指导教师提交日期目录一、设计目的 (1)二、设计要求和设计指标 (1)三、设计内容 (1)CMOS2-4译码器原理及电路设计 (1)门级设计 (1)门的CMOS实现 (2)仿真结果与分析 (5)四、总结 (7)五、主要参考文献 (10)一、设计目的熟悉《数字集成电路设计》课程,学习Hspice软件的使用，以及.sp文件的编写，进一步理解掌握CMOS设计组合逻辑电路与时序逻辑电路的基本知识，继而熟练地运用半导体集成电路知识。
二、设计要求和设计指标（1）了解C2MOS 主从正沿触发寄存器的电路结构、电路原理；（2）了解电路具体参数，包含的晶体管数目、晶体管尺寸、连线情况等；（3）利用HSPICE软件，编写.sp 文件；（4）仿真该sp 文件，得出描述电路性能的函数图线、波形等参数；（5）在具体的软硬件实验环境中，进行设计模拟、仿真和调试，解决设计调试中的具体问题；得出结论，并完成设计。
三、设计内容CMOS2-4译码器原理及电路设计门级设计译码器是组合逻辑电路的一个重要器件，把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。
译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。
而CMOS2-4译码，是将其输入的两位二进制代码“00”“01”“10”“11”进行翻译，从而控制电路的输出线路，实现四路译码的过程。
其真值表如图表1所示：A B Y0Y1Y2Y3000111011011101101111110图表1由图表1可以得到CMOS2-4译码器的布尔表达式为：Y0=Y1=Y2=Y3=从而可以得到CMOS2-4译码器门级设计的电路图，如图表2：123U1A 12U5A123U6A123U2A 12U4A123图表2这样，通过两个非门和四个与非门就可以实现如图表1中的真值表所示的逻辑功能。
一种CMOS二级密勒补偿运放的设计
一种CMOS二级密勒补偿运放的设计一个实际的运放电路包含很多极点，为了使运放可以正常工作必须对其进行频率补偿。
所谓“补偿”就是对运放的开环传输函数进行修正，这样就可以得到稳定的闭环电路，而且获得良好的时间响应性能。
两级运放的频率补偿存在一个问题。
我们的补偿原理是使其中一个主极点向原点靠拢，目的是使增益交点低于相位交点。
然而这样就需要一个很大的补偿电容。
大电容在集成电路中是很难制作而且不经济的。
实践证明，通过密勒效应可以以一个中等的电容器的值实现单独利用大电容才可以做到的补偿效果。
这种补偿方法就是“密勒补偿”。
一种CMOS 二级密勒补偿运放的设计，主要有第一级差分放大，第二级共源级放大，电流偏置电路以及密勒补偿电路四部分组成。
首先，手动计算各项参数，分析各项参数与性能之间的相互制约关系。
然后，利用电路EDA仿真软件对电路进行仿真，对参数进行一些微调以满足运放的设计指标。
因为数字集成电路的规律性和离散性，计算机辅助设计方法学在数字集成电路的设计中已经具有很高的自动化。
但是由于模拟电路设计的一些不确定性，一般来说，手工进行参数的预算是不能缺少的一个环节。
运算放大器（简称运放）是许多模拟系统和混合信号系统中的一个完整部分。
各种电路系统中都离不开运放：从直流偏置的产生到高速放大或滤波。
运算放大器的设计基本上是分为两个部分。
第一是选择电路结构，第二是电路的各项参数的确定。
比如静态工作电流，每个管子的尺寸等参数。
这个步骤包含了电路设计的绝大部分工作。
很多参数的确定需要不断地权衡来满足性能。
该设计第二章分析电路的原理开始,第三章接着介绍对运放的各个指标做介绍和分析。
第四章以具体的指标要求为例，分析约束条件，进行手算。
之后使用HSPICE 进行电路仿真。
2电路分析2.1 电路结构选定的 COMS 二级密勒补偿运算跨导放大器的结构如图 2.1 所示。
主要包括四部分：第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。
(完整word版)CMOS二级密勒补偿运算放大器的设计
课程设计报告设计课题:CMOS二级密勒补偿运算放大器的设计姓名：XXX专业:集成电路设计与集成系统学号:1115103004日期2015年1月17日指导教XXX师：国立华侨大学信息科学与工程学院一:CMOS二级密勒补偿运算放大器的设计1：电路结构最基本的CMOS二级密勒补偿运算跨导放大器的结构如下图，主要包括四部分：第一级PMOS输入对管差分放大电路，第二级共源放大电路，偏置电路和相位补偿电路.2：电路描述：输入级放大电路由M1～M5组成。
M1和M2组成PMOS差分输入对管，差分输入与单端输入相比可以有效抑制共模信号干扰；M3和M4为电流镜有源负载;M5为第一级放大电路提供恒定偏置电流.输出级放大电路由M6和M7组成，M6为共源放大器,M7为其提供恒定偏置电流同时作为第二级输出负载。
偏置电路由M8~M13和Rb组成,这是一个共源共栅电流源,M8和M9宽长比相同.M12和M13相比，源级加入了电阻Rb，组成微电流源，产生电流Ib。
对称的M11和M12构成共源共栅结构，减少了沟道长度调制效应造成的电流误差。
在提供偏置电流的同时，还为M14栅极提供偏置电压。
相位补偿电路由M14和Cc组成，M14工作在线性区,可等效为一个电阻，与电容Cc一起跨接在第二级输入输出之间，构成RC密勒补偿。
3:两级运放主体电路设计由于第一级差分输入对管M1与M2相同，有R1表示第一级输出电阻，其值为则第一级的电压增益对第二级，有第二级的电压增益故总的直流开环电压增益为所以4：偏置电路设计偏置电路由M8~M13 构成,其中包括两个故意失配的晶体管M12 和M13,电阻RB 串联在M12 的源极,它决定着偏置电流和gm12，所以一般为片外电阻以保证其精确稳定。
为了最大程度的降低M12 的沟道长度调制效应，采用了Cascode 连接的M10以及用与其匹配的二极管连接的M11 来提供M10 的偏置电压。
最后，由匹配的PMOS器件M8 和M9 构成的镜像电流源将电流IB 复制到M11 和M13,同时也为M5 和M7提供偏置。
两级全差动运算放大器的设计
两级全差动运算放大器的设计华中科技大学IC课程设计两级全差动运算放大器的设计年级:学号:姓名:专业:指导老师:二零一一年十二月摘要应用0.18umCMOS工艺，设计了一个放大倍数为86dB、单位增益带宽为360MHz、负载为1pF的两级全差动运算放大器。
可以满足一定的高速度、高精度的指标。
两级分别由一个差分的共源放大器和一个折叠式放大器组成。
通过运用差动输出代替普通两级运算放大器的单端输出，从而提高了输入动态范围、抑制共模信号和噪声的能力等性能。
因此，优于一些传统的两级运算放大器。
关键词：全差动运算放大器；共源放大器；折叠式放大器AbstractA fully differential operational amplifier with a DC-gain of 86dB and a gain-bandwidth of 360 MHz has been implemented in a 0.18um CMOS process.It can satisfy the index of high speed and high precision.And the two level is respectively made up of a common-source amplifier and a Folding amplifier.Therefore,it is better than some of the traditional operational amplifier.Keywords:fully differential operational amplifier; common-source amplifier; Folding amplifier目录摘要 (1)Abstract (2)1.引言 (4)2. 两级全差动运算放大器设计要求 (4)3. 电路分析与设计 (4)3.1.第一级运算放大器设计 (5)3.1.1第一级差模电压增益 (6)3.1.2.共模电压输入范围 (6)3.1.3.第一级增益带宽积GBW (7)3.1.4.第一级MOS管宽长比 (7)3.1.5.第一级仿真结果 (7)3.2.第二级运算放大器设计 (8)3.2.1.第二级差模电压增益 (9)3.2.2.偏置电压与偏值电流 (9)3.2.3.增益带宽积与负载电容 (9)3.2.4.第二级MOS管宽长比 (9)3.2.5.第二级仿真结果 (10)3.3.两级联仿 (10)3.3.1.差分压摆率 (11)3.3.2.静态功耗 (11)3.3.3.等效输入参考噪声 (11)3.3.4.相角裕度 (12)3.3.5.两级联仿结果 (13)4. 结论 (13)致谢 (14)参考文献 (14)心得体会 (15)1.引言随着模拟集成电路技术的发展，高速、高精度运算放大器得到广泛应用。
CMOS跨导运放的设计及hspice仿真
CMOS跨导运放的设计及hspice仿真
何立柱
【期刊名称】《科学与财富》
【年(卷),期】2011(000)011
【摘要】根据运算放大器的设计要求（增益、相位裕度、增益带宽积、最优指数等），对电路的参数进行调整；工艺库进行参数提取；并用提取的参数进行手工计算分析并与仿真得出的参数进行比较。
【总页数】2页(P219-220)
【作者】何立柱
【作者单位】山东大学信息科学与工程学院,山东济南0531
【正文语种】中文
【中图分类】TN402
【相关文献】
1.一种前馈型全摆幅恒跨导准恒增益CMOS运放设计
2.高增益低功耗恒跨导轨到轨CMOS运放设计
3.CMOS两级运算放大器设计与HSPICE仿真
4.低压低耗宽带CMOS电流反馈运放仿真设计
5.恒定跨导Rail-to-Rail CMOS运放设计
因版权原因，仅展示原文概要，查看原文内容请购买。
ASIC课程设计——MOS输出级电路设计与Hspice仿真
ASIC课程设计——MOS输出级电路设计与Hspice仿真————————————————————————————————作者：————————————————————————————————日期：目录一．背景介绍 (1)二．设计要求与任务 (2)三．电路原理及设计方法 (2)1．电阻负载共源级放大器电路原理分析 (3)2．有源负载共源放大器设计方法 (5)四．HSpice软件环境概述 (7)1．简介 (7)2．特点 (8)3．界面预览 (8)五．设计过程 (10)六．结果和讨论 (11)七．设计心得 (12)八．库文件程序附录 (13)一．背景介绍ASIC是Application Specific Integrated Circuit的英文缩写，在集成电路界被认为是一种为专门目的而设计的集成电路。
ASIC的设计方法和手段经历了几十年的发展演变，从最初的全手工设计已经发展到现在先进的可以全自动实现的过程。
在集成电路界ASIC被认为是一种为专门目的而设计的集成电路。
是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。
ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。
ASIC分为全定制和半定制。
全定制设计需要设计者完成所有电路的设计，因此需要大量人力物力，灵活性好但开发效率低下。
如果设计较为理想，全定制能够比半定制的ASIC芯片运行速度更快。
半定制使用库里的标准逻辑单元（Standard Cell），设计时可以从标准逻辑单元库中选择SSI（门电路）、MSI（如加法器、比较器等）、数据通路（如ALU、存储器、总线等）、存储器甚至系统级模块（如乘法器、微控制器等）和IP核，这些逻辑单元已经布局完毕，而且设计得较为可靠，设计者可以较方便地完成系统设计。
现代ASIC常包含整个32-bit处理器，类似ROM、RAM、EEPROM、Flash的存储单元和其他模块. 这样的ASIC常被称为SoC（片上系统）。
CMOS两级运放设计解读
CMOS两级运放的设计1 设计指标在电源电压 0-5V,采用 0.5um 上华 CMOS 工艺。
完成以下指标：共模输入电压开环直流增益单位增益带宽相位裕度转换速率负载电容静态功耗电流共模抑制比PSRR固定在〔V DD V SS〕260dB30MHZ60deg ree30Vus3 pF1mA60dB60dB2 电路分析2.1 电路图2.2 电路原理分析两级运算放大器的电路结构如图 1.1 所示，偏置电路由理想电流源和 M8 组成。
M8 将电流源提供的电流转换为电压， M8 和 M5 组成电流镜， M5 将电压信号转换为电流信号。
输入级放大电路由 M1～ M5 组成。
M1 和 M2 组成 PMOS 差分输入对，差分输入与单端输入相比可以有效抑制共模信号干扰；M3、M4 电流镜为有源负载，将差模电流恢复为差模电压。
； M5 为第一级提供恒定偏置电流，流过 M1 ，2 的电流与流过 M3,4 的电流 Id1,2I d 3,4I d 5 / 2 。
输出级放大电路由 M6 、M7 组成。
M6 将差分电压信号转换为电流，而 M7 再将此电流信号转换为电压输出。
M6 为共源放大器， M7 为其提供恒定偏置电流同时作为第二级输出负载。
相位补偿电路由 Cc 构成，构成密勒补偿。
3 性能指标分析3.1 直流分析由于第一级差分输入对管 M1和 M2相同，有第一级差分放大器的电压增益为：gm1Av1gds2gds4第二极共源放大器的电压增益为gm6Av2gds6gds7所以二级放大器的总的电压增益为A vgm1gm62g m2gm6A v1Av2gds4g ds6gds7I 5( 2 4)I 6( 6 7)gds23.2 频率特性分析设C1为第一级输出节点到地的总电容，有C1 C GD2 C DB 2 C GD 4 C DB4 C GS6 设C2表示第二级输出节点与地之间的总电容，有C 2 C DB6 C DB7 C GD7 C L一般，由于C L远大于晶体管电容，所以C2远大于C1 , 可以解出电路的传输函数为V 0 g m1 g m6 s C c R1R2V id as2 bs 1其中：C1C 2 C c C1 C 2 R1 R2ab C1R1 C 2R2 C c g m6 R1 R2 R1 R2可以得到右半平面零点为f zg m62C c 从而电路的主极点f d1g m 6R1 R2C c而次极点f nd gm 6 C L由于C2和C C远大于C1，而C1中最主要的局部为C GS6 , C2中那么以C L 为主，经过适当近似，可以得到单位增益带宽为GBW A0 fdg m1 2C c3.3 共模抑制比分析如果运放有差分输入和单端输出，小信号输出电压可以描述为差分和共模输入电压的方程V O A dm V id A cm V ic其中A dm是差模增益，有A dm A0，A cm是共模增益。
(p)一种高性能低功耗两级全差分运算放大器设计
收稿日期:2009202216 作者简介:翁 迪(1983—),男,硕士研究生.通信联系人:叶 凡,男,讲师,E 2mail :fanye @f .文章编号:042727104(2009)0420465205一种高性能低功耗两级全差分运算放大器设计翁 迪,范明俊,叶 凡,任俊彦(复旦大学专用集成电路与系统国家重点实验室,上海201203)摘 要:分析并设计了一种高速、高增益、低功耗的两级全差分运算放大器.该运算放大器用于高速高精度模数转换器中.运算放大器第一级采用增益自举cascode 结构获得较大的直流增益,采用2个新的全差分运算放大器替代传统的4个单端运算放大器作为增益自举结构.该放大器采用SMIC 0.18μm CMOS 工艺设计,电源电压1.8V ,直流增益125dB ,单位增益带宽300M Hz (负载3p F ),功耗6.3mW ,输出摆幅峰峰值达2V.关键词:运算放大器;增益自举;2级;全差分;高增益中图分类号:TN 492 文献标志码:A运算放大器(op amp )作为关键的模拟模块,广泛应用于开关电容滤波器、Σ2Δ调制器以及模数转换器等.在这些电路中,速度和精度两大重要因素都是由运算放大器的各种性能来决定的.例如在精度10bit 速度20M Hz 以上的高速高精度流水线模数转换器设计中,高的直流增益和大的单位增益带宽会降低运算放大器闭环工作时的增益误差和线性建立时间引起的误差,而大的输出摆幅可以有效的提高性噪比,从而可以在较小的电容负载的情况下达到较高的信噪失真比,有效地实现高速高精度和低功耗的目标;流水线模数转换器中功耗主要来自于运算放大器,所以低功耗运算放大器会使整个模数转换器功耗显著降低.一般而言,长沟道、低偏置电流、多级运算放大器可以实现高增益,然而会导致多个极点,难以达到高速大带宽的要求.共源共栅(cascode )结构的运算放大器具备频率特性好、主极点由负载电容决定、功耗最低等优点,但是输出摆幅比较小,特别在低电源电压情况下,这种缺点就更加显得突出.综合考虑,2级运算放大器可以在高增益、大输出摆幅和带宽间达到较好的平衡;高增益可以采用带增益自举的第1级实现,而带宽和速度可以在功耗允许的情况下尽量加大电流来实现.本文提出了带有增益自举结构的两级全差分运算放大器设计方案.由于这种方案目前在国内还属首次采用,所以本文对电路性能作了全面详细的分析.1 运算放大器总体结构和性能分析运算放大器应用于高性能流水线模数转换器时,运算放大器的增益要满足模数转换器中采样保持的增益误差要求和线性度要求,为达到14位精度,要求运算放大器开环直流增益大于100dB [1],而一般的2级运算放大器增益大概在80dB 左右.为了提高增益,本文提出的方案是第1级采用带有小运算放大器OPN 和O PP 增益自举的套筒式共源共栅(telescopic cascode )结构,第2级采用一般的共源放大器,电路结构如图1所示.为了保证运算放大器的稳定性,采用Miller 补偿技术进行零极点补偿,采用开关电容共模反馈以调节稳定工作点.1.1 直流增益分析该运算放大器存在2级:第1级是带增益自举的cascode 级;第2级是共源放大级.第1级增益:A 1=-G mI R OI =-g m1(R O11∥R O12),其中R O11=[1+(1+A n )g m6r o6]r o8,R O12=[1+(1第48卷 第4期2009年8月复旦学报(自然科学版)Journal of Fudan University (Natural Science )Vol.48No.4Aug.2009图1 带有增益自举的2级全差分运算放大器总体结构Fig.1 Overall structure of t he fully differential gain 2boosted two 2stage op amp+A p )g m4r o4]r o2,A n ,A p 是自举运算放大器OPN 、OPP 的直流增益,在A n ≈A p µ1的情况下,A 1≈A n [-G m (g m6r o6r o8∥g m4r o4r o2)]=A n ・A 1′,其中A 1′=-G m (g m6r o6r o8∥g m4r o4r o2)为不带增益自举的第1级的增益.第2级增益:A 2=-G mII R OII =-g m2(R 10∥R 12).总增益:A =A 1・A 2≈A n ・A 1′・A 2.(1)由上述分析可以看出,电路总的直流增益等于主电路cascode 级(m 1～m 8)、主电路输出级(m 9～m 12)和增益自举电路(OPN 或O PP )3者直流增益之积.这样设计时就可以把总增益分配到各级电路中去.每一级只要达到所指定的增益目标,总增益就能满足要求[223].1.2 单位增益带宽该运算放大器结构符合标准两级运算放大器性能分析方法[3],电路中负载电容C L ,补偿电容为C c ,主极点产生于第1级的输出端,其大小等于从m 4和m 6(或m 3,m 5)的漏端看进去的输出电阻和电容乘积的倒数:P 1=1/(R OI R OII G mII C c );次主极点位于第2级的输出端:P 2=G mII /C L ;单位增益带宽:GB m =G mI /C c ;从上面可以看出增益自举电路对整个电路的次主极点和单位增益带宽没有影响,只是会减小主极点频率.采用Miller 电容补偿会在右半平面产生一个零点:Z 0=1/(C c (1/G mII -R Z )),采用调零电阻R Z 控制零点的位置把零点从右半平面移到左半平面的次主极点P 2上,当R Z =(C c +C L )/(G mII C c )时,Z 0=1/(C c (1/G mII -R Z ))=-G mII /C L ,这样输出负载电容引起的极点就去除掉了,当然由于温度,工艺和电压等的变化会导致R Z ,C c 和C L 以及G mII 发生变化,但是在设计中,这些变量都有一定的裕度,在设计中也充分考虑,所以,也就避免了调节后的负零点位于GB W 内的现象.要满足60°相位裕度,则电路的次主极点至少要大于2.2GB m [3].即:G mII /C L >2.2G mI /C c ,若零点G mII /C L =10GB m =10G mI /C ,则C c >2.2C L G mI /G mII =0.22C L .1.3 增益自举电路与主电路的匹配传统的增益自举技术如图2所示需要额外实现4个单输入单输出的运算放大器,这样就增加了线路的复杂性、功耗和面积,同时在利用电流镜进行双端转单端输出的过程中,也消耗了运算放大器的动态幅度,不利于电路的设计和实现.这里采用2个全差分输入输出的运算放大器作为增益自举电路,由于左右两端完全对称的结构,从而可以减小相应的晶体管间由于不匹配所引入的噪声.增益自举电路主要起增加664复旦学报(自然科学版)第48卷cascode 级输出电阻的作用,因此可以将起功耗和面积尽量减小,设计时将其管子的宽长比和电流取为外部主电路的1/3左右比较合宜[2].图2 传统的增益自举技术Fig.2 Traditional gain 2boosted technology自举放大器OPN 、O PP 与主电路M 5、M 6和M 3、M 4形成闭环反馈,可以自动调整,而OPN 和OPP 输入端也有用来控制输入的共模电平.如果OPN 、O PP 速度太快,就会导致运算放大器稳定性方面问题[4].为了系统稳定,O PN 、OPP 单位增益带宽GB sub 必须满足:P 1<GB sub <P 2.(2)同时自举电路的加入有可能在GB sub 的地方产生一个极零点对(pole 2zero ),而极零点对会严重影响运算放大器建立时间,为了防止GB sub 处产生的极零点对对运算放大器闭环工作时的影响,GB sub 还必须满足:βGB <GB sub <P 2,(3)β为运算放大器闭环工作时的反馈因子,在高精度流水线模数转换器中,采样保持器采用电荷重分布形式,反馈因子为1/2,所以只要满足:1/2GB <GB sub <P 2,系统稳定性和建立时间方面要求都可以满足.增益自举小电路所选择的结构是折叠共源共栅结构如图1所示.使用这种结构主要考虑到速度和输入、输出电平的需要[5].输入级中间2个管子是用来稳定输入级尾电流源漏端电压. 偏置电路和共模反馈电路增益自举电路和主电路使用相同的偏置电压,通过折中调节最后整个电路只需要2路偏置电压,选用共[5],增大电流镜输出电阻,使输出电压更稳定并且电路结构简单,如图3所示.全差分运算放大器需要共模反馈电路确定其共模电平.共模反馈的电路多种多样,不过在这里开关电容共模反馈[5]电路相比其他电路来说具有独特的优势.首先它相对于连续时间共模反馈电路具有更高的动态范围,其次,它不会引入附加的极点且其线性度也非常好,另外,运算放大器应用在开关电容电路中无需增加额外的时钟,应用比较方便.为了保证系统能够稳定而又快速地进入工作,在第1、第2级分别采用了共模反馈.2 性能分析表1列出了带有增益自举和不带增益自举结构两级全差分运算放大器以及2个用来增益自举的辅助运算放大器OPN 、OPP 各项性能情况.可以看到,仿真结果与上述推理基本相符.带有增益自举的两级全差分运算放大器直流增益等于辅助运算放大器和没有增益自举的两级全差分运算放大器直流增益之和(都以dB 形式表示).总电路的单位增益带宽基本上与不带增益自举两级全差分运算放大器带宽相等.在辅助运算放大器OPP 、OPN 带宽满足(3)式时运算放大器建立时间20ns ,与不带增益自举时18ns 差不764 第4期翁 迪等:一种高性能低功耗两级全差分运算放大器设计图3 偏置电路和开关电容共模反馈电路Fig.3 Bias and switched 2capacitor CMFB多,当不满足(3)式只满足(2)式时运算放大器建立时间延长到39ns ,如表1中所示.可见OPP 和OPN 的带宽影响整个运算放大器建立时间比较明显.表1 运算放大器及其各子模块电路性能比较Tab.1 Op amp and other sub 2module performanceamplifierG DC /dB f B /M Hz C L /p F t set /ns φ/(°)P /μW OPN 39.5290(>321/2)19.2(<321/2)0.12.0——76.090.6 456OPP 45 251(>321/2)16.5(<321/2)0.12.0——74.389.2 375wit hout gainenhancement104.0321.0 3.01869.05470wit h gainenhancement 141.0320.0 3.0203969.06430 最后,运算放大器通过SM IC 0.18μm CMOS 工艺实现,经过流片测试,在电源电压1.8V 的情况下,增益达到125dB ,单位增益带宽300M Hz.表2详细列举了本运算放大器各项指标性能在仿真和测试后的结果比较,图4给出了用Hspice 仿真的幅频和相频特性;图5则是测试时的大信号阶跃响应.从中可以看出仿真和测试结果的总体性能差异在比较合理的范围内,而差异也主要是由于版图,寄生参数和工艺原因导致的偏差,也就是在于仿真的理想性和电路流片实现之间的差异,证明了这种运算放大器设计方案在现实应用中的可行性.并且,从流片测试结果看,总体设计也基本满足高精度低功耗电路对运算放大器的要求,而且在后期的ADC 的流片测试结果也显示该放大器设计保证了ADC 的性能.表2 运算放大器仿真、测试结果Tab.2 Simulation and testing resultsperformanceA out /V G /dB f B /M Hz t set /ns S R /(V ・μs ∃1)P /mW φ/(°)simulation214132020207 6.3469measured 212529931198 6.30—864复旦学报(自然科学版)第48卷本文提出了一种高性能低功耗的两级全差分运算放大器设计,采用0.18μm CMOS 工艺实现.利用增益自举技术,运算放大器开环增益可达到125dB ,主运算放大器为2级结构,输出摆幅在电源电压1.8V 情况下峰峰值可达到2V ,电压转换率约200V/μs.文中详细阐述了主运算放大器与辅助运算放大器之间匹配问题,在保证运算放大器其他性能不变的情况下,合理缩减辅助运算放大器的功耗,总功耗仅有6.3mW.该运算放大器被应用于低功耗14位32.5M Hz 流水线模数转换器的采样保持电路中.参考文献:[1] Yang W ,Kelly D ,Mehr I ,et al .A 32V 340mW 142b 752Msps CMOS ADC with 852dB SFDR at Nyquistinput [J ].J ournal of S oli d 2S tate Ci rcuits ,2001,36(12):193121936.[2] 柳 逊,闫 娜,吴晓铁,等.一种高性能运算放大器的设计[J ].微电子学与计算机,2005,22(6):28233.[3] Allen P E ,Holberg D R.CMOS Analog Circuit Design [M ].2版.冯 军,李智群,译.北京:电子工业出版社,2000.[4] Bult K ,G eelen G J G M.A fast 2settling CMOS op amp for SC circuits with 902dB DC gain [J ].J ournalof S oli d 2S tate Ci rcuits ,1990,25(6):137921384.[5] Lloyd J ,Lee Hae 2Seung.A CMOS op amp with fully 2differential gain 2enhancement [J ].T ransactions onCi rcuits A nd S ystems ,1994,41(3):2412243.[6] Recoules H ,Bouchakour R ,Loumeau P.A Comparative study of two SC 2CMFB networks used in fullydifferential O TA [C]∥Proceedings of 1998IEEE International Conference on Electronics ,Circuits and Systems.Portugal :IEEE Press ,1998.Design of a High 2Performance and Low 2Pow erTwo 2Stage OP AmpWE NG Di ,FAN Ming 2jun ,YE Fan ,RE N J un 2yan(A S IC &S ystem S tate Key L aboratory ,Fudan Universit y ,S hanghai 201203,China )Abstract :A high 2gain low 2power high 2speed fully differential two 2stage operational amplifier wit h a DC 2gain of 125dB and a gain 2bandwidt h of 300M Hz is analyzed and designed in a 0.18μm SMIC CMOS process.Its output swing reaches 2V and power consumption is only 6.3mW.the high DC 2gain is reached t hrough gain 2enhancement at t he first pared wit h t he traditional gain 2enhancement technology wit h four single 2ended output amplifiers ,two new fully differential amplifiers are utilized here for gain 2enhancement.The DC 2gain ,output swing and power consumption are better than t hat of t he traditional operational amplifier.K eyw ords :operational amplifier ;gain 2enhancement ;two 2stage ;fully 2differential ;high DC 2gain 964 第4期翁 迪等:一种高性能低功耗两级全差分运算放大器设计。
实验三 两级运放原理图设计及仿真
输出摆幅≥ ±1V;
失调≤ ±10mV; 噪声≤ 200(1kHz时);
参考电路1：
VDD M3 x iref vin1 M1 Vn Id5 M8 3 M5 M2 vin2 CL M7 y M4 M6
?唐长文菅洪彦通信系统混合信号vlsi设计全差分运算放大器设计课程设计报告设计全差分运算放大器设计课程设计报告
实验三 两级CMOS运放的原理图设计及仿真
实验目的：
掌握采用cadence实现模拟IC原理图设计的方法； 掌握集成运算放大器设计的参数估算方法； 掌握集成运算放大器主要参数的仿真方法；
实验报告： 描述设计仿真过程；
描述参数估算过程； 描述性能参数仿真过程及结果，并进行分析；
• 设计指标要求：
开环增益≥60dB; 单位增益带宽≥50MHz; 摆率(Slew Rate)≥ 5V/us; 相位裕度≥50 ICMR ≥ ±0.8V; CMRR ≥50dB; PSRR ≥50dB;
实验内容 采用传统的集成运放设计参数估算方法设 计运放； 完成原理图设计并仿真验证；
实验步骤：
根据设计指标，选择电路结构； 根据设计指标及电路结构，估算电路参数； 采用cadence进行电路参数仿真； DC仿真，检查电路工作状态； AC仿真考察幅频特性、相频特性等； 瞬态仿真，观察输入输出波形； 调整电路参数。 引入相位补偿网络，提高电路的稳定性； 设计优化。
• 参考过程：
(1)选取电路结构； (2)确定工作点：由功耗、增益等要求选取各支路的工作电流； 如参考电路2:
g m 2 Cox (W / L ) I DS / 2 1 1 ro go I DS
CMOS两级运放设计解读
I I I SR min{ DS5 , DS7
DS 5}
CC
CL
为了测量转换速率，将运算放大器输出端与反相输入端相连，如下图所示，
7 有一部分电流 DS5 要留
C I I C 过 ，所以只有
的电流经过 。这样一来，对于正的输入阶跃，
C
DS 7
DS 5
L
M M I I C 4 的漏端电压会下降， 也会减少流经
6 的电流。 电流 DS 7
DS5 对 L 充
电，导致一个正的电压梯度，斜率为
SRext
I I DS7
DS 5
CL
所以总的 SR 是这两个中的最小值 SR min{ SRint , SRext} , 得到
2.1 电路图
2 电路分析
2.2 电路原理分析
两级运算放大器的电路结构如图 1.1 所示，偏置电路由理想电流源和 M8 组成。 M8 将电流源提供的电流转换为电压， M8 和 M5 组成电流镜， M5 将电压信号转 换为电流信号。输入级放大电路由 M1～ M5 组成。 M1 和 M2 组成 PMOS 差 分输入对，差分输入与单端输入相比可以有效抑制共模信号干扰； M3 、M4 电 流镜为有源负载，将差模电流恢复为差模电压。 ； M5 为第一级提供恒定偏置电 流，流过 M1 ，2 的电流与流过 M3,4 的电流 I d1,2 I d 3,4 I d5 / 2 。输出级放大电路 由 M6 、M7 组成。 M6 将差分电压信号转换为电流，而 M7 再将此电流信号转 换为电压输出。 M6 为共源放大器， M7 为其提供恒定偏置电流同时作为第二级 输出负载。相位补偿电路由 Cc 构成，构成密勒补偿。
ds5
。如果
C
7 提供足够的电流给
两级CMOS运算放大器的前仿,版图及后仿
两级CMOS运算放大器的设计
• • • • • 两级CMOS运算放大器的前仿 两级CMOS运算放大器的版图 两级CMOS运算放大器的后仿 存在的问题 心得体会
两级CMOS运算放大器的前仿
表1 设计要求
V DD V SS
2.5V
CL
V o u t IC M R
SR
Pd is s
图12 前仿网表
两级CMOS运算放大器的后仿
图13 后仿网表
两级CMOS运算放大器的后仿
• 用HSPICE进行前、后仿，仿真之前对网表进 行更改。 • 删除注释部分，仅保留器件描述 。 • 更改VDD! 、VSS!为VDD、VSS 。 • 添加库 。 • 添加偏置管 。 • 添加激励信号（电源VDD、VSS，直流信号， 瞬态信号，交流信号等等）。
Av
GB
M
CMRR
PSRR
2.5V
10 pF
2 V 1 ~ 2V 10V / s 2 m W
74dB
5M Hz
60
。
60dB
60dB
两级CMOS运算放大器的前仿
VDD M3 x iref vin1
=
M4 y
M6
Cc vin2 CL M7
vout
M1 Vn Id5
M2
M8
3
和 P S R R 后仿图形（dc=0V）
1
两级CMOS运算放大器的后仿
表4 设计要求、Cadence前仿结果、HSPICE仿真结果
参数
IC M R
设计要求 Cadence前仿结果
1V ~ 2V
HSPICE前仿结果
CMOS两级运算放大器设计与HSPICE仿真
（1）设计 Cc
为了得到 60°的相位裕度，理论上要求零点在 10GBW
之外，可以证明：
P2 ≥ 2.2GBW
⎧ gm6
即：
⎪⎪ ⎨ ⎪
C2 gm6
> 2.2 gm1 Cc
> 10 gm1
⎪⎩C c
Cc
可以得到：Cc≥0.22C2，这里，C2= CL，因此：
Cc ≥0.22CL =0.66pF ，选择 Cc=1pF
2 电路与设计指标
设计指标如表 1 所示。基于这些指标选择了如图 1 示的 电路结构[2]。该运放主体结构为两个单级放大器：差分输入 级和共源增益级，辅助电路为偏置电路和频率补偿电路。差 分输入级采用 PMOS 输入对管，NMOS 电流镜负载；共源 级采用 NMOS 放大管，PMOS 负载管；由六个 MOS 管和一 个电阻构成的电流源为两级放大电路提供偏置，另外还为频 率补偿 MOS 管提供偏压；一个 NMOS 管和一个电容构成频 率补偿电路，连接在共源级的输入输出之间作为密勒补偿。
（6）设计 M8、M9 尺寸
⎛W ⎜⎝ L
⎞ ⎛W ⎟⎠8 = ⎜⎝ L
⎞ ⎟⎠9
=
⎛ ⎜⎝
W L
⎞ ⎟⎠
5
I I
8 5
= 18.6× 20 80
= 4.65
选取 L8=L9=Lmin=1.2μm,则 W8=W9=5.58μm
各管尺寸和电流总结如表 2：
MOS 管 M1，M2 M3，M4 M5 M6 M7 M8，M9
（2）分配电流
PDC=VDDItot≤2mW，VDD=5V，Itot=I5+I7+I8+I9≤400μA I5≥SR×Cc=30×106×1×10-12=30μA I7≥SR×(Cc+CL)=30×106×4×10-12=120μA
Hspice二级运放仿真设计
*ADM
将 vac=1V，这样得到的输出电压值就是增益值，方便观察。仿真得到的差模增 益和相位裕度如图所示。分别扫描了 100Mhz 和 1Ghz 情况下的波形如图 4.3 和 4.4。
图 4.3 100Mhz 带宽扫描差模增益和相位波形
图 4.4 1Ghz 带宽扫描差模增益和相位波形
为了得到准确的直流增益值，单位增益带宽和相位裕度值，通过以下两条语句： .measure ac GBW when vdb(out)=0 .measure ac VPW when vp(out)=-120 观察.lis 文件，发现直流增益为 80.4288dB，单位增益带宽为 52.036Mhz，相位裕 度为 65degree。
单位增益带宽：
(3.3)
GBW AO f d
偏置电流：
g m1 2Cc
(3.4)
2 IB 2 KPn (W / L)12 RB
根据系统失调电压：
(W / L)12 1 (W / L) 13
2
(3.5)
(W / L) 3 (W / L) 4 1 (W / L) 5 (W / L) 6 (W / L) 6 2 (W / L) 7
转换速率：
(3.6)
I I I SR min DS 5 , DS 7 DS 5 CL CC
相位补偿：
(3.7)
RC g m 6
(W / L) 6 (W / L)14
g (W / L)11 m6 1 (W / L)13 1.2 g m1
(3.8)
以上公式推导过程简略， 具体过程可参考相关专业书籍。 根据这些公式关系， 经过手算得到一个大致的器件参数如表2。 M1 M2 M3 M4 M5 M6 M7 M8 120/1 120/1 40/1 40/1 16/1 160/1 32/1 3.2/1 M9 M10 M11 M12 M13 M14 Cc RB
OP设计报告 基本两级运放设计与HSPICE仿真
设计报告运算放大器1．功能描述OP1在HB5042的功能是利用其闭环负反馈，使得VINP=VINN，从而使MOS管的漏电压等于REFC，实现电压钳位。
2.输入输出PIN描述输入VDD2：电源电压GND2：地INP：运放的同相输入端INN：运放的反相输入端IBIAS_OP1：输入偏置电流输出VOUT：运放的输出端口3.电路原理图4.电路工作原理M1镜像M0作为差分对的尾电流源为差分级提供偏置，M3M4是差分对的输入，M5 M6是差分对的有源负载，将双端输出转化为单端输出。
第二级M7为共源级，M2为其有源负载。
电容C与电阻R的作用是进行米勒补偿。
由于INN的输入直流电压为REFC=0.4V，故采用pmos差分对管。
5.仿真数据及波形所加信号为：vvdd2 vdd2 0 5vvgnd2 gnd2 0 0vIbias_OP1 IBIAS_OP1 0 2uACext inn 0 100TRext inn vout 1E-20 ac=100Tvinp inp 0 0.4v ac=1（通过分析可知，输入共模电压为0.4V ） 仿交流：.ac dec 20 10 1G.print ac vdB(vout).measure ac phase_margin find par('vp(vout)+180') when vdB(vout)=0.measure ac ac_gain_dB max vdB(vout) from=1 to=10megR ：W=50u L=2u C ：W=20u L=20u M=5仿真结果为：相位裕度72.1481 增益85.0024db波形图如下：-3db 带宽是37.8HZ 。
其中直流增益3,4 5.63,4772v m o o m o o A g r r g r r ，M3M4的宽长比大些可以增大v A ，调大C 可以使增益曲线的主极点往原点移动，从而可以增大相位余度，但是会减小-3db 带宽。
CMOS两级运算放大器设计
CMOS两级运算放大器设计CMOS（互补金属氧化物半导体）两级运算放大器是一种常用的放大器设计，可以用于信号放大、滤波、放大器链路等应用。
本文将对CMOS两级运算放大器的设计进行详细叙述。
首先，设计CMOS差动对。
差动对由两个MOSFETs组成，其中一个为p-MOSFET，另一个为n-MOSFET。
这两个MOSFETs的栅极交叉，源极相连，并接入一个电流源。
这样可以使输入信号以差分模式进入放大器。
然后，设计CMOS差动对的偏置电路。
偏置电路主要是为了使CMOS差动对能够正常工作。
其中，主要包括两个电流源和一个电流镜。
电流源为差动对提供恒定电流，电流镜用于分配输入级和输出级的电流。
通过适当选择偏置电流的大小，可以控制放大器的增益和输出幅度。
接下来，设计中间电压增益级。
增益级主要由两个共尺极级组成，通过增加电阻、电容等元件来实现电压放大。
增益级的输出连接到输出级的输入，将中间电压信号传递到输出级进行电流差分放大。
最后，设计输出级。
输出级主要由两个MOSFETs组成，其中一个为p-MOSFET，另一个为n-MOSFET。
这两个MOSFETs的栅极相连，并连接到输入级的输出。
通过适当控制输出级电压的变化，可以实现电流信号的放大。
在CMOS两级运算放大器的设计过程中，需要考虑的因素包括放大器的增益、带宽、输入输出阻抗、偏置电流等。
根据具体的应用需求，可以平衡这些因素来进行合适的设计。
在设计完成后，需要进行电路仿真和调试。
可以使用软件工具如Spice来进行电路模拟，并根据模拟结果进行调整和优化。
在实际测试中，可以通过改变输入信号的频率和幅度，观察输出信号的响应，并与设计要求进行对比。
总结起来，CMOS两级运算放大器设计是一个复杂的过程，需要考虑多个因素，并进行合适的优化。
通过合理的设计和调试，可以获得满足设计要求的放大器电路。
OP设计报告基本两级运放设计与HSPICE仿真
OP设计报告基本两级运放设计与HSPICE仿真设计报告运算放大器1．功能描述OP1在HB5042的功能是利用其闭环负反馈，使得VINP=VINN，从而使MOS管的漏电压等于REFC，实现电压钳位。
2.输入输出PIN描述输入VDD2：电源电压GND2：地INP：运放的同相输入端INN：运放的反相输入端IBIAS_OP1：输入偏置电流输出VOUT：运放的输出端口3.电路原理图4.电路工作原理M1镜像M0作为差分对的尾电流源为差分级提供偏置，M3M4是差分对的输入，M5 M6是差分对的有源负载，将双端输出转化为单端输出。
第二级M7为共源级，M2为其有源负载。
电容C与电阻R 的作用是进行米勒补偿。
由于INN的输入直流电压为REFC=0.4V，故采用pmos差分对管。
5.仿真数据及波形所加信号为：vvdd2 vdd2 0 5vvgnd2 gnd2 0 0vIbias_OP1 IBIAS_OP1 0 2uACext inn 0 100TRext inn vout 1E-20 ac=100Tvinp inp 0 0.4v ac=1（通过分析可知，输入共模电压为0.4V ）仿交流：.ac dec 20 10 1G.print ac vdB(vout).measure ac phase_margin find par('vp(vout)+180') when vdB(vout)=0.measure ac ac_gain_dB max vdB(vout) from=1 to=10meg R ：W=50u L=2u C ：W=20u L=20u M=5仿真结果为：相位裕度72.1481 增益85.0024db波形图如下：-3db 带宽是37.8HZ 。
其中直流增益3,4 5.63,4772v m o o m o o A g r r g r r ，M3M4的宽长比大些可以增大v A ，调大C 可以使增益曲线的主极点往原点移动，从而可以增大相位余度，但是会减小-3db 带宽。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
参考文献：
[1]Razavi B ． Design of Analog CMOS Integrated circuits[M]．pp.252.NewYork:McGraw Hill,2001．
[2] Maria del Mar Hershenson, Stephen P. Boyd, Thomas H. Lee, “Optimal Design of a CMOS Op-amp via Geometric Programming”, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 20, pp. 1-21, Jan. 2001．
μA, I7 =300μA
（3）设计 M1、M6 尺寸
令两放大管 M1、M6 的过驱动电压为 0.2V,则：
( ) ⎛W
⎜⎝ L
⎞ ⎟⎠1 =
K
p
2I 1 V GS1− V thp
80 × −6
10 = 10 2 34.5×
−6 × 0.04 ≈ 58
( ) ⎛ W
⎜⎝ L
⎞ ⎟⎠6 = K n
2I 6 V GS6−V thn
（2）分配电流
PDC=VDDItot≤2mW，VDD=5V，Itot=I5+I7+I8+I9≤400μA I5≥SR×Cc=30×106×1×10-12=30μA I7≥SR×(Cc+CL)=30×106×4×10-12=120μA
考虑单位增益带宽要尽可能大，在参照以上比例的同时
稍微加大第一级的电流，分配如下：I8+I9=20μA, I5 =80
Keywords: CMOS; Operational Amplifier; Miller compensation; Hspice
30
共模抑制比仿真曲线可知结果为 90.6dB；由 Hspice 仿真输
出的.lis 文件获得运放的直流功耗为 2.2776mW。另外，仿
真 得 到 的 运 放 在 1Khz 时 的 等 效 输 入 噪 声 电 压
为:310nV/ Hz @1Khz。负电源抑制比为 95.8dB。
仿真结果与设计要求列表比较如下：
摘 要：本文根据运算放大器的设计要求(单位增益带宽、相位裕量、输入等效噪声、功耗等)，选择电路结构，详细分 析了 CMOS 运算放大器的所有性能参数，使用 Level one 模型进行手工计算，设计出器件的几何尺寸，最后通过 Hspice 仿 真软件给出了性能指标的仿真结果。
关键词：CMOS；运算放大器；密勒补偿；Hspice
增大增益。
负载电容
表 1 设计指标 3 pF
共模输入电压
固定在（VDD + VSS）/2
输出动态范围
[0.1(VDD-VSS), 0.9(VDD-VSS)]
静态功耗
≤ 2mW
开环直流增益
≥ 80dB
单位增益带宽
Maximize
相位裕量
≥ 60 degree
转换速率
≥ 30 V/uS
共模抑制比
≥ 60dB
28
3 电路几何参数设计
本设计采用 0.8μm CMOS 工艺，基于 Level one 模型设 计各管尺寸，提取典型工艺参数如下：
μn=600cm2/v/s,μp=200cm2/v/s,λn=0.03V-1 λp=0.06V-1,Tox=20e-9,Cox=50A/200A×6.9fF/ μm2=1.73fF/ μ m2
表 2：各管尺寸和电流汇总
W/L（um/um）
ID（uA）
70/1.2
40
39/2
40
22.3/1.2
80
174/1.2
300
83.7/1.2
300
5.58/1.2
10
4 Hspice 仿真
将 M9-M13 构成的偏置电路用一个 20uA 恒流源代替，
M14 频率补偿管用一个 2K Ω 电阻代替，采用 Hspice 对电
2 电路与设计指标
设计指标如表 1 所示。基于这些指标选择了如图 1 示的 电路结构[2]。该运放主体结构为两个单级放大器：差分输入 级和共源增益级，辅助电路为偏置电路和频率补偿电路。差 分输入级采用 PMOS 输入对管，NMOS 电流镜负载；共源 级采用 NMOS 放大管，PMOS 负载管；由六个 MOS 管和一 个电阻构成的电流源为两级放大电路提供偏置，另外还为频 率补偿 MOS 管提供偏压；一个 NMOS 管和一个电容构成频 率补偿电路，连接在共源级的输入输出之间作为密勒补偿。
⎟⎠4 ⎞ ⎟⎠ 6
=
I4 I6
⎛W ⇒ ⎜⎝ L
⎞ ⎟⎠4
=
40 ×145 = 19.33 300
选取 L3=L4=2μm,则 W3=W4=39μm
（5）设计 M5、M7 尺寸
由输出动态范围确定。输出范围 0.5-4.5V,则 M5、M7
过驱动电压为 0.5V。
( ) ⎛W
⎜⎝ L
⎞ ⎟⎠5 =
K
中图分类号：O59
文献标识码：A
文章编号：1673-2219（2007）12-0028-03
1引言
两级运放可以同时实现较高增益和较大输出摆幅[1]，其 设计思路是将增益和摆幅要求分别处理，而不是在同一级中 兼顾增益与摆幅。即运用第一级放大器得到高增益，可以牺 牲摆幅，第二级放大器主要实现大输出摆幅，以补偿第一级 牺牲的摆幅，并进一步提升增益，从而克服了单级运放增益 与摆幅之间的矛盾，同时实现高增益和大摆幅。因此，利用 两级放大器结构设计放大器的思想在通用运放的设计中被 广泛采用。本文详细介绍了一个 CMOS 两级运算放大器的 设计过程。1
1010 2
=
2× 300× 103.6 × −6
×
−6
0.04
≈
145
选取 L1=L6=Lmin=1.2μm,则 W1=W2=70μm，W6=174μm （4）设计 M3、M4 尺寸
M3 和 M4 பைடு நூலகம்成电流镜负载，当 VSG4=VSG6 时，镜像最 好，失调最小。这时有：
⎛W ⎞
⎜⎝ L ⎛W ⎜⎝ L
设计指标
设计要求
仿真结果
静态功耗 开环直流增益 单位增益带宽 相位裕量 转换速率 共模抑制比 负电源抑制比 等效输入噪声
≤ 2mW
2.2776mW
≥ 80 dB
87.6 dB
Maximize
80.5Mhz
≥ 60 Degree
68 Degree
≥ 30 V/uS
48.4 V/uS
≥ 60dB
90.6dB
第 28 卷 第 12 期 2007 年 12 月
湖南科技学院学报 Journal of Hunan University of Science and Engineering
Vol.28 No.12 Dec.2007
CMOS 两级运算放大器设计与 HSPICE 仿真
何红松
（湖南科技学院 电子工程与物理系，湖南 永州 425100）
负电源抑制比
≥ 80dB
等效输入噪声
≤ 300nV/ Hz @1Khz
VDD
6
M9
M5
M8
M7
7
M10
8
M12
10
RB
M11 VN
1
M1
M2
CC
4
5
VP M14
9
2
3
CL
M13
M3
M4
M6
GND
图 1 CMOS 两级运算放大器
收稿日期：2007－06－11 基金项目：CMOS 高性能运算放大器研究与设计（湘科 院科通[2006]6 号） 作者简介：何红松（1976－），湖南永州人，湖南科技 学院电子工程与物理系讲师，主要从事电子技术课程教学和 CMOS 模拟集成电路设计与应用。
该运放的工作原理：信号由差分对管两端输入，差模电 压被转化为差模电流，差模电流作用在电流镜负载上又转化 成差模电压，信号电压被第一次放大后被转化为单端输出， 随即进入共源级再一次被放大后从漏端输出。电路特点是通 过两级结构可以同时满足增益和输出摆幅的要求，即第一级
提供高增益，可以牺牲摆幅，第二级弥补摆幅，同时进一步
Abstract: Based on the design specification of the operational amplifier, in this paper, I selected circuit structure and analyzed all parameters of the CMOS operational amplifier in detail then manually computed MOSFET’s geometry length and width based on the Level One model. In the end, I simulated the CMOS operational amplifier by HSPICE.
（责任编校：何俊华）
A Design of two-stage CMOS Operational Amplifier