数字频率计_课程设计报告
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
电气与信息工程学院
数字频率计
设计报告书
前言
摘要:在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的
测量就显得更为重要。测量频率的方法有多种,其中数字计
数器测量频率具有精度高、使用方便、测量迅速,以及便于
实现测量过程自动化等优点,是频率测量的重要手段之一。
其原理为通过测量一定闸门时间内信号的脉冲个数。本文阐
述了设计了一个简单的数字频率计的过程。
关键词:频率计,闸门,逻辑控制,计数-锁存
目录
第一章设计目的
第二章设计任务和设计要求
2.1 设计任务及基本要求
2.2.系统结构要求
第三章系统概述
3.1概述
3.2设计原理及方案
第四章单元电路设计及分析
4.1 时基电路
4.2逻辑控制电路
4.3计数电路
4.4锁存电路
4.5显示译码电路
4.6 闸门电路
第五章安装与调试过程
5.1 电路的安装过程
5.2 电路的调试过程
5.3 出现的问题及解决办法
第六章结果分析
第七章收获与体会
第八章元件清单
第九章实现结果实物图
附录A 参考文献
第一章
设计目的:
1.了解数字频率计测量频率与测量周期的基本原理;
2.熟练掌握数字频率计的设计与调试方法及减小测量误
差的方法。
3.本设计与制作项目可以进一步加深我们对数字电路应
用技术方面的了解与认识,进一步熟悉数字电路系统设计、制作与调试的方法和步骤。
4.针对电子线路课程要求,对我们进行实用型电子线路设
计、安装、调试等各环节的综合性训练,培养我们运用课程中所学的理论与实践紧密结合,独立地解决实际问题的能力。
第二章
设计任务及要求:
2.1设计任务及基本要求:
设计一简易数字频率计,其基本要求是:
1)测量频率范围0~9999Hz;
2)最大读数9999HZ,闸门信号的采样时间为1s;.
3)被测信号可以是正弦波、三角波和方波;
4)显示方式为4位十进制数显示;
5)完成全部设计后,可使用EWB进行仿真,检测试验设计电路的正确性。
2.2.系统结构要求
数字频率计的整体结构要求如图所示。图中被测信号为外部信号,送入测量电路进行处理、测量。
第三章
3.1概述:
频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟,对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数,此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长,得到的频率值就越准确,但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短,测的频率值刷新就越快,但测得的频率精度就受影响。本文。数字频率计是用数字显示被测信号频率的仪器,被测信号可以是正弦波,方波或其它周期性变化的信号。
电子系统非常广泛的应用领域内,到处可见到处理离散信息的数字电路。数字电路制造工业的进步,使得系统设计人员能在更小的空间内实现更多的功能,从而提高系统可靠性和速度。
如配以适当的传感器,可以对多种物理量进行测试,比如机械振动的频率,转速,声音的频率以及产品的计件等等。因此,数字频率计是一种应用很广泛的仪器
数字集成电路广泛用于计算机、控制与测量系统,以及其它电子设备中。一般说来,数字系统中运行的电信号,其大小往往并不改变,但在实践分布上却有着严格的要求,这是数字电路的一个特点。数字集成电路作为电子技术最重要的基础产品之一,已广泛地深入到各个应用领域。
3.2设计原理及方案
数字频率计是直接用十进制的数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波、方波、三角波和尖脉冲信号的频率,而且还可以测量它们的周期。
所谓频率就是在单位时间(1s)内周期信号的变化次数。若在一定时间间隔T内测得周期信号的重复变化次数为N,则其频率为
f=N/T,据此,设计方案框图如图1所示:
Fx
被测信号
图中脉冲形成的电路的作用是将被测信号变成脉冲信号,其重复频率等于被测信号的频率fX。,时间基准信号发生器提供标准的时间脉冲信号,若其周期为1s,则们控电路的输出信号持续时间亦准确的等于
1s。闸门电路由标准秒信号进行控制当秒信号来到时,闸
门开通,
被测脉冲信号通过闸门送到计数器译码显示电路。秒信号结
束时闸门关闭,技计数器得的脉冲数N是在1秒时间内的累计数,所以被测频率fX= N Hz
同时由图可知数字频率计由八部分组成:时基电路,逻辑控制电路,闸门电路,整形电路,计数电路,锁存器,译码显示器和振荡电路。
时基信号发生器提供标准的时间脉冲信号,其高电平持续时间为1S。闸门电路由标准时间信号进行控制,在时基脉冲的上升沿到来时闸门开启,计数器开始计数,在同一脉冲的下降沿到来时,闸门关闭,计数停止计数。同时逻辑控制电路产生一个锁存信号输送到锁存器的使能端将结果锁存,并把锁存结果输送到译码器来控制七段显示器,这样就可以得到被测信号的数字显示的频率。而在锁存信号的上升沿到来时,逻辑控制电路产生一个清零信号将计数器清零,为下一次测量做准备,实现了可重复使用,避免两次测量结果相加使结果产生错误。被测信号频率通过计数锁存可直接从计数显示器上读出。
各点的波形如图;
数字频率计的工作时序波形
其中,1路为未知频率波形,2路为时基波形,3路为计数信号波形,4路为锁存信号波形,5路为清零信号波形。
逻辑控制单元的作用有两个:
其一,产生清零脉冲④,使计数器每次从零开始计数;
其二,产生所存信号⑤,是显示器上的数字稳定不变。这些信号之间的时序关系如图2(b)所示数字频率计由时基电路、控制电路、闸门电路、计数锁存和清零电路、脉冲形成电路和译码显示电路组成
第四章
单元电路设计及分析
4.1时基电路
时基电路的功能是产生一个高电平持续时间为1S的信号送到
闸门电路以及一个周期为1S的信号送到逻辑控制电路。它由两部分组成,是一个32768和一个CC4060芯片以及两个T‘触发器组成。32768的核心是晶体振荡管,晶体振荡管提供一个频率稳定的32768hz的方波信号,由32768和CC4060连成的电路产生的2HZ脉冲信号送到逻辑控制电路,此脉冲信号在经过一个T’触发器分频后得到高电平持续时间为1S的脉冲信号送入闸门。